本發(fā)明涉及d/a轉(zhuǎn)換器、電路裝置、振蕩器、電子設(shè)備以及移動體等。

背景技術(shù)：

一直以來，在溫度補(bǔ)償型振蕩器等振蕩器用的電路裝置、驅(qū)動液晶面板的顯示驅(qū)動器的電路裝置等中，使用將數(shù)字?jǐn)?shù)據(jù)轉(zhuǎn)換為模擬電壓的d/a轉(zhuǎn)換器。例如在溫度補(bǔ)償型振蕩器用的電路裝置中，在頻率控制數(shù)據(jù)的d/a轉(zhuǎn)換中使用d/a轉(zhuǎn)換器?；蛘?，在對溫度檢測電壓進(jìn)行a/d轉(zhuǎn)換的a/d轉(zhuǎn)換部中使用d/a轉(zhuǎn)換器。在顯示驅(qū)動器的電路裝置中，作為從多個(gè)灰度等級電壓中選擇與顯示數(shù)據(jù)對應(yīng)的灰度等級電壓的電路，使用d/a轉(zhuǎn)換器。例如在專利文獻(xiàn)1中，公開了顯示驅(qū)動器的電路裝置中使用的d/a轉(zhuǎn)換器的結(jié)構(gòu)例。

在專利文獻(xiàn)1所公開的d/a轉(zhuǎn)換器中，通過從所輸入的多個(gè)電壓中選擇與輸入數(shù)據(jù)對應(yīng)的電壓，輸出與輸入數(shù)據(jù)對應(yīng)的d/a轉(zhuǎn)換電壓。d/a轉(zhuǎn)換器所具有的電壓選擇電路具有多個(gè)選擇器模塊(block)，通過這多個(gè)選擇器模塊，以所謂的淘汰賽(tournament)方式選擇電壓，由此，求出與輸入電壓對應(yīng)的d/a轉(zhuǎn)換電壓。

專利文獻(xiàn)1：日本特開2009-118457號公報(bào)

在這樣的d/a轉(zhuǎn)換器中，對低耗電化存在要求。例如d/a轉(zhuǎn)換器具有電壓生成電路，電壓生成電路通過串聯(lián)連接的多個(gè)電阻對電源電壓進(jìn)行電壓分割，由此，生成向電壓選擇電路輸入的多個(gè)電壓。而且，在該串聯(lián)連接的多個(gè)電阻中始終流過電流。因此，為了實(shí)現(xiàn)d/a轉(zhuǎn)換器的低耗電化，期望使向電壓生成電路供給的電源電壓成為盡可能低的電壓。此外，即使是d/a轉(zhuǎn)換器以外的電路裝置的其他電路的低耗電化的意思，也期望使電源電壓成為盡可能低的電壓。

但是，構(gòu)成電壓選擇電路的選擇器由p型、n型晶體管構(gòu)成，可知當(dāng)電源電壓變低時(shí)，難以滿足這些晶體管的導(dǎo)通條件、截止條件等各種條件。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明的幾個(gè)方式，可提供一種能夠?qū)崿F(xiàn)低耗電化并且進(jìn)行適當(dāng)?shù)碾妷哼x擇而輸出d/a轉(zhuǎn)換電壓的d/a轉(zhuǎn)換器、電路裝置、振蕩器、電子設(shè)備以及移動體等。

本發(fā)明的一個(gè)方式涉及d/a轉(zhuǎn)換器，其中，該d/a轉(zhuǎn)換器包含：解碼器，其進(jìn)行輸入數(shù)據(jù)的解碼處理，輸出控制信號；電壓生成電路，其生成并輸出多個(gè)電壓；以及電壓選擇電路，其根據(jù)來自所述電壓生成電路的所述多個(gè)電壓和來自所述解碼器的所述控制信號，從所述多個(gè)電壓中選擇與所述輸入數(shù)據(jù)對應(yīng)的電壓作為d/a轉(zhuǎn)換電壓并輸出，所述電壓選擇電路包含多級的選擇器模塊，在該多級的選擇器模塊中，前級的選擇器模塊所具有的選擇器的輸出被輸入到后級的選擇器模塊所具有的選擇器，向所述多級的選擇器模塊的第一級的選擇器模塊輸入所述多個(gè)電壓，所述多級的選擇器模塊的最終級的選擇器模塊輸出所述d/a轉(zhuǎn)換電壓，所述多級的選擇器模塊分別由多個(gè)晶體管構(gòu)成，在構(gòu)成選擇器模塊的多個(gè)晶體管中，離電源節(jié)點(diǎn)遠(yuǎn)的一側(cè)的第二晶體管被設(shè)定為比離所述電源節(jié)點(diǎn)近的一側(cè)的第一晶體管低的閾值電壓。

根據(jù)本發(fā)明的一個(gè)方式，將電壓生成電路所生成的多個(gè)電壓輸入到電壓選擇電路的第一級的選擇器模塊，并通過基于來自解碼器的控制信號的電壓選擇，而從最終級的選擇器模塊輸出與輸入數(shù)據(jù)對應(yīng)的d/a轉(zhuǎn)換電壓。而且，在構(gòu)成選擇器模塊的多個(gè)晶體管中，離電源節(jié)點(diǎn)遠(yuǎn)的一側(cè)的第二晶體管被設(shè)定為比離電源節(jié)點(diǎn)近的一側(cè)的第一晶體管低的閾值電壓。這樣，例如即使在為了低耗電化而使電源電壓為低電壓的情況下，通過將離電源節(jié)點(diǎn)遠(yuǎn)的一側(cè)的第二晶體管設(shè)定為較低的閾值電壓，也能夠通過電壓選擇電路實(shí)現(xiàn)適當(dāng)?shù)碾妷哼x擇。因此，可提供能夠?qū)崿F(xiàn)低耗電化并且進(jìn)行適當(dāng)?shù)碾妷哼x擇而輸出d/a轉(zhuǎn)換電壓的d/a轉(zhuǎn)換器。

此外，在本發(fā)明的一個(gè)方式中，可以是，在構(gòu)成所述選擇器模塊的所述多個(gè)晶體管中，離高電位側(cè)電源節(jié)點(diǎn)遠(yuǎn)的一側(cè)的第二p型晶體管被設(shè)定為比離所述高電位側(cè)電源節(jié)點(diǎn)一側(cè)近的第一p型晶體管低的閾值電壓，離低電位側(cè)電源節(jié)點(diǎn)遠(yuǎn)的一側(cè)的第二n型晶體管被設(shè)定為比離所述低電位側(cè)電源節(jié)點(diǎn)近的一側(cè)的第一n型晶體管的閾值電壓低的閾值電壓。

這樣，對于p型晶體管，將離高電位側(cè)電源節(jié)點(diǎn)遠(yuǎn)的一側(cè)的第二p型晶體管的閾值電壓設(shè)定為較低的電壓，對于n型晶體管，將離低電位側(cè)電源節(jié)點(diǎn)遠(yuǎn)的一側(cè)的第二n型晶體管的閾值電壓設(shè)定為較低的電壓，由此，能夠兼顧低耗電化和適當(dāng)?shù)碾妷哼x擇。

此外，在本發(fā)明的一個(gè)方式中，可以是，所述第一晶體管是閾值電壓的典型值為第一閾值電壓的第一種類的晶體管，所述第二晶體管是所述閾值電壓的典型值為比所述第一閾值電壓低的第二閾值電壓的第二種類的晶體管。

這樣，通過晶體管的種類的設(shè)定，能夠?qū)⒌诙w管的閾值電壓設(shè)定為較低的電壓。

此外，在本發(fā)明的一個(gè)方式中，可以是，所述第一晶體管與所述第二晶體管的柵極長度不同。

這樣，能夠通過柵極長度的設(shè)定，進(jìn)行第二晶體管等的閾值電壓的微調(diào)。

此外，在本發(fā)明的一個(gè)方式中，可以是，在構(gòu)成所述選擇器模塊的所述多個(gè)晶體管中，比所述第二晶體管遠(yuǎn)離所述電源節(jié)點(diǎn)一側(cè)的第三晶體管被設(shè)定為比所述第二晶體管低的閾值電壓。

這樣，通過將比第二晶體管離電源節(jié)點(diǎn)遠(yuǎn)的一側(cè)的第三晶體管的閾值電壓設(shè)定為較低的電壓，即使在電源電壓被設(shè)定為更低電壓的情況等下，也能夠兼顧低耗電化和適當(dāng)?shù)碾妷哼x擇。

此外，在本發(fā)明的一個(gè)方式中，可以是，所述第一晶體管是閾值電壓的典型值為第一閾值電壓的第一種類的晶體管，所述第二晶體管是所述閾值電壓的典型值為比所述第一閾值電壓低的第二閾值電壓的第二種類的晶體管，所述第三晶體管是所述閾值電壓的典型值為比所述第二閾值電壓低的第三閾值電壓的第三種類的晶體管。

這樣，能夠通過晶體管的種類的設(shè)定，將第二、第三晶體管的閾值電壓設(shè)定為較低的電壓。

此外，在本發(fā)明的一個(gè)方式中，可以是，所述第一、第二、第三晶體管中的至少1個(gè)晶體管的柵極長度與所述第一、第二、第三晶體管中的其他晶體管的柵極長度不同。

這樣，能夠通過柵極長度的設(shè)定，進(jìn)行第二、第三晶體管等的閾值電壓的微調(diào)等。

此外，在本發(fā)明的一個(gè)方式中，可以是，所述第一晶體管與所述第二晶體管的晶體管的制造工藝參數(shù)不同，由此，被設(shè)定為不同的閾值電壓。

這樣，能夠通過晶體管的制造工藝參數(shù)的設(shè)定，將第二晶體管的閾值電壓設(shè)定為較低的電壓。

此外，在本發(fā)明的一個(gè)方式中，可以是，構(gòu)成所述最終級的選擇器模塊的至少1個(gè)晶體管的柵極長度比構(gòu)成所述最終級的選擇器模塊的其他晶體管的柵極長度長。

這樣，在構(gòu)成最終級的選擇器模塊的多個(gè)晶體管中，能夠?qū)崿F(xiàn)用于滿足導(dǎo)通條件、截止條件等各種條件的閾值電壓的微調(diào)。

此外，在本發(fā)明的一個(gè)方式中，可以是，構(gòu)成所述最終級的選擇器模塊的至少1個(gè)晶體管的柵極長度比構(gòu)成所述第一級的選擇器模塊的晶體管的柵極長度長。

這樣，與構(gòu)成第一級的選擇器模塊的晶體管相比，能夠通過柵極長度的設(shè)定，對嚴(yán)格滿足導(dǎo)通條件等的、構(gòu)成最終級的選擇器模塊的晶體管的閾值電壓進(jìn)行微調(diào)。

此外，在本發(fā)明的一個(gè)方式中，可以是，構(gòu)成所述最終級的選擇器模塊的至少1個(gè)晶體管是襯底電壓被控制的晶體管。

這樣，能夠通過襯底電壓的控制，對嚴(yán)格滿足導(dǎo)通條件等的、構(gòu)成最終級的選擇器模塊的晶體管的閾值電壓進(jìn)行微調(diào)。

此外，在本發(fā)明的一個(gè)方式中，可以是，所述最終級的選擇器模塊的選擇器是從前級的選擇器模塊輸入i個(gè)(i≥3)電壓、并輸出1個(gè)所述d/a轉(zhuǎn)換電壓的選擇器。

這樣，例如與將2輸入/1輸出的選擇器用作最終級的選擇器的情況相比，能夠使構(gòu)成最終級的選擇器的晶體管的輸入電壓范圍變窄，能夠容易地對滿足晶體管的導(dǎo)通條件等的閾值電壓進(jìn)行設(shè)定。

此外，本發(fā)明的其他方式涉及電路裝置，其中，該電路裝置包含：上述d/a轉(zhuǎn)換器；以及電源電路，其向所述d/a轉(zhuǎn)換器供給電源電壓，所述電源電路具有生成基準(zhǔn)電壓的基準(zhǔn)電壓生成電路，將由所述基準(zhǔn)電壓生成電路生成的所述基準(zhǔn)電壓作為所述電源電壓供給至所述d/a轉(zhuǎn)換器，其中，所述基準(zhǔn)電壓是根據(jù)晶體管的功函數(shù)差而生成的。

這樣，如果將基準(zhǔn)電壓生成電路根據(jù)功函數(shù)差而生成的電源電壓供給至d/a轉(zhuǎn)換器，則與使用其他電路方式的基準(zhǔn)電壓生成電路的情況相比，實(shí)現(xiàn)了低耗電化。而且，即使在由這樣的基準(zhǔn)電壓生成電路生成的電源電壓為較低的電壓的情況下，由于d/a轉(zhuǎn)換器能夠進(jìn)行適當(dāng)?shù)碾妷哼x擇，因此，也能夠兼顧低耗電化和適當(dāng)?shù)碾妷哼x擇。

此外，本發(fā)明的其他方式涉及包含上述d/a轉(zhuǎn)換器的電路裝置，其中，該電路裝置包含：a/d轉(zhuǎn)換部，其進(jìn)行來自溫度傳感器部的溫度檢測電壓的a/d轉(zhuǎn)換，輸出溫度檢測數(shù)據(jù)；處理部，其根據(jù)所述溫度檢測數(shù)據(jù)進(jìn)行振蕩頻率的溫度補(bǔ)償處理，輸出所述振蕩頻率的頻率控制數(shù)據(jù)；以及振蕩信號生成電路，其使用振子和來自所述處理部的所述頻率控制數(shù)據(jù)，生成通過所述頻率控制數(shù)據(jù)而設(shè)定的所述振蕩頻率的振蕩信號，所述振蕩信號生成電路包含：d/a轉(zhuǎn)換部，其包含所述d/a轉(zhuǎn)換器，進(jìn)行來自所述處理部的所述頻率控制數(shù)據(jù)的d/a轉(zhuǎn)換；以及振蕩電路，其使用所述d/a轉(zhuǎn)換部的輸出電壓和所述振子，生成所述振蕩信號。

這樣，能夠使用耗電低且可進(jìn)行適當(dāng)?shù)碾妷哼x擇的d/a轉(zhuǎn)換器來進(jìn)行頻率控制數(shù)據(jù)的d/a轉(zhuǎn)換，能夠兼顧實(shí)現(xiàn)電路裝置的低耗電化和性能提高。

此外，本發(fā)明的其他方式涉及包含上述電路裝置和所述振子的振蕩器。

此外，本發(fā)明的其他方式涉及包含上述d/a轉(zhuǎn)換器的電子設(shè)備。

此外，本發(fā)明的其他方式涉及包含上述d/a轉(zhuǎn)換器的移動體。

附圖說明

圖1是本實(shí)施方式的d/a轉(zhuǎn)換器的結(jié)構(gòu)例。

圖2是電壓選擇電路、電壓生成電路的結(jié)構(gòu)例。

圖3a、圖3b是晶體管的導(dǎo)通條件、截止條件的說明圖。

圖4a、圖4b是本實(shí)施方式的閾值電壓設(shè)定方法的說明圖。

圖5是針對由截止泄漏電流產(chǎn)生的問題點(diǎn)的說明圖。

圖6a～圖6d是通過柵極長度調(diào)整閾值電壓的方法的說明圖。

圖7a～圖7c是通過襯底電壓的控制調(diào)整閾值電壓的方法的說明圖。

圖8是閾值電壓的設(shè)定的具體例。

圖9是閾值電壓的設(shè)定的另一具體例。

圖10a是電路裝置、電子設(shè)備的結(jié)構(gòu)例，圖10b是基準(zhǔn)電壓生成電路的第一結(jié)構(gòu)例。

圖11是基準(zhǔn)電壓生成電路的第二結(jié)構(gòu)例。

圖12是本實(shí)施方式的電路裝置的結(jié)構(gòu)例。

圖13是本實(shí)施方式的電路裝置的詳細(xì)的結(jié)構(gòu)例。

圖14a、圖14b是溫度補(bǔ)償處理的說明圖。

圖15是d/a轉(zhuǎn)換部的詳細(xì)的結(jié)構(gòu)例。

圖16是d/a轉(zhuǎn)換部的更詳細(xì)的結(jié)構(gòu)例。

圖17a、圖17b、圖17c是pwm調(diào)制的說明圖。

圖18a、圖18b、圖18c是振蕩器、電子設(shè)備、移動體的結(jié)構(gòu)例。

標(biāo)號說明

bla～blf：選擇器模塊；r1～r23：電阻；sa1～sa12、sb1～sb6、sf：選擇器；ta1～ta24、tb1～tb12、tf1～tf6：晶體管；10：溫度傳感器部；20：a/d轉(zhuǎn)換部；30：解碼器；32：電壓生成電路；40：電壓選擇電路；42：襯底電壓控制電路；44：電源電路；45：基準(zhǔn)電壓生成電路；50：處理部；60：運(yùn)算部；70：輸出部；80：d/a轉(zhuǎn)換部；90：調(diào)制電路；100：d/a轉(zhuǎn)換器；104；106：解碼器；120：濾波電路；140：振蕩信號生成電路；150：振蕩電路；160：緩沖電路；206：汽車；207：車體；208：控制裝置；209：車輪；400：振蕩器；410：封裝；420：振子；500：電路裝置；510：通信部；520：處理部；530：操作部；540：顯示部；550：存儲部；560：開關(guān)調(diào)節(jié)器。

具體實(shí)施方式

以下，對本發(fā)明的優(yōu)選的實(shí)施方式進(jìn)行詳細(xì)說明。另外，以下說明的本實(shí)施方式并非對權(quán)利要求書中記載的本發(fā)明的內(nèi)容進(jìn)行不當(dāng)?shù)叵薅?，作為本發(fā)明的解決手級，本實(shí)施方式中說明的結(jié)構(gòu)不一定全部都是必須的。

1.d/a轉(zhuǎn)換器的結(jié)構(gòu)

在圖1中示出了本實(shí)施方式的d/a轉(zhuǎn)換器的結(jié)構(gòu)例。d/a轉(zhuǎn)換器包含解碼器30、電壓生成電路32、電壓選擇電路40。另外，d/a轉(zhuǎn)換器的結(jié)構(gòu)不限于圖1的結(jié)構(gòu)，能夠?qū)嵤┦÷云湟徊糠纸Y(jié)構(gòu)要素、或者追加其他結(jié)構(gòu)要素等各種變形。

解碼器30(開關(guān)控制電路)進(jìn)行輸入數(shù)據(jù)di的解碼處理，輸出控制信號sc1～sci(i是2以上的整數(shù))。輸入數(shù)據(jù)di是作為d/a轉(zhuǎn)換對象的數(shù)據(jù)?？刂菩盘杝c1～sci是使構(gòu)成電壓選擇電路40具有的選擇器的晶體管導(dǎo)通或者截止的信號。根據(jù)sc1～sci的各控制信號的電平，與各控制信號對應(yīng)的晶體管(控制信號或者其反相信號被輸入到柵極的晶體管)導(dǎo)通或者截止?？刂菩盘杝c1與輸入數(shù)據(jù)di的低位比特對應(yīng)，控制信號sci與輸入數(shù)據(jù)di的高位比特對應(yīng)。由于解碼器30所進(jìn)行的解碼處理是公知的處理，因此，省略詳細(xì)的說明。

電壓生成電路32生成多個(gè)電壓v1～vj(j是2以上的整數(shù))并輸出。例如電壓生成電路32具有在電源間(高電位側(cè)電源vdda與低電位側(cè)電源vss之間)串聯(lián)連接的多個(gè)電阻，將被這多個(gè)電阻進(jìn)行電壓分割后的電壓作為多個(gè)電壓v1～vj而輸出。這多個(gè)電壓v1～vj是將電源間(vdda、vss間)的電壓例如等分割而得的電壓。但是，多個(gè)電壓v1～vj可以是用于液晶面板等顯示面板上的圖像顯示的灰度等級電壓。在該情況下，多個(gè)電壓v1～vj是與顯示面板的灰度特性對應(yīng)的電壓。

電壓選擇電路40根據(jù)多個(gè)電壓v1～vj進(jìn)行電壓選擇，輸出d/a轉(zhuǎn)換電壓vdq。具體而言，電壓選擇電路40根據(jù)來自電壓生成電路32的多個(gè)電壓v1～vj、來自解碼器30的控制信號sc1～sci，從多個(gè)電壓v1～vj中選擇與輸入數(shù)據(jù)di對應(yīng)的電壓作為d/a轉(zhuǎn)換電壓vdq并輸出。即，將對輸入數(shù)據(jù)di進(jìn)行d/a轉(zhuǎn)換而得的電壓作為d/a轉(zhuǎn)換電壓vdq而輸出。

電壓選擇電路40包含多個(gè)選擇器模塊bla、blb、blc…blf。選擇器模塊的級數(shù)至少是2級以上。bla…blf的各選擇器模塊由1個(gè)或者多個(gè)選擇器構(gòu)成，各選擇器由例如mos型的晶體管構(gòu)成。而且，前級的選擇器模塊所具有的選擇器的輸出向后級的選擇器模塊所具有的選擇器輸入。具體而言，第一級(前級)的模塊bla所具有的選擇器的輸出向第二級(后級)的選擇器模塊blb輸入。第二級(前級)的選擇器模塊blb所具有的選擇器的輸出向第三級(后級)的選擇器模塊blc輸入。最終級的選擇器模塊blf輸入有其前級的選擇器模塊所具有的選擇器的輸出，進(jìn)行電壓選擇而輸出d/a轉(zhuǎn)換電壓vdq。

在第一級的選擇器模塊bla中輸入有來自電壓生成電路32的多個(gè)電壓v1～vj。而且最終級的選擇器模塊blf輸出d/a轉(zhuǎn)換電壓vdq。具體而言，電壓選擇電路40通過選擇器模塊bla～blf，以所謂的淘汰賽方式進(jìn)行電壓選擇，輸出最終的d/a轉(zhuǎn)換電壓vdq。淘汰賽方式是如下的電壓選擇方式：選擇器模塊的各選擇器根據(jù)控制信號進(jìn)行電壓選擇，由此，從向選擇器輸入的多個(gè)電壓中選擇1個(gè)電壓，從而與選擇器對應(yīng)的模塊的電壓依次勝出而被選擇。

多級的選擇器模塊bla～blf分別由多個(gè)晶體管(例如p型晶體管、n型晶體管)構(gòu)成。具體而言，各選擇器模塊bla～blf具有1個(gè)或者多個(gè)選擇器，該選擇器由多個(gè)晶體管構(gòu)成。

而且，在本實(shí)施方式中，在構(gòu)成選擇器模塊(至少是最終級的選擇器模塊)的多個(gè)晶體管中，離電源節(jié)點(diǎn)(vdda、vss)遠(yuǎn)的一側(cè)的第二晶體管被設(shè)定為比離電源節(jié)點(diǎn)近的一側(cè)的第一晶體管低的閾值電壓。具體而言，在構(gòu)成選擇器模塊(bla～blf)的多個(gè)晶體管中，離高電位側(cè)電源節(jié)點(diǎn)(vdda)遠(yuǎn)的一側(cè)的第二p型晶體管被設(shè)定為比離高電位側(cè)電源節(jié)點(diǎn)近的一側(cè)的第一p型晶體管低的閾值電壓。此外，離低電位側(cè)電源節(jié)點(diǎn)(vss)遠(yuǎn)的一側(cè)的第二n型晶體管被設(shè)定為比離低電位側(cè)電源節(jié)點(diǎn)近的一側(cè)的第一n型晶體管的閾值電壓低的閾值電壓。

這里，離電源節(jié)點(diǎn)遠(yuǎn)的一側(cè)的晶體管是指，相比于離電源節(jié)點(diǎn)近的一側(cè)的晶體管，晶體管的輸入電壓(輸入電壓范圍)是更偏離電源電壓的電壓(與電源電壓之差較大的電壓)的晶體管。在設(shè)離電源節(jié)點(diǎn)近的一側(cè)的第一晶體管的輸入電壓為vin1、離電源節(jié)點(diǎn)遠(yuǎn)的一側(cè)的第二晶體管的輸入電壓為vin2、電源電壓為vpwr的情況下，例如，|vpwr-vin2|＞|vpwr-vin1|成立。

具體而言，在設(shè)離高電位側(cè)電源節(jié)點(diǎn)近的一側(cè)的第一p型晶體管的輸入電壓為vinp1、離高電位側(cè)電源節(jié)點(diǎn)遠(yuǎn)的一側(cè)的第二p型晶體管的輸入電壓為vinp2、高電位側(cè)電源電壓為vdda的情況下，例如vdda-vinp2＞vdda-vinp1成立。在設(shè)離低電位側(cè)電源節(jié)點(diǎn)近的一側(cè)的第一n型晶體管的輸入電壓為vinn1、離低電位側(cè)電源節(jié)點(diǎn)遠(yuǎn)的一側(cè)的第二n型晶體管的輸入電壓為vinn2、低電位側(cè)電源電壓為vss的情況下，例如vinn2-vss＞vinn1-vss成立。另外，在本實(shí)施方式中，為了簡化說明，將vdda、vss適當(dāng)?shù)赜米鞅硎倦娫吹姆?，或者用作表示電源電壓的符號?/p>

例如圖1的選擇器模塊bla能夠包含輸入電壓v1、v2且輸出v1、v2的任意一個(gè)的第一選擇器以及輸入電壓v3、v4且輸出v3、v4的任意一個(gè)的第二選擇器。在該情況下，構(gòu)成第二選擇器(v3、v4)的晶體管(n型)是比構(gòu)成第一選擇器(v1、v2)的晶體管(n型)遠(yuǎn)離低電位側(cè)電源vss的節(jié)點(diǎn)一側(cè)的晶體管。

此外，選擇器模塊bla能夠包含輸入電壓vj-2、vj-3且輸出vj-2、vj-3的任意一個(gè)的第三選擇器以及輸入電壓vj、vj-1且輸出vj、vj-1的任意一個(gè)的第4選擇器。在該情況下，構(gòu)成第三選擇器(vj-2、vj-3)的晶體管(p型)是比構(gòu)成第4選擇器(vj、vj-1)的晶體管(p型)遠(yuǎn)離高電位側(cè)電源vdda的節(jié)點(diǎn)一側(cè)的晶體管。

圖2示出電壓選擇電路40、電壓生成電路32的詳細(xì)的結(jié)構(gòu)例。另外，電壓選擇電路40、電壓生成電路32的結(jié)構(gòu)不限于圖2的結(jié)構(gòu)，能夠?qū)嵤┦÷云湟徊糠纸Y(jié)構(gòu)要素、或者追加其他結(jié)構(gòu)要素等各種變形。例如在圖2中示出了電壓生成電路32生成24個(gè)電壓v1～v24，這些電壓v1～v24被輸入到電壓選擇電路40的例子，但生成以及輸入的多個(gè)電壓的個(gè)數(shù)不限于此。此外，在圖2中示出了構(gòu)成第一級的選擇器模塊bla的選擇器是2輸入/1輸出的選擇器的例子，但也可以是例如4輸入/1輸出的選擇器等其他結(jié)構(gòu)的選擇器。第二級、最終級的選擇器模塊blb、blf也同樣如此。此外，在圖2中示出了選擇器模塊的級數(shù)為3級的情況，但選擇器模塊的級數(shù)也可以是4級以上。此外，電壓生成電路32可以通過電阻分割以外的方法生成多個(gè)電壓。

在圖2中，電壓生成電路32具有在高電位側(cè)電源vdda的節(jié)點(diǎn)與低電位側(cè)電源vss(gnd)的節(jié)點(diǎn)之間串聯(lián)連接的多個(gè)電阻r1～r23。電壓生成電路32通過基于這些電阻r1～r23的電壓分割，生成并輸出多個(gè)電壓v1～v24。

電壓選擇電路40包含選擇器模塊bla、blb、blf。bla、blb、blf分別是第一級(初級)、第二級、最終級的選擇器模塊。

第一級的選擇器模塊bla包含選擇器sa1～sa12。sa1～sa12的各選擇器是2輸入/1輸出的選擇器，由2個(gè)晶體管構(gòu)成。

具體而言，sa1～sa6的各選擇器由2個(gè)n型晶體管構(gòu)成。例如選擇器sa1由n型晶體管ta1、ta2構(gòu)成，選擇器sa2由n型晶體管ta3、ta4構(gòu)成。其他選擇器sa3～sa6也同樣如此。另一方面，sa7～sa12的各選擇器由2個(gè)p型晶體管構(gòu)成。例如選擇器sa7由p型晶體管ta13、ta14構(gòu)成，選擇器sa8由p型晶體管ta15、ta16構(gòu)成。其他選擇器sa9～sa12也同樣如此。

而且，在該第一級的選擇器模塊bla中輸入有來自電壓生成電路32的多個(gè)電壓v1～v24。具體而言，選擇器sa1輸入有電壓v1、v2，選擇v1、v2的任意一個(gè)，向后級的選擇器模塊blb(選擇器sb1)輸出。選擇器sa2輸入有電壓v3、v4，選擇v3、v4的任意一個(gè)，向后級的選擇器模塊blb(選擇器sb2)輸出。其他選擇器sa3～sa12也同樣如此。

第二級的選擇器模塊blb包含選擇器sb1～sb6。sb1～sb6的各選擇器是2輸入/1輸出的選擇器，由2個(gè)晶體管構(gòu)成。具體而言，sb1～sb3的各選擇器由2個(gè)n型晶體管構(gòu)成。例如選擇器sb1由n型晶體管tb1、tb2構(gòu)成。其他選擇器sb2、sb3也同樣如此。另一方面，sb4～sb6的各選擇器由2個(gè)p型晶體管構(gòu)成。例如選擇器sb4由p型晶體管tb7、tb8構(gòu)成。其他選擇器sb5、sb6也同樣如此。

而且，在該第二級的選擇器模塊blb中輸入有由第一級(前級)的選擇器模塊bla選擇的多個(gè)電壓。具體而言，選擇器sb1輸入有由前級的選擇器sa1、sa2選擇的2個(gè)電壓，選擇這2個(gè)電壓的任意一個(gè)，向后級(最終級)的選擇器模塊blf的選擇器sf輸出。選擇器sb2輸入有由前級的選擇器sa3、sa4選擇的2個(gè)電壓，選擇這2個(gè)電壓的任意一個(gè)，向后級的選擇器模塊blf的選擇器sf輸出。其他選擇器sb3～sb6也同樣如此。

最終級的選擇器模塊blf由6輸入/1輸出的選擇器sf構(gòu)成。該選擇器sf由n型晶體管tf1～tf3和p型晶體管tf4～tf6構(gòu)成。而且選擇器sf輸入有由前級的選擇器模塊blb的選擇器sb1～sb6選擇的6個(gè)電壓，選擇這6個(gè)電壓的任意一個(gè)，并作為d/a轉(zhuǎn)換電壓vdq而輸出。

構(gòu)成第一級的選擇器模塊bla的晶體管ta1～ta24通過來自圖1的解碼器30的1比特的控制信號sc1(開關(guān)控制信號)而被導(dǎo)通、截止控制。控制信號sc1是與輸入數(shù)據(jù)的低位的1比特對應(yīng)的信號。例如在控制信號sc1是低電平(邏輯電平為“0”)的情況下，第奇數(shù)個(gè)的晶體管ta1、ta3、ta5…ta23導(dǎo)通。另一方面，在控制信號sc1為高電平(邏輯電平為“1”)的情況下，第偶數(shù)個(gè)的晶體管ta2、ta4、ta6…ta24導(dǎo)通。即，第奇數(shù)個(gè)的晶體管與第偶數(shù)個(gè)的晶體管彼此排他地導(dǎo)通或者截止。該排他的導(dǎo)通、截止能夠通過使用控制信號sc1和其反相信號來實(shí)現(xiàn)。

構(gòu)成第二級的選擇器模塊blb的晶體管tb1～tb12通過來自解碼器30的1比特的控制信號sc2而被導(dǎo)通、截止控制。例如在控制信號sc2為低電平(“0”)的情況下，第奇數(shù)個(gè)的晶體管tb1、tb3…tb11導(dǎo)通。另一方面，在控制信號sc2為高電平(“1”)的情況下，第偶數(shù)個(gè)的晶體管tb2、tb4…tb12導(dǎo)通。即，第奇數(shù)個(gè)的晶體管與第偶數(shù)個(gè)的晶體管彼此排他地導(dǎo)通或者截止。該排他的導(dǎo)通、截止能夠通過使用控制信號sc2和其反相信號來實(shí)現(xiàn)。

構(gòu)成最終級的選擇器模塊blf的晶體管tf1～tf6通過來自解碼器30的例如3比特的控制信號sc3～sc5而被導(dǎo)通、截止控制。例如通過控制信號sc3～sc5，6個(gè)晶體管tf1～tf6的任意1個(gè)晶體管導(dǎo)通，其他晶體管截止。由此，實(shí)現(xiàn)6輸入/1輸出的選擇器sf。

這樣，在本實(shí)施方式中，在多級的選擇器模塊bla、blb、blf中，前級的選擇器模塊所具有的選擇器的輸出被輸入到后級的選擇器模塊所具有的選擇器。第一級(前級)的選擇器模塊bla所具有的選擇器sa1～sa12的輸出被輸入到第二級(后級)的選擇器模塊blb所具有的選擇器sb1～sb6。第二級(前級)的選擇器模塊blb所具有的選擇器sb1～sb6的輸出被輸入到最終級(后級)的選擇器模塊blf所具有的選擇器sf。而且在第一級的選擇器模塊bla中輸入有多個(gè)電壓v1～v24，通過所謂的淘汰賽方式進(jìn)行電壓選擇，由此，從最終級的選擇器模塊blf輸出了輸入數(shù)據(jù)di的d/a轉(zhuǎn)換電壓vdq。

此外，多級的選擇器模塊bla、blb、blf分別由多個(gè)晶體管構(gòu)成。例如選擇器模塊bla由晶體管ta1～ta24構(gòu)成。選擇器模塊blb由晶體管tb1～tb12構(gòu)成。選擇器模塊blf由晶體管tf1～tf6構(gòu)成。

而且，在這多個(gè)晶體管中，離電源節(jié)點(diǎn)(vdda、vss)遠(yuǎn)的一側(cè)的晶體管被設(shè)定為比離電源節(jié)點(diǎn)(vdda、vss)近的一側(cè)的晶體管低的閾值電壓。

例如在最終級的模塊blf中，p型晶體管tf5(第二晶體管)是比p型晶體管tf6(第一晶體管)離高電位側(cè)電源vdda遠(yuǎn)的節(jié)點(diǎn)一側(cè)的晶體管。因此，tf5的閾值電壓vtpm被設(shè)定為比tf6的閾值電壓vtph低的電壓(vtpm＜vtph)。p型晶體管tf4(第三晶體管)是比p型晶體管tf5(第二晶體管)離vdda的節(jié)點(diǎn)遠(yuǎn)的一側(cè)的晶體管。因此，tf4的閾值電壓vtpl被設(shè)定為比tf5的閾值電壓vtpm低的電壓(vtpl＜vtpm)。關(guān)于前級的選擇器模塊bla、blb的p型晶體管ta13～ta24、tb7～tb12也同樣如此。另外，p型晶體管的閾值電壓vtph、vtpm、vtpl是指閾值電壓的絕對值(|vtph|、|vtpm|、|vtpl|)。

此外，在最終級的模塊blf中，n型晶體管tf2(第二晶體管)是比n型晶體管tf1(第一晶體管)離低電位側(cè)電源vss的節(jié)點(diǎn)遠(yuǎn)的一側(cè)的晶體管。因此，tf2的閾值電壓vtnm被設(shè)定為比tf1的閾值電壓vtnh低的電壓(vtnm＜vtnh)。n型晶體管tf3(第三晶體管)是比n型晶體管tf2(第二晶體管)離vss的節(jié)點(diǎn)遠(yuǎn)的一側(cè)的晶體管。因此，tf3的閾值電壓vtnl被設(shè)定為比tf2的閾值電壓vtnm低的電壓(vtnl＜vtnm)。關(guān)于前級的選擇器模塊bla、blb的n型晶體管ta1～ta12、tb1～tb6也同樣如此。

這里，離電源節(jié)點(diǎn)(vdda、vss)近的一側(cè)的第一晶體管(tf1、tf6等)是閾值電壓的典型值為第一閾值電壓(例如0.6v)的第一種類(后述的prh)的晶體管。離電源節(jié)點(diǎn)遠(yuǎn)的一側(cè)的第二晶體管(tf2、tf5等)是閾值電壓的典型值比第一閾值電壓低的第二閾值電壓(例如0.45v)的第二種類(后述的prm)的晶體管。離電源節(jié)點(diǎn)更遠(yuǎn)的一側(cè)的第三晶體管(tf3、tf4等)是閾值電壓的典型值比第二閾值電壓低的第三閾值電壓(例如0.25v)的第三種類(后述的prl)的晶體管。

閾值電壓的典型值例如是制造工藝條件為典型條件(沒有工藝偏差的情況下的條件)、且溫度為基準(zhǔn)溫度(例如25℃)的情況下的閾值電壓。第一、第二、第三種類的晶體管例如是制造工藝不同的晶體管。第一種類的晶體管(tf1、tf6等)例如是通過高耐壓用(高電壓)的制造工藝形成的晶體管。第三種類的晶體管(tf3、tf4等)例如是通過低耐壓用(低電壓)的制造工藝形成的晶體管。第二種類的晶體管(tf2、tf5等)例如是通過高耐壓用與低耐壓用之間的中等耐壓用的制造工藝形成的晶體管。

例如在作為第一、第二種類的第一、第二晶體管中，晶體管的制造工藝參數(shù)不同，由此，設(shè)定為不同的閾值電壓。對于作為第三種類的第三晶體管，晶體管的制造工藝參數(shù)也不同，由此，設(shè)定為與第一、第二晶體管不同的閾值電壓。這里，制造工藝參數(shù)是晶體管的溝道區(qū)域等中的雜質(zhì)濃度或柵氧化膜的厚度等參數(shù)。例如通過使雜質(zhì)濃度變高或變低，來設(shè)定晶體管的閾值電壓?；蛘?，通過使柵氧化膜變薄或變厚，來設(shè)定晶體管的閾值電壓?；蛘撸圃旃に噮?shù)也可以是關(guān)于晶體管的異極柵極的參數(shù)。即，通過對晶體管的柵極(多晶硅)使用不同種類的柵極(例如離子注入的雜質(zhì)的濃度或種類不同的柵極)，來設(shè)定晶體管的閾值電壓。作為這樣設(shè)定晶體管的閾值電壓的制造工藝參數(shù)，能夠假設(shè)各種參數(shù)。

此外，在本實(shí)施方式中，除了這樣的晶體管的種類(制造工藝等)之外，還通過晶體管的柵極長度l(溝道長度)的設(shè)定，使晶體管的閾值電壓互相不同。具體而言，如后述那樣，有效地靈活運(yùn)用晶體管的短溝道效應(yīng)、反向短溝道效應(yīng)，來設(shè)定晶體管的閾值電壓。

例如在圖2中，第一晶體管(tf1、tf6等)與第二晶體管(tf2、tf5等)的柵極長度(溝道長度)不同。此外，也使第三晶體管(tf3，tf4等)的柵極長度與其他晶體管不同。即，第一、第二、第三晶體管中的至少1個(gè)晶體管與第一、第二、第三晶體管中的其他晶體管的柵極長度不同。

例如晶體管tf1、tf6(第一晶體管)的柵極長度被設(shè)定為l＝lt。這里，lt是第一種類的晶體管(prh)的標(biāo)準(zhǔn)柵極長度(典型的柵極長度)，例如lt＝0.4μm。

另一方面，晶體管tf2、tf5(第二晶體管)的柵極長度被設(shè)定為l＝l1、l4，l1、l4與標(biāo)準(zhǔn)的柵極長度lt不同。例如使l1、l4比lt長或短。另外，也可以將l1或者l4設(shè)定為與lt相同長度。此外，l1與l4可以是不同的長度，也可以是相同長度。

此外，晶體管tf3、tf4(第三晶體管)的柵極長度被設(shè)定為l＝l2、l3，l2、l3與標(biāo)準(zhǔn)的柵極長度lt不同。例如使l2、l3比lt長或短。另外，可以將l2或者l3設(shè)定為與lt相同的長度。此外，l2與l3可以是不同的長度，也可以是相同長度。此外，l2與l3、上述l1與l4可以是不同的長度，也可以是相同長度。

此外，構(gòu)成最終級的選擇器模塊blf的至少1個(gè)晶體管的柵極長度比構(gòu)成最終級的選擇器模塊blf的其他晶體管的柵極長度長。此外，構(gòu)成最終級的選擇器模塊blf的至少1個(gè)晶體管的柵極長度比構(gòu)成第一級的選擇器模塊bla的晶體管的柵極長度長。

例如，構(gòu)成選擇器模塊blf的p型晶體管tf4或者tf5的柵極長度l3、l4比構(gòu)成blf的其他p型晶體管tf6的柵極長度lt長?；蛘呃?，晶體管tf4或tf5的柵極長度l3、l4比構(gòu)成第一級的選擇器模塊bla的p型晶體管ta13～ta24的柵極長度lt長。

此外，構(gòu)成選擇器模塊blf的n型晶體管tf3等的柵極長度l2比構(gòu)成blf的其他n型晶體管tf1的柵極長度lt長。或者例如，晶體管tf3等的柵極長度l2比構(gòu)成第一級的選擇器模塊bla的n型晶體管ta1～ta12的柵極長度lt長。

如果這樣除了晶體管的種類之外，還使用柵極長度來設(shè)定晶體管的閾值電壓，則能夠進(jìn)行更細(xì)致的閾值電壓的調(diào)整。由此，即使在電源電壓較低的情況下等，也容易地設(shè)定滿足例如晶體管的導(dǎo)通條件、截止條件的閾值電壓。此外，還能夠設(shè)定用于抑制由晶體管的截止泄漏電流(截止時(shí)的泄漏電流)引起的d/a轉(zhuǎn)換器的非線性誤差(dnl等)的閾值電壓。

另外，如圖2所示，在本實(shí)施方式中，最終級的選擇器模塊blf的選擇器sf是從前級的選擇器模塊blb輸入例如6個(gè)(廣義上說是i個(gè)。i≥3)電壓、并輸出1個(gè)d/a轉(zhuǎn)換電壓vdq的選擇器。即，在最終級的選擇器模塊blf中，例如使用1個(gè)選擇器sf從例如6個(gè)電壓(廣義上說是3個(gè)以上的多個(gè)電壓)中進(jìn)行電壓選擇，輸出d/a轉(zhuǎn)換電壓vdq。如后述那樣，對于最終級的選擇器模塊blf的晶體管tf1～tf6，其輸入電壓在給定的電壓范圍內(nèi)變化。因此，存在難以設(shè)定滿足晶體管的導(dǎo)通條件以及截止條件等的閾值電壓的課題。對此，在圖2中，選擇器模塊blf的選擇器sf不是2輸入/1輸出的選擇器而是6輸入/1輸出的選擇器。因此，與2輸入/1輸出的選擇器的情況相比，能夠使構(gòu)成選擇器sf的晶體管tf1～tf6的輸入電壓范圍(電壓變化范圍)變窄。其結(jié)果，具有能夠使?jié)M足晶體管的導(dǎo)通條件、截止條件等的閾值電壓的設(shè)定變得容易的優(yōu)點(diǎn)。

2.閾值電壓設(shè)定方法

接下來，對本實(shí)施方式的閾值電壓設(shè)定方法進(jìn)行詳細(xì)說明。圖3a是p型晶體管tp的導(dǎo)通條件、截止條件的說明圖。如圖3a所示，在使p型晶體管tp導(dǎo)通的情況下，向其柵極輸入例如vss＝0v。為了使p型晶體管tp導(dǎo)通，需要使其柵源間電壓(絕對值)比閾值電壓(絕對值)大，需要使下式(1)所示的導(dǎo)通條件成立。

vin＞vtp+vbs+vpr+vts(1)

這里，vin是p型晶體管tp的輸入電壓(源漏的輸入電壓)。vtp是p型晶體管tp的基本閾值電壓，vbs是由襯底偏置效應(yīng)所導(dǎo)致的閾值電壓的增大量。即，在p型晶體管tp中，襯底電壓例如是vdda的電壓，由于與輸入電壓vin不同，因此，閾值電壓vtp因襯底偏置效應(yīng)而增大電壓vbs。此外，vpr是由工藝偏差引起的閾值電壓的變動量(向正方向的變動量)。vts是由溫度變動引起的閾值電壓的變動量(向正方向的變動量)。即，由于在半導(dǎo)體的制造工藝中存在偏差，因此，有時(shí)因該偏差而導(dǎo)致了閾值電壓變高。此外，在存在溫度變動的情況下，閾值電壓也變動，有時(shí)變高。因此，為了使p型晶體管tp導(dǎo)通，輸入電壓vin需要是比vtp+vbs+vpr+vts高的電壓。另外，vtp表示閾值電壓的絕對值(|vtp|)。

此外，為了使p型晶體管tp適當(dāng)?shù)亟刂?，需要使下?2)所示的截止條件成立。

vtp-vpr-vts＞0(2)

這里，vpr是由工藝偏差引起的閾值電壓的變動量(向負(fù)方向的變動量)。vts是由溫度變動引起的閾值電壓的變動量(向負(fù)方向的變動量)。即，由于在半導(dǎo)體的制造工藝中存在偏差，因此有時(shí)由于該偏差而導(dǎo)致了閾值電壓變低。此外，在溫度變動的情況下，閾值電壓也變動，有時(shí)變低。在由這些工藝偏差、溫度變動導(dǎo)致了閾值電壓變動的情況下，為了使p型晶體管tp適當(dāng)?shù)亟刂?，也需要使上?2)的截止條件成立。

圖3b是n型晶體管tn的導(dǎo)通條件、截止條件的說明圖。如圖3b所示，在使n型晶體管tn導(dǎo)通的情況下，向其柵極輸入例如vdda的電壓(例如0.9v)。為了使n型晶體管tn導(dǎo)通，需要使其柵源間電壓(vdda-vin)比閾值電壓大，需要使下式(3)所示的導(dǎo)通條件成立。

vdda-vin＞vtn+vbs+vpr+vts(3)

這里，vtn是n型晶體管tn的基本閾值電壓，vbs是由襯底偏置效應(yīng)導(dǎo)致的閾值電壓的增大量。vpr、vts與上述同樣地，是由工藝偏差、溫度變動引起的閾值電壓的變動量(向正方向的變動量)。

此外，為了使n型晶體管tn適當(dāng)?shù)亟刂?，需要使下?4)所示的截止條件成立。

vtn-vpr-vts＞0(4)

vpr、vts與上述同樣地，是由工藝偏差、溫度變動引起的閾值電壓的變動量(向負(fù)方向的變動量)。

另外，在電源vdda的電壓相比晶體管的閾值電壓足夠高的情況下，在圖1、圖2所示的結(jié)構(gòu)的d/a轉(zhuǎn)換器中，基本不需要考慮上式(1)～(4)那樣的導(dǎo)通條件、截止條件。

但是，在電源vdda的電壓變低，從而接近晶體管的閾值電壓的情況下，可知如果不考慮上式(1)～(4)那樣的導(dǎo)通條件、截止條件，則無法實(shí)現(xiàn)圖1、圖2那樣的結(jié)構(gòu)的d/a轉(zhuǎn)換器的適當(dāng)?shù)膭幼鳌?/p>

例如在本實(shí)施方式中，如后述那樣，通過利用了晶體管的功函數(shù)差的電源電路來生成電源vdda。因此，vdda的電壓是例如0.9v那樣非常低的電壓。而且當(dāng)成vdda＝0.9v那樣低的電壓時(shí)，例如如圖2所示那樣，對于在電源間排列有許多晶體管的電壓選擇電路40，難以進(jìn)行適當(dāng)?shù)碾妷哼x擇。即，當(dāng)電源vdda的電壓變低時(shí)，難以滿足構(gòu)成電壓選擇電路40的晶體管的導(dǎo)通條件、截止條件，難以進(jìn)行基于淘汰賽方式的適當(dāng)?shù)碾妷哼x擇而輸出d/a轉(zhuǎn)換電壓vdq。

例如，在圖4a中示出了圖2的最終級的p型晶體管tf4～tf6的輸入電壓范圍vr(輸入電壓vin的電壓范圍)。例如在vdda＝0.9v的情況下，最終級的p型晶體管tf6的輸入電壓范圍為vr＝0.9～0.75v。即，通過電壓生成電路32生成的電壓v24、v23、v22、v21的任意一個(gè)電壓作為輸入電壓vin而輸入到晶體管tf6中。因此，晶體管tf6的輸入電壓范圍是與電壓v24～v21對應(yīng)的vr＝0.9～0.75v的范圍。

此外，通過電壓生成電路32生成的電壓v20、v19、v18、v17的任意一個(gè)電壓作為輸入電壓vin而輸入到p型晶體管tf5中。因此，晶體管tf5的輸入電壓范圍是與電壓v20～v17對應(yīng)的vr＝0.75～0.6v的范圍。同樣地，p型晶體管tf4的輸入電壓范圍是vr＝0.6～0.45v。

在圖4b中示出了圖2的n型晶體管tf1～tf3的輸入電壓范圍vr。例如，電壓v12、v11、v10、v9的任意一個(gè)電壓作為輸入電壓vin而輸入到n型晶體管tf3中。因此，晶體管tf3的輸入電壓范圍是與電壓v12～v9對應(yīng)的vr＝0.45～0.3v的范圍。同樣地，n型晶體管tf2、tf1的輸入電壓范圍分別是vr＝0.3～0.15v、vr＝0.15～0v。

而且在圖4a中，p型晶體管tf6的輸入電壓范圍為vr＝0.9～0.75v，該輸入電壓范圍內(nèi)的輸入電壓vin的最小電壓vinmin為0.75v。而且如圖3a所示，p型晶體管tf6的導(dǎo)通條件是vin＞vtp+vbs+vpr+vts。因此，在vinmin＝0.75v的情況下，vin-(vtp+vbs+vpr+vts)所表示的裕量最小，晶體管tf6的導(dǎo)通條件最嚴(yán)格。同樣地，在晶體管tf5、tf4中，分別在vinmin＝0.6v、0.45v的情況下，導(dǎo)通條件最嚴(yán)格。

此外，在圖4b中，n型晶體管tf3的輸入電壓范圍為vr＝0.45～0.3v，該輸入電壓范圍內(nèi)的vdda-vin的最小電壓(vdda-vin)min為0.45v。即，由于vdda＝0.9v，因此，在vin＝0.45v的情況下，vdda-vin為最小電壓(vdda-vin)min＝0.9v-0.45v＝0.45v。而且如圖3b所示，n型晶體管tf3的導(dǎo)通條件為vdda-vin＞vtn+vbs+vpr+vts。因此，在(vdd-vin)min＝0.45v的情況下，(vdda-vin)-(vtn+vbs+vpr+vts)所表示的裕量最小，晶體管tf3的導(dǎo)通條件最嚴(yán)格。同樣地，在晶體管tf2、tf1中，分別在(vdd-vin)min＝0.6v、0.75v的情況下，導(dǎo)通條件最嚴(yán)格。

這樣，在圖4a的p型晶體管tf6、tf5、tf4中，需要以在導(dǎo)通條件最嚴(yán)格的vinmin＝0.75v、0.6v、0.45v的情況下，滿足vin＞vtp+vbs+vpr+vts的導(dǎo)通條件的方式，設(shè)定閾值電壓vtp。因此，晶體管tf6、tf5、tf4的閾值電壓vtp需要分別設(shè)定為至少比0.75v、0.6v、0.45v低的電壓。

此外，在圖4b的n型晶體管tf3、tf2、tf1中，需要以在導(dǎo)通條件最嚴(yán)格的(vdda-vin)min＝0.45v、0.6v、0.75v的情況下，滿足vdda-vin＞vtn+vbs+vpr+vts的導(dǎo)通條件的方式，設(shè)定閾值電壓vtn。因此，晶體管tf3、tf2、tf1的閾值電壓vtn需要分別設(shè)定為至少比0.45v、0.6v、0.75v低的電壓。

而且如圖4a所示，例如在種類prh、prm、prl的p型晶體管中，閾值電壓的典型值分別為0.6v、0.45v、0.25v。此外，如圖4b所示，在種類prl、prm、prh的n型晶體管中，閾值電壓的典型值分別為0.25v、0.45v、0.6v。即，種類prh的閾值電壓(絕對值)最高，種類prl的閾值電壓(絕對值)最低。

因此，在采用通過晶體管的種類設(shè)定來設(shè)定閾值電壓的方法的情況下，例如期望對tf6使用種類prh的晶體管，對tf5使用種類prm的晶體管，對tf4使用種類prl的晶體管。此外，期望對tf3使用種類prl的晶體管，對tf2使用種類prm的晶體管，對tf1使用種類prh的晶體管。由此，至少能夠滿足晶體管的導(dǎo)通條件。

另一方面，當(dāng)閾值電壓vtp、vtn過低時(shí)，這次產(chǎn)生不滿足圖3a、圖3b的截止條件的問題。即，當(dāng)閾值電壓vtp、vtn過低時(shí)，vtp-vpr-vts＞0、vtn-vpr-vts＞0的截止條件可能不成立。而且，需要還考慮由晶體管的截止泄漏電流引起的d/a轉(zhuǎn)換器的非線性誤差(dnl)超過容許值的問題。因此，例如晶體管tf6、tf5、tf4的閾值電壓vtp期望分別成為比0.75v、0.6v、0.45v低并且接近這些電壓的電壓。此外，晶體管tf3、tf2、tf1的閾值電壓vtn期望分別成為比0.45v、0.6v、0.75v低并且接近這些電壓的電壓。

圖5是對由晶體管的截止泄漏電流引起的問題進(jìn)行說明的圖。第一級的晶體管ta13～ta20通過控制信號sc1而排他地導(dǎo)通或者截止。例如在圖5中，第奇數(shù)個(gè)的晶體管ta13、ta15…ta19導(dǎo)通，第偶數(shù)個(gè)的晶體管ta14、ta16…ta20截止。此外，第二級的晶體管tb7～tb10通過控制信號sc2而排他地導(dǎo)通或者截止。例如在圖5中，第奇數(shù)個(gè)的晶體管tb7、tb9截止，第偶數(shù)個(gè)的晶體管tb8、tb10導(dǎo)通。而且在最終級的晶體管tf4、tf5中，tf4導(dǎo)通，tf5截止。由此，在圖5中，選擇電壓v15，輸出d/a轉(zhuǎn)換電壓vdq＝v15。

在該情況下，例如在截止的晶體管tf5中也流過截止泄漏電流il。該截止泄漏電流il從電源vdda經(jīng)由電阻r23～r19以及導(dǎo)通狀態(tài)的晶體管ta19、tb10，流過截止?fàn)顟B(tài)的晶體管tf5，并流入導(dǎo)通狀態(tài)的晶體管tf4。而且，該截止泄漏電流il經(jīng)由導(dǎo)通狀態(tài)的晶體管tb8、ta15流入電壓v15的節(jié)點(diǎn)，并經(jīng)由電阻r14～r1流向電源vss側(cè)。

當(dāng)流過這樣的截止泄漏電流il時(shí)，d/a轉(zhuǎn)換電壓vdq相對于電壓v15偏離與導(dǎo)通狀態(tài)的晶體管tf4、tb8、ta15的導(dǎo)通電阻ron和截止泄漏電流的乘積對應(yīng)的電壓的量。此外，在串聯(lián)連接的電阻r1～r23中，原本前提是流過相當(dāng)于用vdda-vss的電壓除以r1～r23的總電阻值而得的值的電流i，但當(dāng)流過截止泄漏電流il時(shí)，該前提被破壞。即，在電壓生成電路32中，由于從電源vdda向vss流過電流i，因此，前提是生成將vdda-vss的電壓等分割而得的電壓v1～v24。但是，當(dāng)存在截止泄漏電流il時(shí)，例如產(chǎn)生了流過電阻r23～r19、r14～r1的電流為i+il等情況，上述前提被破壞，d/a轉(zhuǎn)換電壓vdq成為偏離電壓v15的電壓。而且，d/a轉(zhuǎn)換電壓vdq成為偏離原本的電壓的電壓，當(dāng)d/a轉(zhuǎn)換器的非線性誤差(dnl)超過容許值(例如1lsb的電壓)時(shí)，無法實(shí)現(xiàn)適當(dāng)?shù)膁/a轉(zhuǎn)換。

為了滿足晶體管的導(dǎo)通條件、截止條件并且避免圖5那樣的截止泄漏電流的問題，僅通過在圖4a、圖4b中說明的通過晶體管的種類設(shè)定設(shè)定閾值電壓的方法，存在不充分的情況。

例如在圖5中，為了使截止泄漏電流il的電流值變小，需要使截止?fàn)顟B(tài)的晶體管tf5的閾值電壓變高。通過使晶體管tf5的閾值電壓變高，截止泄漏電流il減小，能夠降低由截止泄漏電流il引起的非線性誤差。

但是，例如如果對導(dǎo)通狀態(tài)的晶體管tf4，也使閾值電壓變高，則這次導(dǎo)通電阻ron增大，由導(dǎo)通電阻ron引起的噪聲增大。當(dāng)噪聲這樣增大時(shí)，例如當(dāng)在后述的振蕩器用的電路裝置中使用d/a轉(zhuǎn)換器的情況下，產(chǎn)生振蕩頻率的相位噪聲增大的問題。

為了滿足這樣的晶體管的導(dǎo)通條件、截止條件、避免由截止泄漏電流引起的性能下降(非線性誤差的增大)的條件等各種條件，需要閾值電壓的微調(diào)。

但是，在圖4a、圖4b所示的利用晶體管的種類設(shè)定來設(shè)定閾值電壓的方法中，雖然能夠進(jìn)行閾值電壓的粗調(diào)，但是難以進(jìn)行微調(diào)。例如也考慮增加晶體管的種類(制造工藝)來實(shí)現(xiàn)閾值電壓的微調(diào)的方法，但在該方法中，導(dǎo)致了由制造工藝的種類增加導(dǎo)致的成本增加、工時(shí)/作業(yè)的增加/復(fù)雜化等問題。

因此，在本實(shí)施方式中，除了圖4a、圖4b所示的利用晶體管的種類設(shè)定來設(shè)定閾值電壓之外，還利用晶體管的柵極長度(溝道長度)調(diào)整來設(shè)定閾值電壓。例如通過晶體管的種類設(shè)定，進(jìn)行閾值電壓的粗調(diào)，通過晶體管的柵極長度的調(diào)整，實(shí)現(xiàn)閾值電壓的微調(diào)。由此，可實(shí)現(xiàn)能夠滿足晶體管的導(dǎo)通條件、截止條件、避免由截止泄漏電流引起的性能下降的條件等的閾值電壓的設(shè)定方法。

例如圖6a是示出種類prm、prl的p型、n型晶體管中的柵極長度l與閾值電壓vt之間的關(guān)系例的圖。例如在種類prl(低耐壓)的p型晶體管中，由于圖6b的f1所示的短溝道效應(yīng)，在溝道值l變長的情況下，閾值電壓vt處于增大的趨勢。另一方面，在種類prm(中等耐壓)的p型晶體管、n型晶體管以及種類prl(低耐壓)的n型晶體管中，由于圖6b的f2所示的反向短溝道效應(yīng)，在柵極長度變長的情況下(在長溝道區(qū)域中)，閾值電壓vt處于減小的趨勢。

例如圖6c的f3、f4是示意性地示出短溝道效應(yīng)的情況下的耗盡層的情形的圖。f3是基于柵極的耗盡層，f4是基于源漏極(n型雜質(zhì)區(qū)域)的耗盡層。基于短溝道效應(yīng)的閾值電壓的下降由于f3、f4的耗盡層的影響而產(chǎn)生。即，耗盡層中的受主離子使表面電勢(反型層)下降，由此，閾值電壓下降。例如在圖6c中，基于源漏極的耗盡層向溝道側(cè)延伸，由此該部分的受主離子使表面電勢下降，使閾值電壓下降。另一方面，圖6d的f5、f6是示意性地示出反向短溝道效應(yīng)的情況下的耗盡層的情形的圖。f5是基于柵極的耗盡層，f6是基于源漏極的耗盡層。在圖6d的f6中，源漏極的耗盡層的形狀與圖6c的f4不同，例如耗盡層中的受主離子的影響變小。

在本實(shí)施方式中，通過相反地利用這些短溝道效應(yīng)、反向短溝道效應(yīng)，實(shí)現(xiàn)基于柵極長度l的閾值電壓的微調(diào)。例如在種類prl的p型晶體管中，通過使柵極長度l變長，利用短溝道效應(yīng)，能夠使閾值電壓從其典型值增大。另一方面，在種類prm的p型晶體管、n型晶體管以及種類prl的n型晶體管中，通過使柵極長度l變長，利用反向短溝道效應(yīng)，能夠使閾值電壓從其典型值減小。由此，能夠進(jìn)行用于滿足晶體管的導(dǎo)通條件、截止條件、避免由截止泄漏電流引起的性能下降的條件等的閾值電壓的微調(diào)。

另外，在本實(shí)施方式中，可以利用襯底偏置效應(yīng)設(shè)定晶體管的閾值電壓。例如，通過將構(gòu)成最終級的選擇器模塊blf的至少1個(gè)晶體管(tf1～tf6)設(shè)為被控制了襯底電壓的晶體管，來實(shí)現(xiàn)這些晶體管的閾值電壓的微調(diào)。

例如在圖7a中，襯底電壓控制電路42被設(shè)置于d/a轉(zhuǎn)換器(電路裝置)，該襯底電壓控制電路42供給電壓vbp作為p型晶體管tfp的襯底電壓。此外，供給電壓vbn作為n型晶體管tfn的襯底電壓。p型晶體管tfp是構(gòu)成圖2的最終級的選擇器模塊blf的p型晶體管tf4～tf6中的至少1個(gè)。n型晶體管tfn是構(gòu)成最終級的選擇器模塊blf的n型晶體管tf1～tf3中的至少1個(gè)。即，作為p型晶體管tfp的襯底電壓，通常供給高電位側(cè)電源vdda的電壓(例如0.9v)，而襯底電壓控制電路42供給與該電壓不同的電壓vbp。此外，作為n型晶體管tfn的襯底電壓，通常供給低電位側(cè)電源vss的電壓(例如0v)，而襯底電壓控制電路42供給與該電壓不同的電壓vbn。

例如在圖7b中，設(shè)置p型晶體管tfp1、tfp2作為p型晶體管tfp。這些p型晶體管tfp1、tfp2形成于互相電分離的n型阱。而且襯底電壓控制電路42供給電壓vbp1，作為設(shè)定p型晶體管tfp1的n型阱的電位的襯底電壓。此外，供給電壓vbp2，作為設(shè)定p型晶體管tfp2的n型阱的電位的襯底電壓。由此，能夠?qū)型晶體管tfp1與tfp2的閾值電壓設(shè)定為不同的電壓。

此外，在圖7c中，設(shè)置n型晶體管tfn1、tfn2作為n型晶體管tfn。這些n型晶體管tfn1、tfn2形成于互相電分離的p型阱。而且襯底電壓控制電路42供給電壓vbn1，作為設(shè)定n型晶體管tfn1的p型阱的電位的襯底電壓。此外，供給電壓vbn2，作為設(shè)定n型晶體管tfn2的p型阱的電位的襯底電壓。由此，能夠?qū)型晶體管tfn1與tfn2的閾值電壓設(shè)定為不同的電壓。

如上所述，通過控制例如構(gòu)成最終級的選擇器的晶體管(tf1～tf6)的襯底電壓，能夠設(shè)定這些晶體管的閾值電壓。由此，能夠進(jìn)行用于滿足晶體管的導(dǎo)通條件、截止條件、避免由截止泄漏電流引起的性能下降的條件等的閾值電壓的微調(diào)。

但是，在控制襯底電壓的方法中，如圖7b、圖7c所示，由于需要形成電分離的阱(p型、n型)，因此，電路的布局面積增大。與此相對，在設(shè)定柵極長度l的方法中，例如即使使柵極長度變長，電路的布局面積也基本不增大。因此，在這點(diǎn)上，設(shè)定柵極長度l的方法比較有利。

3.閾值電壓的設(shè)定的具體例

在圖8中示出閾值電壓的設(shè)定的具體例。在圖8中，使用種類prh(高耐壓)的p型晶體管作為p型晶體管ta21～ta24、tb11、tb12、tf6。這些晶體管的柵極長度被設(shè)定為l＝0.4μm。該種類prh的p型晶體管的閾值電壓的典型值為0.6v。例如如圖4a中說明的那樣，最終級的晶體管tf6的輸入電壓范圍為0.9～0.75v，vinmin＝0.75v。因此，晶體管tf6的閾值電壓vtph即使被設(shè)定為種類prh的閾值電壓的典型值即0.6v，也能夠滿足晶體管的導(dǎo)通條件、截止條件等。

此外，在圖8中，使用種類prl(低耐壓)的晶體管作為p型晶體管ta13～ta20、tb7～tb10。這些晶體管的柵極長度被設(shè)定為l＝0.4μm。該種類prl的晶體管的閾值電壓的典型值為0.25v。

這樣，在本實(shí)施方式中，使用閾值電壓低的種類prl的晶體管，作為離電源vdda的節(jié)點(diǎn)遠(yuǎn)的一側(cè)的晶體管ta13～ta20、tb7～tb10。由此，能夠?qū)⑦@些晶體管ta13～ta20、tb7～tb10的閾值電壓設(shè)定為比離電源vdda的節(jié)點(diǎn)近的一側(cè)的晶體管ta21～ta24、tb11、tb12低的電壓。

此外，在圖8中，使用種類prh(高耐壓)的n型晶體管，作為n型晶體管ta1～ta4、tb1、tb2、tf1。這些晶體管的柵極長度被設(shè)定為l＝0.4μm。該種類prh的n型晶體管的閾值電壓的典型值為0.6v。例如如圖4b中說明的那樣，最終級的晶體管tf1的輸入電壓范圍為0.15～0v，(vdda-vin)min＝0.75v。因此，晶體管tf1的閾值電壓vtnh即使被設(shè)定為種類prh的閾值電壓的典型值即0.6v，也能夠滿足晶體管的導(dǎo)通條件、截止條件等。

此外，在圖8中，使用種類prl(低耐壓)的n型晶體管作為n型晶體管ta5～ta12、tb3～tb6。這些晶體管的柵極長度被設(shè)定為l＝0.4μm。該種類prl的n型晶體管的閾值電壓的典型值為0.25v。

這樣，在本實(shí)施方式中，使用閾值電壓低的種類prl的晶體管，作為離電源vss的節(jié)點(diǎn)遠(yuǎn)的一側(cè)的晶體管ta5～ta12、tb3～tb6。由此，能夠?qū)⑦@些晶體管ta5～ta12、tb3～tb6的閾值電壓設(shè)定為比離電源vss的節(jié)點(diǎn)近的一側(cè)的晶體管ta1～ta4、tb1、tb2低的電壓。

此外，在圖8中，使用閾值電壓的典型值為0.45v的種類prm(中等耐壓)的晶體管，作為最終級的p型晶體管tf5。而且，該晶體管tf5的柵極長度l比標(biāo)準(zhǔn)的柵極長度即0.4μm長。如圖6a所示，種類prm的p型晶體管利用反向短溝道效應(yīng)，通過使柵極長度變長，使閾值電壓變低。利用上述方法來將晶體管tf5的閾值電壓設(shè)定為vtpm＜0.45v。例如通過將柵極長度l設(shè)定為2μm以上，使閾值電壓vtpm從典型值即0.45v變成例如0.05～0.1v程度的較低電壓。如圖4a中說明的那樣，晶體管tf5的輸入電壓范圍為0.75～0.6v，vinmin＝0.6v。因此，通過將晶體管tf5的閾值電壓設(shè)定為vtpm＜0.45v，能夠滿足晶體管的導(dǎo)通條件、截止條件、避免由截止泄漏電流引起的性能下降的條件等。例如，能夠滿足導(dǎo)通條件即vinmin＝0.6v＞vtpm+vbs+vpr+vts。此外，也能夠滿足截止條件即vtpm-vpr-vts＞0。此外，通過利用使柵極長度l變長而進(jìn)行的閾值電壓的微調(diào)，也能夠滿足避免由截止泄漏電流引起的性能下降的條件等。

此外，在圖8中，使用閾值電壓的典型值為0.25v的種類prl(低耐壓)的晶體管，作為最終級的p型晶體管tf4。而且，該晶體管tf4的柵極長度l比標(biāo)準(zhǔn)的柵極長度即0.4μm長。如圖6a所示，種類prl的p型晶體管利用短溝道效應(yīng)，通過使柵極長度變長，使閾值電壓變高。利用上述方法來將晶體管tf4的閾值電壓vtpl設(shè)定為比典型值即0.25v稍高的電壓。晶體管tf4的輸入電壓范圍是0.6～0.45v，vinmin＝0.45v。因此，能夠滿足導(dǎo)通條件即vinmin＝0.45v＞vtpl+vbs+vpr+vts。此外，也能夠滿足截止條件即vtpl-vpr-vts＞0。此外，通過利用使柵極長度l變長而進(jìn)行的閾值電壓的微調(diào)，也能夠滿足避免由截止泄漏電流引起的性能下降的條件等。

此外，在圖8中，使用閾值電壓的典型值為0.45v的種類prm(中等耐壓)的晶體管，作為最終級的n型晶體管tf3。而且，該晶體管tf3的柵極長度l比標(biāo)準(zhǔn)的柵極長度即0.4μm長。如圖6a所示，種類prm的n型晶體管利用反向短溝道效應(yīng)，通過使柵極長度變長，使閾值電壓變低。利用上述方法來將晶體管tf3的閾值電壓vtnl設(shè)定為比典型值低的電壓。例如通過將柵極長度l設(shè)定為2μm以上，使閾值電壓vtnl從典型值即0.45v變成例如0.1～0.15v程度的較低電壓。晶體管tf3的輸入電壓范圍為0.45～0.3v，(vdda-vin)min＝0.45v。因此，能夠滿足導(dǎo)通條件即(vdda-vin)min＝0.45v＞vtnl+vbs+vpr+vts。此外，也能夠滿足截止條件即vtnl-vpr-vts＞0。此外，通過利用使柵極長度l變長而進(jìn)行的閾值電壓的微調(diào)，也能夠滿足避免由截止泄漏電流引起的性能下降的條件等。

此外，在圖8中，使用閾值電壓的典型值為0.45v的種類prm(中等耐壓)的晶體管，作為最終級的n型晶體管tf2。而且，該晶體管tf2的柵極長度l比標(biāo)準(zhǔn)的柵極長度即0.4μm稍短。由于種類prm的n型晶體管是反向短溝道效應(yīng)的晶體管，因此，通過使柵極長度l稍微變短，能夠?qū)⒕w管tf2的閾值電壓vtnm設(shè)定為比典型值即0.45v稍高的電壓。晶體管tf2的輸入電壓范圍為0.3～0.15v，(vdda-vin)min＝0.6v。因此，能夠滿足導(dǎo)通條件即(vdda-vin)min＝0.6v＞vtnm+vbs+vpr+vts。此外，也能夠滿足截止條件即vtnm-vpr-vts＞0。此外，通過利用使柵極長度l變長而進(jìn)行的閾值電壓的微調(diào)，也能夠避免滿足由截止泄漏電流引起的性能下降的條件等。

例如在圖8中，避免由截止泄漏電流引起的性能下降的條件嚴(yán)格的位置是p型晶體管與n型晶體管的邊界。即，成為如下情況：產(chǎn)生圖5的截止泄漏電流il的晶體管是p型晶體管tf4，成導(dǎo)通狀態(tài)而流過截止泄漏電流il的晶體管是n型晶體管tf3。即使在該情況下，也能夠通過利用柵極長度l對閾值電壓進(jìn)行微調(diào)，避免由截止泄漏電流引起的非線性誤差的增大等性能下降。

圖9是閾值電壓的設(shè)定的另一具體例。在圖9中，第一級的選擇器模塊(bla)由128個(gè)晶體管ta1～ta128構(gòu)成，第二級的選擇器模塊(blb)由32個(gè)晶體管tb1～tb32構(gòu)成。即，第一級的選擇器模塊由32個(gè)4輸入/1輸出的選擇器構(gòu)成，第二級的選擇器模塊由16個(gè)2輸入/1輸出的選擇器構(gòu)成。此外，第三級的選擇器模塊由16個(gè)晶體管tc1～tc16構(gòu)成，最終級的選擇器模塊由8個(gè)晶體管tf1～tf8構(gòu)成。即，第三級的選擇器模塊由8個(gè)2輸入/1輸出的選擇器構(gòu)成，最終級的選擇器模塊由1個(gè)8輸入/1輸出的選擇器構(gòu)成。另外，由于針對這些晶體管的種類prh、prm、prl的設(shè)定、柵極長度l的設(shè)定與圖8相同，因此，省略詳細(xì)的說明。

4.電源電路

在圖10a中示出本實(shí)施方式的電路裝置500以及包含電路裝置500的電子設(shè)備的結(jié)構(gòu)例。另外，電子設(shè)備、電路裝置500能夠包含其他結(jié)構(gòu)要素，但這里省略圖示。

電路裝置500包含圖1～圖9中說明的本實(shí)施方式的d/a轉(zhuǎn)換器100以及向d/a轉(zhuǎn)換器100供給電源電壓(vdda)的電源電路44。而且，電源電路44具有生成基準(zhǔn)電壓的基準(zhǔn)電壓生成電路45，該基準(zhǔn)電壓是根據(jù)晶體管的功函數(shù)差而生成的，電源電路44將通過基準(zhǔn)電壓生成電路45生成的基準(zhǔn)電壓作為電源電壓(vdda)而向d/a轉(zhuǎn)換器100供給。

圖10a的電子設(shè)備包含開關(guān)調(diào)節(jié)器560(廣義上說是外部電源電路)以及電路裝置500。從開關(guān)調(diào)節(jié)器560向電路裝置500的電源電路44供給外部電源(vdd)。

開關(guān)調(diào)節(jié)器560例如由晶體管等開關(guān)元件、電感器、電容器以及二極管等構(gòu)成。而且，在開關(guān)元件導(dǎo)通的導(dǎo)通期間，電源(vdde)與電感器的一端經(jīng)由開關(guān)元件連接而驅(qū)動電感器，并且向電容器供給電荷。在開關(guān)元件截止的截止期間，電源與電感器的一端被切斷，蓄積于電感器中的能量被放出，從而經(jīng)由二極管向電容器供給電荷。通過對開關(guān)調(diào)節(jié)器560的輸出電壓進(jìn)行反饋，控制導(dǎo)通期間與截止期間的占空比，輸出電壓被保持為恒定。

另外，開關(guān)調(diào)節(jié)器560的結(jié)構(gòu)不限于此，只要是通過開關(guān)元件的導(dǎo)通截止來斷續(xù)地使電源連接和切斷的dc-dc轉(zhuǎn)換器即可。

由于這樣的開關(guān)調(diào)節(jié)器560幾乎不存在如線性調(diào)節(jié)器那樣的由電阻導(dǎo)致的電力損耗，因此與線性調(diào)節(jié)器相比耗電低。另一方面，由于通過開關(guān)元件進(jìn)行斬波，因此，與線性調(diào)節(jié)器相比，所生成的電源電壓(vdd)的噪聲大。對此，在圖10a的結(jié)構(gòu)中，通過根據(jù)功函數(shù)差生成電源電壓(vdda)，能夠抑制電源電路44的耗電并且實(shí)現(xiàn)高的psrr(powersupplyrejectionratio：電源抑制比)，能夠?qū)崿F(xiàn)包含了開關(guān)調(diào)節(jié)器560和電源電路44在內(nèi)的作為電源系統(tǒng)整體的低耗電化和低噪聲化。例如，如果psrr較高，則能夠充分降低開關(guān)調(diào)節(jié)器560所生成的電源電壓(vdd)的噪聲。

在圖10b中示出基準(zhǔn)電壓生成電路45的第一結(jié)構(gòu)例。圖10b的基準(zhǔn)電壓生成電路45包含晶體管taa、tab、tac、tad、tae、電阻rna、rpa、rga、電容器ca以及電流源iga。

晶體管taa和晶體管tab構(gòu)成電流鏡電路，向晶體管tac和晶體管tad提供電流。晶體管tac和晶體管tad構(gòu)成差動對。電流源iga向差動對提供偏置電流。晶體管taa、tab例如是p型晶體管(廣義上說是第一導(dǎo)電型的晶體管)，晶體管tac、tad是n型晶體管(廣義上說是第二導(dǎo)電型的晶體管)。另外，晶體管taa、tab、tad是增強(qiáng)型晶體管，晶體管tac是耗盡型晶體管。

晶體管taa、tab的源極被提供vdd的電源電壓，晶體管taa、tab的柵電極與晶體管tac的漏極的節(jié)點(diǎn)naa連接。

晶體管tac、tad設(shè)置于節(jié)點(diǎn)naa、nab與節(jié)點(diǎn)naf、nac之間。另外，在節(jié)點(diǎn)naf與節(jié)點(diǎn)nac之間設(shè)置有電阻rna。晶體管tac的柵電極被輸入vss的電源電壓。晶體管tad的柵電極與節(jié)點(diǎn)nad連接。電流源iga設(shè)置于節(jié)點(diǎn)nac與vss的電源節(jié)點(diǎn)之間。

晶體管tae是耗盡型的n型晶體管。晶體管tae設(shè)置于vdd的電源節(jié)點(diǎn)ndg與輸出節(jié)點(diǎn)nae(電阻rpa的一端)之間，其柵電極連接有差動對的輸出節(jié)點(diǎn)nab。即，根據(jù)晶體管tad的漏電壓對晶體管tae的柵電壓進(jìn)行控制。電容器ca設(shè)置于節(jié)點(diǎn)nab與vss的節(jié)點(diǎn)之間。電阻rpa設(shè)置于輸出節(jié)點(diǎn)nae與節(jié)點(diǎn)nad之間，將一端(節(jié)點(diǎn)nae)的電壓作為基準(zhǔn)電壓即電源電壓vdda而輸出。電阻rga設(shè)置于節(jié)點(diǎn)nad與vss的節(jié)點(diǎn)之間。

晶體管tad是柵電極的導(dǎo)電性與晶體管tac不同的晶體管。例如晶體管tac的柵電極是n型，而晶體管tad的柵電極是p型。例如晶體管tac和tad的襯底的雜質(zhì)濃度或溝道的雜質(zhì)濃度相同，但柵電極的導(dǎo)電性不同，柵電極的雜質(zhì)濃度不同。

例如，mos晶體管的閾值電壓能夠表示為這里，是柵電極與襯底的功函數(shù)差，qss是氧化膜內(nèi)的固定電荷，cox是柵氧化膜的每單位面積的電容，是費(fèi)米能級，qd是耗盡層內(nèi)的電荷。利用晶體管tac的n型柵電極的雜質(zhì)濃度和晶體管tad的p型柵電極的雜質(zhì)濃度的設(shè)定，耗盡型晶體管tac的閾值電壓vt1例如被設(shè)定為-0.52v，增強(qiáng)型晶體管tad的閾值電壓vt2例如被設(shè)定為0.45v。因此，vt2-vt1＝0.97v的基準(zhǔn)電壓作為電源電壓vdda而輸出到基準(zhǔn)電壓生成電路45的輸出節(jié)點(diǎn)nae。即，即使在來自開關(guān)調(diào)節(jié)器560的電源vdd變動的情況下，也能夠供給恒壓的電源電壓vdda。

在圖11中示出基準(zhǔn)電壓生成電路45的第二結(jié)構(gòu)例。圖11的基準(zhǔn)電壓生成電路45包含第一功函數(shù)差放大器reg1和第二功函數(shù)差放大器reg2。第一功函數(shù)差放大器reg1包含晶體管tba、tbb、tbc、tbd、tbe、電阻rnb、rpb、rgb、電容器cb和電流源igb。第二功函數(shù)差放大器reg2包含晶體管taa、tab、tac、tad、tae、電阻rna、rpa、rga、電容器ca和電流源iga。

第一、第二功函數(shù)差放大器reg1、reg2的結(jié)構(gòu)與圖10b的電路結(jié)構(gòu)相同。即，在圖11中，圖10b的結(jié)構(gòu)的電路采用串聯(lián)連接的結(jié)構(gòu)。具體而言，第一功函數(shù)差放大器reg1生成基準(zhǔn)電壓即輸出電壓vreg，該輸出電壓vreg被供給到第二功函數(shù)差放大器reg2的電源節(jié)點(diǎn)ndg。即，采用重疊2級相同電路結(jié)構(gòu)的功函數(shù)差放大器的結(jié)構(gòu)。而且由第二功函數(shù)差放大器reg2生成的基準(zhǔn)電壓作為電源電壓vdda而被輸出。具體而言，第一功函數(shù)差放大器reg1輸出電壓vreg＝0.97v，第二功函數(shù)差放大器reg2將電壓vreg＝0.97v作為電源而輸出電源電壓vdda＝0.9v。

這樣，通過將第一功函數(shù)差放大器reg1與第二功函數(shù)差放大器reg2串聯(lián)連接，相比圖10b那樣的1級的功函數(shù)差放大器，能夠進(jìn)一步提升psrr。

根據(jù)以上說明的圖10a～圖11的結(jié)構(gòu)，基于晶體管的功函數(shù)差生成基準(zhǔn)電壓，該基準(zhǔn)電壓作為電源電壓vdda而向d/a轉(zhuǎn)換器100等電路裝置500的各電路供給。由此，能夠?qū)崿F(xiàn)d/a轉(zhuǎn)換器100和電路裝置500的低耗電化。

例如，作為本實(shí)施方式的比較例，考慮使用帶隙參考電路作為基準(zhǔn)電壓生成電路45的方法。但是，帶隙參考電路使用多個(gè)雙極晶體管，以消除帶隙電壓的溫度依賴性，由于在其中流過的偏置電流等，成為消耗電流大的電路。因此，存在難以既維持較高的psrr又削減消耗電流的課題。例如在將電路裝置500用于振蕩器的情況下，電源的噪聲特性對振蕩器的振蕩信號的精度(例如相位噪聲特性)造成影響。因此，需要高的psrr，基于這點(diǎn)，在使用帶隙參考電路的電源電路中，在低耗電化方面存在局限。

對此，在本實(shí)施方式的電源電路44中，根據(jù)晶體管的功函數(shù)差而生成電源電壓vdda，從而與使用帶隙參考電路的情況相比，既能夠降低消耗電流，又能夠維持較高的psrr。例如，利用柵電極與襯底之間的功函數(shù)不同的晶體管tac和晶體管tad構(gòu)成差動對，并將該差動對的輸出利用晶體管tae而反饋給差動對，由此，能夠生成電源電壓vdda(基準(zhǔn)電壓)。這樣，在使用功函數(shù)差的情況下可通過簡單的結(jié)構(gòu)構(gòu)成電源電路44，因此易于減小偏置電流。

此外，根據(jù)本實(shí)施方式的電源電路44，由于得到較高的psrr，因此能夠如圖10a所示那樣將開關(guān)調(diào)節(jié)器560用作較上游側(cè)的外部電源。即，能夠通過高的psrr的電源電路44來去除由開關(guān)調(diào)節(jié)器560產(chǎn)生的噪聲。

此外，圖10b、圖11所示的基準(zhǔn)電壓生成電路45與帶隙參考電路相比，具有電路規(guī)模小的優(yōu)點(diǎn)。因此，能夠?qū)崿F(xiàn)例如在電路裝置的各電路模塊中設(shè)置基準(zhǔn)電壓生成電路45的電源電路44的結(jié)構(gòu)。例如能夠?qū)崿F(xiàn)如下結(jié)構(gòu)：第一基準(zhǔn)電壓生成電路向包含d/a轉(zhuǎn)換器100的d/a轉(zhuǎn)換部供給電源電壓，第二、第三基準(zhǔn)電壓生成電路向后述的a/d轉(zhuǎn)換部、處理部分別供給電源電壓。由此，能夠?qū)崿F(xiàn)使用了基準(zhǔn)電壓生成電路的電源分離。

而且，在使用圖10a～圖11中說明的電源電路44的情況下，由于vdda的電壓是使用晶體管的功函數(shù)差而生成的，因此，vdda是例如0.9v那樣非常低的電壓。因此，可能無法實(shí)現(xiàn)供給有vdda的d/a轉(zhuǎn)換器100的適當(dāng)?shù)膁/a轉(zhuǎn)換(電壓選擇)。

對此，在圖1～圖9所說明的本實(shí)施方式的d/a轉(zhuǎn)換器100中，如上所述，采用將離電源節(jié)點(diǎn)遠(yuǎn)的一側(cè)的晶體管的閾值電壓設(shè)定為比離電源節(jié)點(diǎn)近的一側(cè)的晶體管低的電壓的方法。此外，通過基于晶體管的種類的粗調(diào)或基于柵極長度的微調(diào)來實(shí)現(xiàn)閾值電壓的設(shè)定。因此，即使在vdda的電壓為例如0.9v那樣非常低的電壓的情況下，也能夠?qū)崿F(xiàn)d/a轉(zhuǎn)換器100的適當(dāng)?shù)膁/a轉(zhuǎn)換。

5.電路裝置

接下來，對具有本實(shí)施方式的d/a轉(zhuǎn)換器100的電路裝置的結(jié)構(gòu)的一例進(jìn)行說明。例如圖12的電路裝置是實(shí)現(xiàn)dtcxo、ocxo等數(shù)字方式的振蕩器的電路裝置(半導(dǎo)體芯片)。通過將該電路裝置和振子xtal收納于封裝中，實(shí)現(xiàn)數(shù)字方式的振蕩器。

圖12的電路裝置包含a/d轉(zhuǎn)換部20、處理部50以及振蕩信號生成電路140。此外，電路裝置還可包含溫度傳感器部10、緩存電路160。并且，電路裝置的結(jié)構(gòu)不限于圖12的結(jié)構(gòu)，可實(shí)施省略其中一部分的結(jié)構(gòu)要素(例如溫度傳感器部、緩沖電路、a/d轉(zhuǎn)換部等)或追加其他結(jié)構(gòu)要素等各種變形。

振子xtal例如是石英振子等壓電振子。振子xtal可以是設(shè)置于恒溫槽內(nèi)的恒溫型振子(ocxo)。振子xtal也可以是諧振器(機(jī)電的諧振器或電子諧振電路)。作為振子xtal，可采用壓電振子、saw(surfaceacousticwave：表面聲波)諧振器、mems(microelectromechanicalsystems：微電子機(jī)械系統(tǒng))振子等。作為振子xtal的襯底材料，可使用石英、鉭酸鋰、鈮酸鋰等壓電單晶體、鋯鈦酸鉛等壓電陶瓷等壓電材料或硅半導(dǎo)體材料等。作為振子xtal的激勵(lì)手段，既可以使用基于壓電效應(yīng)的手段，也可以使用基于庫侖力的靜電驅(qū)動。

溫度傳感器部10輸出溫度檢測電壓vtd。具體而言，將根據(jù)環(huán)境(電路裝置)的溫度而變化的溫度依賴電壓作為溫度檢測電壓vtd輸出。

a/d轉(zhuǎn)換部20進(jìn)行來自溫度傳感器部10的溫度檢測電壓vtd的a/d轉(zhuǎn)換，輸出溫度檢測數(shù)據(jù)dtd。例如，輸出與溫度檢測電壓vtd的a/d轉(zhuǎn)換結(jié)果對應(yīng)的數(shù)字的溫度檢測數(shù)據(jù)dtd(a/d結(jié)果數(shù)據(jù))。作為a/d轉(zhuǎn)換部20的a/d轉(zhuǎn)換方式，例如可采用逐次比較方式或與逐次比較方式類似的方式等。并且，a/d轉(zhuǎn)換方式不限于這種方式，可采用各種方式(計(jì)數(shù)型、并聯(lián)比較型或串并聯(lián)型等)。該a/d轉(zhuǎn)換部20也能夠使用圖1、圖2等的本實(shí)施方式的d/a轉(zhuǎn)換器。

處理部50(dsp部：數(shù)字信號處理部)進(jìn)行各種信號處理。例如處理部50(溫度補(bǔ)償部)根據(jù)溫度檢測數(shù)據(jù)dtd進(jìn)行振蕩頻率(振蕩信號的頻率)的溫度補(bǔ)償處理。并且輸出振蕩頻率的頻率控制數(shù)據(jù)dds。具體而言，處理部50根據(jù)按照溫度而變化的溫度檢測數(shù)據(jù)dtd(溫度依賴數(shù)據(jù))和溫度補(bǔ)償處理用的系數(shù)數(shù)據(jù)(近似函數(shù)的系數(shù)數(shù)據(jù))等，進(jìn)行即使在溫度變化的情況下也用于使振蕩頻率恒定的溫度補(bǔ)償處理。該處理部50可以由門陣列等asic電路實(shí)現(xiàn)，也可以由處理器和在處理器上工作的程序來實(shí)現(xiàn)。

振蕩信號生成電路140生成振蕩信號ssc。例如，振蕩信號生成電路140使用來自處理部50的頻率控制數(shù)據(jù)dds和振子xtal，生成通過頻率控制數(shù)據(jù)dds設(shè)定的振蕩頻率的振蕩信號ssc。作為一例，振蕩信號生成電路140使振子xtal按照通過頻率控制數(shù)據(jù)dds設(shè)定的振蕩頻率進(jìn)行振蕩，生成振蕩信號ssc。

另外，振蕩信號生成電路140也可以是以直接數(shù)字合成器方式生成振蕩信號ssc的電路。例如也可以將振子xtal(固定振蕩頻率的振蕩源)的振蕩信號設(shè)為參考信號，以數(shù)字方式生成通過頻率控制數(shù)據(jù)dds設(shè)定的振蕩頻率的振蕩信號ssc。

振蕩信號生成電路140可包含d/a轉(zhuǎn)換部80和振蕩電路150。但是，振蕩信號生成電路140不限于這樣的結(jié)構(gòu)，也可以實(shí)施省略其一部分結(jié)構(gòu)要素或者追加其他結(jié)構(gòu)要素等各種變形。

d/a轉(zhuǎn)換部80進(jìn)行來自處理部50的頻率控制數(shù)據(jù)dds(處理部的輸出數(shù)據(jù))的d/a轉(zhuǎn)換。被輸入到d/a轉(zhuǎn)換部80的頻率控制數(shù)據(jù)dds是處理部50的溫度補(bǔ)償處理后的頻率控制數(shù)據(jù)(頻率控制碼)。

振蕩電路150使用d/a轉(zhuǎn)換部80的輸出電壓vq和振子xtal，生成振蕩信號ssc。振蕩電路150經(jīng)由第一、第二振子用端子(振子用焊盤)而連接于振子xtal。例如振蕩電路150通過使振子xtal(壓電振子、諧振器等)振蕩而生成振蕩信號ssc。具體而言，振蕩電路150使振子xtal按照將d/a轉(zhuǎn)換部80的輸出電壓vq作為頻率控制電壓(振蕩控制電壓)的振蕩頻率進(jìn)行振蕩。例如，在振蕩電路150是利用電壓控制對振子xtal的振蕩進(jìn)行控制的電路(vco)的情況下，振蕩電路150可以包含電容值根據(jù)頻率控制電壓而變化的可變電容式電容器(變?nèi)荻O管等)。

另外，如前所述，振蕩電路150可以通過直接數(shù)字合成器方式來實(shí)現(xiàn)，在該情況下，振子xtal的振蕩頻率成為參考頻率，成為不同于振蕩信號ssc的振蕩頻率的頻率。

緩沖電路160對由振蕩信號生成電路140(振蕩電路150)生成的振蕩信號ssc進(jìn)行緩沖，并輸出緩沖后的信號sq。即，進(jìn)行用于使得能夠充分驅(qū)動外部負(fù)載的緩沖。信號sq例如是限幅正弦波信號。但是信號sq也可以是矩形波信號?；蛘撸彌_電路160可以是能夠輸出限幅正弦波信號和矩形波信號雙方來作為信號sq的電路。

圖13示出本實(shí)施方式的電路裝置的詳細(xì)的結(jié)構(gòu)例。在圖13中，d/a轉(zhuǎn)換部80包含調(diào)制電路90、d/a轉(zhuǎn)換器100、濾波電路120。

d/a轉(zhuǎn)換部80的調(diào)制電路90從處理部50接收i＝(n+m)比特的頻率控制數(shù)據(jù)dds(i、n、m是1以上的整數(shù))。作為一例，i＝20，n＝16，m＝4。并且，調(diào)制電路90根據(jù)頻率控制數(shù)據(jù)dds的m比特(例如4比特)的數(shù)據(jù)，對頻率控制數(shù)據(jù)dds的n比特(例如16比特)的數(shù)據(jù)進(jìn)行調(diào)制。具體而言，調(diào)制電路90進(jìn)行頻率控制數(shù)據(jù)dds的pwm調(diào)制。另外，調(diào)制電路90的調(diào)制方式不限于pwm調(diào)制(脈寬調(diào)制)，例如也可以是pdm調(diào)制(脈沖密度調(diào)制)等脈沖調(diào)制，還可以是脈沖調(diào)制以外的調(diào)制方式。例如可以對頻率控制數(shù)據(jù)dds的n比特的數(shù)據(jù)進(jìn)行m比特的抖動處理(dithering處理)，從而實(shí)現(xiàn)比特?cái)U(kuò)展(由n比特向i比特的比特?cái)U(kuò)展)。

d/a轉(zhuǎn)換器100進(jìn)行由調(diào)制電路90調(diào)制后的n比特的數(shù)據(jù)的d/a轉(zhuǎn)換。例如進(jìn)行n＝16比特的數(shù)據(jù)的d/a轉(zhuǎn)換。

濾波電路120對d/a轉(zhuǎn)換器100的輸出電壓vda進(jìn)行平滑。例如進(jìn)行低通濾波處理以使得輸出電壓vda變得平滑。通過設(shè)置這樣的濾波電路120，例如能夠進(jìn)行pwm調(diào)制后的信號的pwm解調(diào)。該濾波電路120的截止頻率可根據(jù)調(diào)制電路90的pwm調(diào)制的頻率來設(shè)定。即，來自d/a轉(zhuǎn)換器100的輸出電壓vda的信號包含pwm調(diào)制的基本頻率和高次諧波成分的脈動(ripple)，因此，由濾波電路120使該脈動衰減。另外，作為濾波電路120，例如可采用使用電阻或者電容器等無源元件的無源濾波器。但是，作為濾波電路120也可使用scf等有源濾波器。

例如在作為溫度補(bǔ)償型振蕩器的tcxo中，要求頻率精度的提高和低耗電化。例如在內(nèi)置gps的時(shí)鐘和脈搏等活體信息的測定設(shè)備等可佩戴設(shè)備中，需要延長利用電池的工作持續(xù)時(shí)間。因此，要求作為基準(zhǔn)信號源的tcxo在確保頻率精度的同時(shí)耗電更低。

另外，作為通信終端與基站的通信方式，提出了各種方式。例如在tdd(timedivisionduplex：時(shí)分雙工)方式中，各設(shè)備在分配的時(shí)隙中發(fā)送數(shù)據(jù)。并且，在時(shí)隙(上行線路時(shí)隙、下行線路時(shí)隙)之間設(shè)定保護(hù)時(shí)間，由此，可防止時(shí)隙重疊。在下一代的通信系統(tǒng)中，提出了例如使用1個(gè)頻帶(例如50ghz)以tdd方式進(jìn)行數(shù)據(jù)通信。

但是，在采用這樣的tdd方式的情況下，需要在各設(shè)備中進(jìn)行時(shí)刻同步，要求有準(zhǔn)確的絕對時(shí)刻的鐘表。為了實(shí)現(xiàn)這樣的要求，還可考慮例如在各設(shè)備設(shè)置原子時(shí)鐘(原子振蕩器)作為基準(zhǔn)信號源的方法，但是，將產(chǎn)生導(dǎo)致設(shè)備的高成本化或者設(shè)備大型化等問題。

此外，tcxo有作為模擬方式的溫度補(bǔ)償型振蕩器的atcxo和作為數(shù)字方式的溫度補(bǔ)償型振蕩器的dtcxo。

并且，在使用atcxo作為基準(zhǔn)信號源的情況下，在想要使頻率精度高精度化時(shí)，導(dǎo)致電路裝置的芯片尺寸增大，難以實(shí)現(xiàn)低成本化和低耗電化。另一方面，在dtcxo中，具有電路裝置的芯片尺寸不會過度變大，能夠?qū)崿F(xiàn)頻率精度的高精度化這樣的優(yōu)點(diǎn)。

但是，在dtcxo等數(shù)字方式的振蕩器中，由于其振蕩頻率的頻率漂移，在組裝有振蕩器的通信裝置中存在產(chǎn)生通信錯(cuò)誤等問題。例如在數(shù)字方式的振蕩器中，對來自溫度傳感器部的溫度檢測電壓進(jìn)行a/d轉(zhuǎn)換，根據(jù)得到的溫度檢測數(shù)據(jù)進(jìn)行頻率控制數(shù)據(jù)的溫度補(bǔ)償處理，并根據(jù)該頻率控制數(shù)據(jù)生成振蕩信號。在該情況下，可知在由于溫度變化而使頻率控制數(shù)據(jù)的值大幅變化時(shí)，由此而產(chǎn)生跳頻的問題。在產(chǎn)生這樣的跳頻時(shí)，以與gps相關(guān)的通信裝置為例，導(dǎo)致產(chǎn)生gps的鎖定解除等問題。

為了抑制這樣的由于跳頻而造成的通信錯(cuò)誤的產(chǎn)生來提高頻率精度，需要使d/a轉(zhuǎn)換部80的分辨率盡可能高。

但是，僅用例如電阻串型等的d/a轉(zhuǎn)換器100難以實(shí)現(xiàn)例如i＝20比特這樣的高分辨率的d/a轉(zhuǎn)換。另外，當(dāng)d/a轉(zhuǎn)換部80的輸出噪聲較大時(shí)，由于該噪聲，難以實(shí)現(xiàn)頻率精度的提高。

因此，在圖13中，在d/a轉(zhuǎn)換部80中設(shè)置調(diào)制電路90。另外，處理部50輸出比特?cái)?shù)比d/a轉(zhuǎn)換器100的分辨率即n比特(例如16比特)多的i＝m+n比特的頻率控制數(shù)據(jù)dds。處理部50為了實(shí)現(xiàn)例如溫度補(bǔ)償處理等數(shù)字信號處理，而進(jìn)行浮點(diǎn)運(yùn)算等，因此容易輸出這樣的比特?cái)?shù)比n比特(例如n＝16比特)多的i＝m+n比特的頻率控制數(shù)據(jù)dds。

并且，調(diào)制電路90根據(jù)i＝m+n中的m比特的數(shù)據(jù)，進(jìn)行i＝m+n中的n比特的數(shù)據(jù)的調(diào)制(pwm調(diào)制等)，并將調(diào)制后的n比特的數(shù)據(jù)dm輸出到d/a轉(zhuǎn)換器100。而且d/a轉(zhuǎn)換器100進(jìn)行數(shù)據(jù)dm的d/a轉(zhuǎn)換，濾波電路120進(jìn)行所得到的輸出電壓vda的平滑化處理，由此，能夠?qū)崿F(xiàn)i＝m+n比特(例如20比特)那樣的高分辨率的d/a轉(zhuǎn)換。

根據(jù)該結(jié)構(gòu)，作為d/a轉(zhuǎn)換器100，例如可采用輸出噪聲少的電阻串型等，因此，能夠降低d/a轉(zhuǎn)換部80的輸出噪聲，容易抑制頻率精度的劣化。例如由于調(diào)制電路90的調(diào)制而產(chǎn)生噪聲，但是，對于該噪聲，也能夠通過設(shè)定濾波電路120的截止頻率而使其充分衰減，能夠抑制起因于該噪聲的頻率精度的劣化。

另外，d/a轉(zhuǎn)換部80的分辨率不限于i＝20比特，可以是高于20比特的分辨率，也可以是低于20比特的分辨率。另外，調(diào)制電路90的調(diào)制比特?cái)?shù)也不限于m＝4比特，既可以大于4比特(例如m＝8比特)，也可以小于4比特。

此外，在圖13中，有效地利用在d/a轉(zhuǎn)換部80的前級設(shè)置有進(jìn)行溫度補(bǔ)償處理等數(shù)字信號處理的處理部50的情況。即，處理部50通過例如浮點(diǎn)運(yùn)算等，高精度地執(zhí)行溫度補(bǔ)償處理等數(shù)字信號處理。因此，例如浮點(diǎn)運(yùn)算的結(jié)果的尾數(shù)部的低位比特也被作為有效數(shù)據(jù)進(jìn)行處理，如果將其轉(zhuǎn)換為二進(jìn)制數(shù)據(jù)，則能夠易于輸出例如i＝m+n＝20比特等高比特?cái)?shù)的頻率控制數(shù)據(jù)dds。圖13著眼于這一點(diǎn)，將這種作為高比特?cái)?shù)的i＝m+n比特的頻率控制數(shù)據(jù)dds提供給d/a轉(zhuǎn)換部80，并使用m比特的調(diào)制電路90和n比特的d/a轉(zhuǎn)換器100，成功地實(shí)現(xiàn)了i＝m+n比特這種高分辨率的d/a轉(zhuǎn)換。

這樣，通過使d/a轉(zhuǎn)換部80的分辨率為高分辨率，能夠抑制上述跳頻的產(chǎn)生。由此，能夠抑制由于跳頻而導(dǎo)致的通信錯(cuò)誤等的產(chǎn)生。

此外，除了這樣的跳頻的問題以外，在dtcxo或ocxo等數(shù)字方式的振蕩器中，還要求振蕩頻率有非常高的頻率精度。例如在上述的tdd方式中，在上升沿和下降沿使用同一頻率以時(shí)分方式對數(shù)據(jù)進(jìn)行收發(fā)，在分配給各設(shè)備的時(shí)隙之間設(shè)定保護(hù)時(shí)間。因此，為了實(shí)現(xiàn)適當(dāng)?shù)耐ㄐ?，在各設(shè)備中需要進(jìn)行時(shí)刻同步，要求有準(zhǔn)確的絕對時(shí)刻的鐘表。例如在產(chǎn)生了基準(zhǔn)信號(gps信號或經(jīng)由互聯(lián)網(wǎng)的信號)消失或者作為異常的超時(shí)(holdover)的情況下，需要在沒有基準(zhǔn)信號的狀態(tài)下在振蕩器側(cè)準(zhǔn)確地對絕對時(shí)刻進(jìn)行計(jì)時(shí)。因此，在用于這種設(shè)備(gps關(guān)聯(lián)設(shè)備、基站等)的振蕩器中，要求非常高的振蕩頻率精度。

為了實(shí)現(xiàn)這樣的要求，例如在采用各設(shè)備設(shè)置原子時(shí)鐘等的方法時(shí)，將導(dǎo)致設(shè)備的高成本化和大規(guī)?；?。此外，不希望雖然實(shí)現(xiàn)了高頻率精度的振蕩器，但卻導(dǎo)致用于振蕩器的電路裝置大規(guī)?；蛘吆碾姺浅４?。

在這一點(diǎn)上，根據(jù)圖13的電路裝置的結(jié)構(gòu)，僅通過在d/a轉(zhuǎn)換部80中設(shè)置調(diào)制電路90、濾波電路120，即可實(shí)現(xiàn)例如i≥20比特這樣的非常高的分辨率的d/a轉(zhuǎn)換部80，通過這樣地提高分辨率，能夠?qū)崿F(xiàn)振蕩頻率的高精度化。并且，由于設(shè)置這種調(diào)制電路90和濾波電路120而造成的電路裝置的芯片尺寸的增大和耗電的增大并不十分顯著。并且，在處理部50中通過浮點(diǎn)運(yùn)算等實(shí)現(xiàn)了溫度補(bǔ)償處理，因此還能夠容易地將例如i≥20比特這樣的頻率控制數(shù)據(jù)dds輸出到d/a轉(zhuǎn)換部80。因此，圖13的電路裝置的結(jié)構(gòu)具備能夠同時(shí)實(shí)現(xiàn)振蕩頻率的高精度化、和抑制電路裝置的規(guī)模以及耗電增大的優(yōu)點(diǎn)。

另外，圖12、圖13的電路裝置還能夠用作具有相位比較電路的pll電路中的、振蕩用ic，相位比較電路對基準(zhǔn)信號(gps信號或經(jīng)由互聯(lián)網(wǎng)的信號)和基于振蕩信號的輸入信號進(jìn)行比較。在該情況下，處理部50對例如來自該相位比較電路的頻率控制數(shù)據(jù)進(jìn)行溫度補(bǔ)償處理或老化校正處理等，并由振蕩信號生成電路140生成振蕩信號即可。

此外，在溫度從第一溫度變化到第二溫度的情況下，處理部50輸出頻率控制數(shù)據(jù)dds，該頻率控制數(shù)據(jù)dds以k×lsb為單位從與第一溫度(第一溫度檢測數(shù)據(jù))對應(yīng)的第一數(shù)據(jù)變化(每次變化k×lsb)到與第二溫度(第二溫度檢測數(shù)據(jù))對應(yīng)的第二數(shù)據(jù)。在此，k≥1，k為1以上的整數(shù)。例如在設(shè)頻率控制數(shù)據(jù)dds的比特?cái)?shù)(d/a轉(zhuǎn)換部的分辨率)為i的情況下，k<2ⁱ，k為與2ⁱ相比足夠小的整數(shù)(例如k＝1～8)。更具體而言，k<2^m。例如在k＝1的情況下，處理部50輸出以1lsb為單位(1比特單位)從第一數(shù)據(jù)變化到第二數(shù)據(jù)的頻率控制數(shù)據(jù)dds。即，輸出從第一數(shù)據(jù)向第二數(shù)據(jù)每次移動1lsb(1比特)地變化的頻率控制數(shù)據(jù)dds。另外，頻率控制數(shù)據(jù)dds的變化步幅不限于1lsb，也可以是例如2×lsb、3×lsb、4×lsb…那樣2×lsb以上的變化步幅。

例如，處理部50包含運(yùn)算部60和輸出部70。運(yùn)算部60根據(jù)溫度檢測數(shù)據(jù)dtd進(jìn)行振蕩頻率的溫度補(bǔ)償處理的運(yùn)算。通過基于例如浮點(diǎn)運(yùn)算等的數(shù)字信號處理實(shí)現(xiàn)溫度補(bǔ)償處理。輸出部70接收來自運(yùn)算部60的運(yùn)算結(jié)果數(shù)據(jù)cq，輸出頻率控制數(shù)據(jù)dds。并且，在運(yùn)算結(jié)果數(shù)據(jù)cq從與第一溫度對應(yīng)的第一數(shù)據(jù)變化到與第二溫度對應(yīng)的第二數(shù)據(jù)的情況下，該輸出部70進(jìn)行以k×lsb為單位從第一數(shù)據(jù)變化到第二數(shù)據(jù)的頻率控制數(shù)據(jù)dds的輸出處理。

由此，如果從處理部50輸出的頻率控制數(shù)據(jù)dds每次變化k×lsb，則例如在溫度從第一溫度變化到第二溫度的情況下，d/a轉(zhuǎn)換部80的輸出電壓vq產(chǎn)生較大的電壓變化，能夠抑制由于該電壓變化而產(chǎn)生跳頻的情形。由此，能夠防止由于該跳頻而產(chǎn)生通信錯(cuò)誤等。

圖14a是示出振子xtal(at振子等)的基于溫度的振蕩頻率的頻率偏差的一例的圖。處理部50進(jìn)行用于使具有圖14a所示的溫度特性的振子xtal的振蕩頻率不依賴于溫度而保持恒定的溫度補(bǔ)償處理。

具體而言，處理部50執(zhí)行使得a/d轉(zhuǎn)換部20的輸出數(shù)據(jù)(溫度檢測數(shù)據(jù))與d/a轉(zhuǎn)換部80的輸入數(shù)據(jù)(頻率控制數(shù)據(jù))成為圖14b所示的對應(yīng)關(guān)系的溫度補(bǔ)償處理。圖14b的對應(yīng)關(guān)系(頻率校正表)例如能夠通過以下方法來取得：將組裝有電路裝置的振蕩器放入恒溫槽，監(jiān)測各溫度下的d/a轉(zhuǎn)換部80的輸入數(shù)據(jù)(dds)和a/d轉(zhuǎn)換部20的輸出數(shù)據(jù)(dtd)等。

并且，將用于實(shí)現(xiàn)圖14b的對應(yīng)關(guān)系的溫度補(bǔ)償用的近似函數(shù)的系數(shù)數(shù)據(jù)存儲在電路裝置的存儲器部(非易失性存儲器)中。并且，處理部50根據(jù)從存儲器部讀出的系數(shù)數(shù)據(jù)、和來自a/d轉(zhuǎn)換部20的溫度檢測數(shù)據(jù)dtd進(jìn)行運(yùn)算處理，由此，實(shí)現(xiàn)用于使振子xtal的振蕩頻率不依賴于溫度而保持恒定的溫度補(bǔ)償處理。另外，溫度傳感器部10的溫度檢測電壓vtd具有例如負(fù)的溫度特性。因此，能夠利用圖14b所示的溫度補(bǔ)償特性，通過抵消來補(bǔ)償圖14a的振子xtal的振蕩頻率的溫度依賴性。

6.d/a轉(zhuǎn)換部

圖15、圖16是示出d/a轉(zhuǎn)換部80的詳細(xì)結(jié)構(gòu)例的圖。d/a轉(zhuǎn)換部80包含調(diào)制電路90、d/a轉(zhuǎn)換器100、濾波電路120。

如圖15所示，d/a轉(zhuǎn)換器100包含高位側(cè)的d/a轉(zhuǎn)換器daca、低位側(cè)的d/a轉(zhuǎn)換器dacb以及電壓跟隨連接的運(yùn)算放大器opa、opb、opc。圖1、圖2等中說明的本實(shí)施方式的d/a轉(zhuǎn)換器例如作為高位側(cè)的d/a轉(zhuǎn)換器daca而使用。

高位側(cè)daca被輸入來自調(diào)制電路90的n比特(n＝q+p)的數(shù)據(jù)dm中的高位q比特的數(shù)據(jù)，低位側(cè)dacb被輸入低位p比特(例如p＝q＝8)的數(shù)據(jù)。這些高位側(cè)daca、低位側(cè)dacb是從由例如串聯(lián)連接的多個(gè)電阻進(jìn)行電壓分割而成的多個(gè)分割電壓中選擇與輸入數(shù)據(jù)對應(yīng)的電壓的電阻串型的d/a轉(zhuǎn)換器。

如圖16所示，高位側(cè)daca包含串聯(lián)連接在高電位側(cè)電源vdda的節(jié)點(diǎn)與低電位側(cè)電源vss的節(jié)點(diǎn)之間的多個(gè)電阻ra1～ran。此外，高位側(cè)daca包含：一端與基于這些電阻ra1～ran的電壓分割節(jié)點(diǎn)連接的多個(gè)開關(guān)元件sa1～san+1；以及解碼器104(開關(guān)控制電路)，其根據(jù)數(shù)據(jù)dm的高位q比特的數(shù)據(jù)，生成接通或者斷開開關(guān)元件sa1～san+1的開關(guān)控制信號。

另外，這些開關(guān)元件等的連接結(jié)構(gòu)實(shí)際上是圖2那樣的連接結(jié)構(gòu)，但這里簡略化地示出。例如高位側(cè)daca具有圖2的結(jié)構(gòu)的2組的第一、第二電壓選擇電路。而且例如構(gòu)成第一電壓選擇電路的選擇器的晶體管相當(dāng)于開關(guān)元件sa1、sa3、sa5…，構(gòu)成第二電壓選擇電路的選擇器的晶體管相當(dāng)于開關(guān)元件sa2、sa4、sa6…。

高位側(cè)daca將多個(gè)電阻ra1～ran中的通過高位q比特的數(shù)據(jù)確定的電阻的兩端的分割電壓中的一方的分割電壓輸出到運(yùn)算放大器opa的同相輸入端子，將另一方的分割電壓輸出到運(yùn)算放大器opb的同相輸入端子。由此，該一方的電壓由電壓跟隨連接的運(yùn)算放大器opa進(jìn)行阻抗轉(zhuǎn)換，作為電壓vx提供給低位側(cè)dacb。此外，該另一方的電壓由電壓跟隨連接的運(yùn)算放大器opb進(jìn)行阻抗轉(zhuǎn)換，作為電壓vy提供給低位側(cè)dacb。

例如在通過高位q比特的數(shù)據(jù)確定了電阻ra1的情況下，經(jīng)由接通的開關(guān)元件sa1以及運(yùn)算放大器opa將電阻ra1兩端的分割電壓中的高電位側(cè)的分割電壓作為電壓vx來提供。此外，經(jīng)由接通的開關(guān)元件sa2以及運(yùn)算放大器opb將低電位側(cè)的分割電壓作為電壓vy來提供。此外，在通過高位q比特的數(shù)據(jù)確定了電阻ra2的情況下，經(jīng)由接通的開關(guān)元件sa3以及運(yùn)算放大器opa將電阻ra2兩端的分割電壓中的低電位側(cè)的分割電壓作為電壓vx來提供。此外，經(jīng)由接通的開關(guān)元件sa2以及運(yùn)算放大器opb將高電位側(cè)的分割電壓作為電壓vy來提供。

低位側(cè)dacb包含串聯(lián)連接在電壓vx的節(jié)點(diǎn)與電壓vy的節(jié)點(diǎn)之間的多個(gè)電阻rb1～rbm。此外，低位側(cè)dacb包含：一端與基于這些電阻rb1～rbm的電壓分割節(jié)點(diǎn)連接的多個(gè)開關(guān)元件sb1～sbm+1；以及解碼器106(開關(guān)控制電路)，其根據(jù)數(shù)據(jù)dm的低位p比特的數(shù)據(jù)，生成接通或者斷開開關(guān)元件sb1～sbm+1的開關(guān)控制信號。

并且，低位側(cè)dacb將基于電阻rb1～rbm的多個(gè)分割電壓中的、通過低位p比特的數(shù)據(jù)選擇出的1個(gè)分割電壓作為選擇電壓，經(jīng)由接通的開關(guān)元件輸出到電壓跟隨連接的運(yùn)算放大器opc的同相輸入端子。由此，將該選擇電壓作為d/a轉(zhuǎn)換器100的輸出電壓vda而輸出。

圖17a、圖17b、圖17c是調(diào)制電路90的說明圖。如圖17a所示，調(diào)制電路90接收來自處理部50的i＝(n+m)比特的頻率控制數(shù)據(jù)dds。并且，根據(jù)該頻率控制數(shù)據(jù)dds的低位m比特的數(shù)據(jù)(比特b1～b4)，進(jìn)行頻率控制數(shù)據(jù)dds的高位n比特(比特b5～b20)的數(shù)據(jù)的pwm調(diào)制。而且，該n比特的數(shù)據(jù)中的高位q比特的數(shù)據(jù)(比特b13～b20)被輸入到高位側(cè)daca，低位p比特的數(shù)據(jù)(比特b5～b12)被輸入到低位側(cè)dacb。

圖17b是pwm調(diào)制的第一方式的說明圖。dy、dz是數(shù)據(jù)dm的高位n比特的數(shù)據(jù)，是在n比特表現(xiàn)中dy＝dz+1成立的數(shù)據(jù)。

在由用于pwm調(diào)制的低位m＝4比特的數(shù)據(jù)表示的占空比例如為8比8的情況下，如圖17b所示，以時(shí)分方式將8個(gè)16比特的數(shù)據(jù)dy和8個(gè)16比特的數(shù)據(jù)dz從調(diào)制電路90輸出到d/a轉(zhuǎn)換器100。

此外，在由低位m＝4比特的數(shù)據(jù)表示的占空比為10比6的情況下，以時(shí)分方式將10個(gè)數(shù)據(jù)dy和6個(gè)數(shù)據(jù)dz從調(diào)制電路90輸出到d/a轉(zhuǎn)換器100。同樣地，在由低位m＝4比特的數(shù)據(jù)表示的占空比為14比2的情況下，以時(shí)分方式輸出14個(gè)數(shù)據(jù)dy和2個(gè)數(shù)據(jù)dz。

圖17c是pwm調(diào)制的第二方式的說明圖。在用于pwm調(diào)制的m＝4比特的各比特b4、b3、b2、b1為邏輯電平“1”的情況下，選擇在圖17c中與各比特對應(yīng)的輸出模式(在各比特的右側(cè)示出的輸出模式)。

在例如比特b4＝1、b3＝b2＝b1＝0的情況下，在期間p1～p16內(nèi)僅輸出與比特b4對應(yīng)的輸出模式。即，將n＝16比特的數(shù)據(jù)按照dz、dy、dz、dy…的順序以時(shí)分方式，從調(diào)制電路90輸出到d/a轉(zhuǎn)換器100。由此，數(shù)據(jù)dy、dz的輸出次數(shù)共8次，可實(shí)現(xiàn)與在圖17b中占空比為8比8的情況相同的pwm調(diào)制。

此外，在比特b4＝b2＝1、b3＝b1＝0的情況下，在期間p1～p16內(nèi)輸出與比特b4、b2對應(yīng)的輸出模式。由此，數(shù)據(jù)dy、dz的輸出次數(shù)分別為10次、6次，可實(shí)現(xiàn)與占空比為10比6的情況相同的pwm調(diào)制。同樣地，在比特b4＝b3＝b2＝1、b1＝0的情況下，數(shù)據(jù)dy、dz的輸出次數(shù)分別為14次、2次，可實(shí)現(xiàn)與占空比為14比2的情況相同的pwm調(diào)制。

如上所述，根據(jù)本實(shí)施方式的調(diào)制電路90，僅控制數(shù)據(jù)dy、dz的輸出次數(shù)等即可實(shí)現(xiàn)pwm調(diào)制，雖然是使用例如16比特的分辨率的d/a轉(zhuǎn)換器100，也能夠?qū)崿F(xiàn)例如20比特以上的d/a轉(zhuǎn)換的分辨率。

在例如噪聲較小的電阻串型或電阻梯型的d/a轉(zhuǎn)換中，例如16比特左右的分辨率是實(shí)質(zhì)上的界限。對此，根據(jù)本實(shí)施方式，僅設(shè)置電路規(guī)模較小的調(diào)制電路90和濾波電路120，即可將d/a轉(zhuǎn)換的分辨率提高到例如20比特以上。因此，能夠?qū)㈦娐芬?guī)模的增大抑制到最小限度，同時(shí)提高d/a轉(zhuǎn)換部80的分辨率。并且，通過提高d/a轉(zhuǎn)換部80的分辨率，能夠?qū)崿F(xiàn)振蕩頻率精度的高精度化，能夠抑制跳頻，提供適合于時(shí)刻同步的振蕩器。

7.振蕩器、電子設(shè)備、移動體

圖18a示出包含本實(shí)施方式的電路裝置500的振蕩器400的結(jié)構(gòu)例。如圖18a所示，振蕩器400包含振子420和電路裝置500。振子420和電路裝置500安裝于振蕩器400的封裝410內(nèi)。并且，振子420的端子和電路裝置500(ic)的端子(焊盤)利用封裝410的內(nèi)部布線而電連接。

圖18b示出包含本實(shí)施方式的電路裝置500(d/a轉(zhuǎn)換器)的電子設(shè)備的結(jié)構(gòu)例。該電子設(shè)備包含本實(shí)施方式的電路裝置500(d/a轉(zhuǎn)換器)、石英振子等振子420、天線ant、通信部510和處理部520。另外，還可以包含操作部530、顯示部540和存儲部550。由振子420和電路裝置500構(gòu)成振蕩器400。此外，電子設(shè)備不限于圖18b的結(jié)構(gòu)，可以實(shí)施省略其中一部分的結(jié)構(gòu)要素、或追加其他結(jié)構(gòu)要素等各種變形。

作為圖18b的電子設(shè)備，例如可假設(shè)gps內(nèi)置時(shí)鐘、活體信息測定設(shè)備(脈搏計(jì)、步數(shù)計(jì)等)或者頭部佩戴式顯示裝置等可佩戴設(shè)備，智能手機(jī)、移動電話、便攜游戲裝置、筆記本pc或者平板pc等便攜信息終端(移動終端)，發(fā)布內(nèi)容的內(nèi)容提供終端，數(shù)字照相機(jī)或者攝像機(jī)等視頻設(shè)備，或者基站或路由器等網(wǎng)絡(luò)相關(guān)設(shè)備等各種設(shè)備。

通信部510(無線電路)進(jìn)行經(jīng)由天線ant而從外部接收數(shù)據(jù)、或向外部發(fā)送數(shù)據(jù)的處理。處理部520進(jìn)行電子設(shè)備的控制處理、以及對經(jīng)由通信部510而收發(fā)的數(shù)據(jù)的各種數(shù)字處理等。該處理部520的功能例如可通過微型計(jì)算機(jī)等處理器而實(shí)現(xiàn)。

操作部530供用戶進(jìn)行輸入操作，可通過操作按鈕、觸摸面板顯示器等來實(shí)現(xiàn)。顯示部540用于顯示各種信息，可通過液晶、有機(jī)el等的顯示器來實(shí)現(xiàn)。另外，在作為操作部530而使用觸摸面板顯示器的情況下，該觸摸面板顯示器兼具操作部530以及顯示部540的功能。存儲部550用于存儲數(shù)據(jù)，其功能可通過ram、rom等半導(dǎo)體存儲器或hdd(硬盤驅(qū)動器)等實(shí)現(xiàn)。

圖18c示出包含本實(shí)施方式的電路裝置的移動體的例子。本實(shí)施方式的電路裝置(振蕩器)例如可以組裝到車輛、飛機(jī)、摩托車、自行車或者船舶等各種移動體中。移動體例如是具有發(fā)動機(jī)或馬達(dá)等驅(qū)動機(jī)構(gòu)、方向盤或舵等轉(zhuǎn)向機(jī)構(gòu)以及各種電子設(shè)備(車載設(shè)備)，且在陸地上、空中或海上移動的設(shè)備或裝置。圖18c概要性示出作為移動體的具體例的汽車206。汽車206中組裝了具有本實(shí)施方式的電路裝置和振子的振蕩器(未圖示)?？刂蒲b置208根據(jù)通過該振蕩器生成的時(shí)鐘信號而進(jìn)行動作?？刂蒲b置208例如按照車體207的姿態(tài)對懸架的軟硬度進(jìn)行控制，或者對各個(gè)車輪209的制動進(jìn)行控制。例如可以利用控制裝置208實(shí)現(xiàn)汽車206的自動運(yùn)轉(zhuǎn)。此外，組裝有本實(shí)施方式的電路裝置或振蕩器的設(shè)備不限于這種控制裝置208，也可以組裝在汽車206等移動體所設(shè)置的各種設(shè)備(車載設(shè)備)中。

另外，如上述那樣對本實(shí)施方式進(jìn)行了詳細(xì)說明，而對本領(lǐng)域技術(shù)人員而言，應(yīng)能容易理解未實(shí)際脫離本發(fā)明的新事項(xiàng)和效果的多種變形。因此，這樣的變形例全部包含在本發(fā)明的范圍內(nèi)。例如，在說明書或者附圖中，至少一次與更加廣義或者同義的不同用語一同記載的用語在說明書或者附圖的任意部分都可以置換為該不同用語。另外，本實(shí)施方式和變形例的所有組合也包含于本發(fā)明的范圍內(nèi)。此外，d/a轉(zhuǎn)換器、電路裝置、振蕩器、電子設(shè)備、移動體的結(jié)構(gòu)或動作、d/a轉(zhuǎn)換方法、電壓選擇方法、閾值電壓的設(shè)定方法等也不限于本實(shí)施方式中說明的內(nèi)容，能夠?qū)嵤└鞣N變形。