1.一種在可編程集成電路(IC)上生成電路設(shè)計(jì)的實(shí)現(xiàn)的方法，其特征在于，所述方法包括：
在可編程處理器上執(zhí)行以下操作：
輸入所述電路設(shè)計(jì)；
生成用于實(shí)施所述電路設(shè)計(jì)的第一數(shù)據(jù)；
確定所述電路設(shè)計(jì)的關(guān)鍵部分和非關(guān)鍵部分；
生成用于對(duì)所述可編程IC的配置存儲(chǔ)單元進(jìn)行編程的第二數(shù)據(jù)，從而實(shí)施所述電路設(shè)計(jì)；
其中所述第二數(shù)據(jù)的第一子集被分配以對(duì)第一類(lèi)型的配置存儲(chǔ)單元進(jìn)行編程，從而在所述可編程IC的可編程邏輯資源的第一子集和可編程互連資源的第一子集上實(shí)施所述電路設(shè)計(jì)的所述關(guān)鍵部分；
其中所述第二數(shù)據(jù)的第二子集被分配以對(duì)第二類(lèi)型的配置存儲(chǔ)單元進(jìn)行編程，從而在所述可編程IC的可編程邏輯資源的第二子集和可編程互連資源的第二子集上實(shí)施所述電路設(shè)計(jì)的所述非關(guān)鍵部分；
將所述第二數(shù)據(jù)儲(chǔ)存在電子可讀存儲(chǔ)介質(zhì)中。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一類(lèi)型的配置存儲(chǔ)單元相比于所述第二類(lèi)型的配置存儲(chǔ)單元，對(duì)單粒子翻轉(zhuǎn)(SEU)具有更好的抗性。
3.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，所述第一類(lèi)型的配置存儲(chǔ)單元是12T存儲(chǔ)單元，并且所述第二類(lèi)型的配置存儲(chǔ)單元是6T存儲(chǔ)單元。
4.根據(jù)權(quán)利要求1-3中任意一項(xiàng)所述的方法，其特征在于，確定所述關(guān)鍵部分的步驟包括：確定被使用輸入的數(shù)量大于閾值的查詢(xún)表(LUT)。
5.根據(jù)權(quán)利要求1-4中任意一項(xiàng)所述的方法，其特征在于：
所述第二數(shù)據(jù)的所述第一子集包括：通過(guò)所述可編程互連資源的第一子集將所述可編程邏輯資源的第一子集連接至所述可編程IC的存儲(chǔ)器資源的第一子集的配置數(shù)據(jù)，以用于儲(chǔ)存被所述可編程邏輯的第一子集處理的數(shù)據(jù)；以及
通過(guò)12T存儲(chǔ)單元實(shí)施所述存儲(chǔ)器資源的第一子集。
6.根據(jù)權(quán)利要求5所述的方法，其特征在于：
所述第二數(shù)據(jù)的所述第二子集包括：通過(guò)所述可編程互連資源的第二子集，將所述可編程邏輯資源的第二子集連接至所述可編程IC的存儲(chǔ)器資源的第二子集的配置數(shù)據(jù)，以用于儲(chǔ)存被所述可編程邏輯資源的第二子集處理的數(shù)據(jù)；以及
通過(guò)6T存儲(chǔ)單元實(shí)施所述存儲(chǔ)器資源的第二子集。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于：
確定所述關(guān)鍵部分的步驟包括：確定被使用輸入的數(shù)量大于閾值的查詢(xún)表(LUT)；以及
所述第一類(lèi)型的配置存儲(chǔ)單元相比于所述第二類(lèi)型的配置存儲(chǔ)單元，對(duì)單粒子翻轉(zhuǎn)(SEU)具有更好的抗性。
8.根據(jù)權(quán)利要求1所述的方法，其特征在于：
確定所述關(guān)鍵部分的步驟包括：確定被使用輸入的數(shù)量大于閾值的查詢(xún)表(LUT)；以及
所述第一類(lèi)型的配置存儲(chǔ)單元是12T存儲(chǔ)單元，并且所述第二類(lèi)型的配置存儲(chǔ)單元是6T存儲(chǔ)單元。
9.根據(jù)權(quán)利要求1所述的方法，其特征在于：
確定所述關(guān)鍵部分的步驟包括：確定被使用輸入的數(shù)量大于閾值的查詢(xún)表(LUT)；以及
所述第二數(shù)據(jù)的所述第一子集包括：通過(guò)所述可編程互連資源的第一子集，將所述可編程邏輯資源的第一子集連接至所述可編程IC的存儲(chǔ)器資源的第一子集的配置數(shù)據(jù)，以用于儲(chǔ)存被所述可編程邏輯的第一子集處理的數(shù)據(jù)，通過(guò)12T存儲(chǔ)單元實(shí)施所述存儲(chǔ)器資源的第一子集。
10.一種可編程集成電路(IC)，其特征在于，所述可編程IC包括：
配置存儲(chǔ)器，其包括多個(gè)6T存儲(chǔ)單元和多個(gè)12T存儲(chǔ)單元；
耦接至所述配置存儲(chǔ)器的可編程互連資源，其中所述可編程互連資源的第一子集能夠由所述6T存儲(chǔ)單元的子集來(lái)編程，并且所述可編程互連資源的第二子集能夠由所述12T存儲(chǔ)單元的子集來(lái)編程；
耦接至所述配置存儲(chǔ)器的可編程邏輯資源，其中所述可編程邏輯資源的第一子集能夠由所述6T存儲(chǔ)單元的子集來(lái)編程，并且所述可編程邏輯資源的第二子集能夠由所述12T存儲(chǔ)單元的子集來(lái)編程；以及
耦接至所述配置存儲(chǔ)器的可編程輸入/輸出(I/O)資源。
11.根據(jù)權(quán)利要求10所述的可編程IC，其特征在于，所述可編程IC還包括存儲(chǔ)器資源，以用于儲(chǔ)存通過(guò)所述可編程邏輯資源處理的數(shù)據(jù)，其中：
所述存儲(chǔ)器資源能夠通過(guò)所述可編程互連資源連接到所述可編程邏輯資源；
所述存儲(chǔ)器資源的第一子集是6T存儲(chǔ)單元；以及
所述存儲(chǔ)器資源的第二子集是12T存儲(chǔ)單元。
12.根據(jù)權(quán)利要求10或11所述的可編程IC，其特征在于，所述可編程IC還包括：
三重冗余(TMR)電路，其被實(shí)施在所述可編程互連資源的第一子集和所述可編程邏輯資源的第一子集上；以及
表決電路，其被實(shí)施在所述可編程互連資源的第二子集和所述可編程邏輯資源的第二子集上，所述表決電路通過(guò)所述可編程互連資源的第一子集耦接至所述TMR電路。
13.根據(jù)權(quán)利要求10-12中任意一項(xiàng)所述的可編程IC，其特征在于，所述可編程IC還包括：
電路設(shè)計(jì)的第一部分，其被實(shí)施在所述可編程IC的所述可編程邏輯資源的第一子集和所述可編程互連資源的第一子集上；以及
電路設(shè)計(jì)的第二部分，其被實(shí)施在所述可編程IC的所述可編程邏輯資源的第二子集和所述可編程互連資源的第二子集上。
14.根據(jù)權(quán)利要求10-13中任意一項(xiàng)所述的可編程IC，其特征在于，所述多個(gè)6T存儲(chǔ)單元的數(shù)量大于所述多個(gè)12T存儲(chǔ)單元的數(shù)量。