本發(fā)明涉及一種實(shí)現(xiàn)芯片重用的可變編碼方法，同時(shí)也涉及采用該可變編碼方法實(shí)現(xiàn)芯片重用的通信終端，屬于集成電路技術(shù)領(lǐng)域。

背景技術(shù)：

電子產(chǎn)品對(duì)小型化、多功能、低成本和低功耗的追求是永無(wú)止境的，這使得工藝提升和系統(tǒng)集成成為半導(dǎo)體產(chǎn)業(yè)的兩大發(fā)展趨勢(shì)。目前，強(qiáng)調(diào)以工藝提升為主的晶圓制造業(yè)仍然按照摩爾定律在發(fā)展。但是，隨著工藝尺寸的進(jìn)一步縮小，摩爾定律正在逐步走向極限。

系統(tǒng)集成是半導(dǎo)體產(chǎn)業(yè)超越摩爾定律的重要技術(shù)途徑。目前，系統(tǒng)集成有三大主流技術(shù)：系統(tǒng)級(jí)封裝(System in Package，簡(jiǎn)稱為SiP)、系統(tǒng)級(jí)芯片(System on Chip，簡(jiǎn)稱為SoC)和三維集成電路(Three Dimension Integration Circuits，簡(jiǎn)稱為3D IC)。其中，SiP技術(shù)在一個(gè)封裝體中集成多個(gè)不同功能、不同工藝的芯片和一些無(wú)源元件和天線，構(gòu)成一個(gè)具有強(qiáng)大系統(tǒng)功能的三維多層復(fù)雜的系統(tǒng)。與SoC技術(shù)和3D IC技術(shù)相比，SiP技術(shù)具有集成度高、工藝兼容性好、成本低和可靠性高等優(yōu)點(diǎn)，具有廣闊的應(yīng)用前景和巨大的市場(chǎng)需求。

隨著電子設(shè)備小型化、功能多樣化的需求日益提高，要求系統(tǒng)級(jí)別上的集成度不斷提高。因此，開(kāi)發(fā)一個(gè)集成電路系統(tǒng)需要集成的芯片數(shù)量也越來(lái)越多。由于投產(chǎn)芯片的成本非常昂貴(其主要花費(fèi)是光照制版的費(fèi)用)，這就導(dǎo)致集成電路系統(tǒng)的開(kāi)發(fā)成本也越來(lái)越高。在集成電路系統(tǒng)中，往往有些功能與功能之間是相似的。如果能夠采用共用芯片的方法實(shí)現(xiàn)這些類似的功能，就可以大大減少不同芯片投產(chǎn)的數(shù)量，從而解決集成電路系統(tǒng)開(kāi)發(fā)成本高昂的問(wèn)題。

在通信終端的制造過(guò)程中，射頻前端模塊包含收發(fā)器輸出和天線之間的所有元件，是采用系統(tǒng)級(jí)封裝的重要組成部分。小型化的射頻前端模塊可以大幅度提高系統(tǒng)級(jí)封裝的集成度和可靠性，因此射頻前端模塊的小型化成為近年來(lái)的研究熱點(diǎn)。射頻前端模塊的小型化有兩 種發(fā)展趨勢(shì)，即組件的可重用技術(shù)和有源電感技術(shù)。其中，組件可重用技術(shù)是指在一個(gè)多模式/多頻段芯片中，多個(gè)收發(fā)器共用同一個(gè)超寬帶低噪聲放大器或者超寬帶調(diào)諧范圍的振蕩器、鎖相環(huán)等。例如，美國(guó)Peregrine半導(dǎo)體公司研發(fā)出一款可重構(gòu)的射頻前端模塊UltraCMOS Global。它通過(guò)低損耗的開(kāi)關(guān)和調(diào)諧之間的高度隔離，可以解決互操作問(wèn)題，并以數(shù)字控制的方式，適應(yīng)所有的模式和頻段。但是，現(xiàn)有的組件可重用技術(shù)仍然存在適用范圍有限、抗干擾問(wèn)題難以解決等諸多缺陷。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的首要技術(shù)問(wèn)題在于提供一種實(shí)現(xiàn)芯片重用的可變編碼方法。

本發(fā)明所要解決的另一技術(shù)問(wèn)題在于提供一種采用該可變編碼方法實(shí)現(xiàn)芯片重用的通信終端。

為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明采用下述的技術(shù)方案：

一種實(shí)現(xiàn)芯片重用的可變編碼方法，包括如下步驟：

使用至少兩個(gè)相同的集成電路芯片，各所述集成電路芯片根據(jù)選通信號(hào)的不同執(zhí)行不同的控制邏輯真值表；

引入至少一個(gè)邏輯控制信號(hào)作為所述選通信號(hào)；

控制所述邏輯控制信號(hào)，使各所述集成電路芯片分別執(zhí)行相應(yīng)的控制邏輯真值表。

其中較優(yōu)地，所述集成電路芯片是射頻開(kāi)關(guān)芯片、射頻放大芯片、電源管理芯片或功率控制芯片中的任意一種。

其中較優(yōu)地，所述集成電路芯片在封裝時(shí)，將所述邏輯控制信號(hào)接到電源端或者地端。

其中較優(yōu)地，所述集成電路芯片是射頻開(kāi)關(guān)芯片時(shí)，所述邏輯控制信號(hào)的同相端參與高頻段編碼部分的控制，反相端參與低頻段編碼部分的控制。

或者，所述集成電路芯片是射頻開(kāi)關(guān)芯片時(shí)，所述邏輯控制信號(hào)的反相端參與高頻段編碼部分的控制，同相端參與低頻段編碼部分的控制。

其中較優(yōu)地，當(dāng)所述邏輯控制信號(hào)為高電平時(shí)，所述高頻段編碼 部分正常工作，所述低頻段編碼部分被屏蔽掉；當(dāng)所述邏輯控制信號(hào)為低電平時(shí)，所述高頻段編碼部分被屏蔽掉，所述低頻段編碼部分正常工作。

其中較優(yōu)地，所述射頻開(kāi)關(guān)芯片有兩個(gè)，其中用于高頻段射頻信號(hào)的第一射頻開(kāi)關(guān)芯片的邏輯控制信號(hào)管腳在封裝時(shí)被連接到電源端；用于低頻段射頻信號(hào)的第二射頻開(kāi)關(guān)芯片的邏輯控制信號(hào)管腳在封裝時(shí)被連接到地端。

其中較優(yōu)地，將邏輯控制信號(hào)的輸入端通過(guò)電阻上拉到電源端，使應(yīng)用于高頻段射頻信號(hào)的第一射頻開(kāi)關(guān)芯片的邏輯控制信號(hào)管腳懸空，第二射頻開(kāi)關(guān)芯片的邏輯控制信號(hào)管腳連接到地端。

或者，將邏輯控制信號(hào)的輸入端通過(guò)電阻下拉到地端，使應(yīng)用于低頻段射頻信號(hào)的第二射頻開(kāi)關(guān)芯片的邏輯控制信號(hào)管腳懸空，第一射頻開(kāi)關(guān)芯片的邏輯控制信號(hào)管腳連接到電源端。

其中較優(yōu)地，所述電阻是無(wú)源薄膜電阻或者偏置狀態(tài)適當(dāng)?shù)木w管。

一種通信終端，使用至少兩個(gè)相同的集成電路芯片，通過(guò)上述可變編碼方法實(shí)現(xiàn)不同的邏輯控制功能。

本發(fā)明所提供的可變編碼方法可以使相同的兩個(gè)或多個(gè)集成電路芯片實(shí)現(xiàn)不同的邏輯控制功能，從而簡(jiǎn)化了實(shí)現(xiàn)系統(tǒng)功能的芯片種類，大大降低集成電路系統(tǒng)的開(kāi)發(fā)成本及量產(chǎn)供應(yīng)鏈的管理復(fù)雜性。

附圖說(shuō)明

圖1為某一款通信終端所使用的射頻功率放大器及射頻開(kāi)關(guān)模組的系統(tǒng)框圖；

圖2為集成電路系統(tǒng)定義的控制邏輯真值表；

圖3為本發(fā)明中經(jīng)過(guò)改造的控制邏輯真值表；

圖4為實(shí)現(xiàn)上述控制邏輯真值表的電路設(shè)計(jì)示例圖；

圖5為本發(fā)明中，SP5T射頻開(kāi)關(guān)芯片的版圖設(shè)計(jì)示意圖；

圖6為本發(fā)明中，實(shí)施例1的系統(tǒng)集成連接示意圖；

圖7為本發(fā)明中，實(shí)施例2的系統(tǒng)集成連接示意圖；

圖8為本發(fā)明中，實(shí)施例3的系統(tǒng)集成連接示意圖。

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明的技術(shù)內(nèi)容進(jìn)行詳細(xì)具體的說(shuō)明。

首先需要說(shuō)明的是，在本發(fā)明的各個(gè)實(shí)施例中，所涉及的通信終端是指可以在移動(dòng)環(huán)境中使用，支持GSM、EDGE、TD_SCDMA、TDD_LTE，F(xiàn)DD_LTE等多種通信制式的計(jì)算機(jī)設(shè)備，包括但不限于移動(dòng)電話、筆記本電腦、平板電腦、車載電腦等。

目前，通信終端中射頻前端模塊的系統(tǒng)復(fù)雜性正在不斷提高，致使相應(yīng)的開(kāi)發(fā)成本居高不下。為了顯著降低集成電路系統(tǒng)的開(kāi)發(fā)成本，本發(fā)明提供了一種新穎獨(dú)特的可變編碼方法，可以實(shí)現(xiàn)在共用同一款集成電路芯片的情況下，通過(guò)引入額外的邏輯控制位實(shí)現(xiàn)兩個(gè)或多個(gè)相同集成電路芯片實(shí)現(xiàn)不一樣的邏輯解碼功能，從而顯著減少集成電路芯片的開(kāi)發(fā)投產(chǎn)成本。

上述的集成電路芯片可以是射頻開(kāi)關(guān)芯片、射頻放大芯片、電源管理芯片、功率控制芯片或其它各種芯片中的任意一種。只要這些集成電路芯片之間符合擁有相同或者類似的主體功能，只是各自所運(yùn)作的邏輯控制所需真值表不同的情況，它們都可以使用本發(fā)明所提供的可變編碼方法實(shí)現(xiàn)相同芯片的重用功能。

在本發(fā)明所提供的可變編碼方法中，所使用的相同芯片數(shù)量可以是兩個(gè)，也可以是兩個(gè)以上；引入的邏輯控制信號(hào)可以是一個(gè)，也可以是兩個(gè)或以上。通過(guò)兩個(gè)或多個(gè)邏輯控制信號(hào)高低電平的適當(dāng)組合，可以實(shí)現(xiàn)控制兩個(gè)、三個(gè)或者最多是四個(gè)相同芯片在最多達(dá)四種不同的邏輯真值表的定義下正常工作。從理論上推算，三個(gè)邏輯控制信號(hào)最多可以控制多達(dá)八個(gè)相同的芯片，在八種不同的邏輯真值表的定義下正常工作。

下面，結(jié)合不同的實(shí)施例展開(kāi)詳細(xì)具體的說(shuō)明。

實(shí)施例1

圖1為某一款通信終端所使用的射頻功率放大器(PA)及射頻開(kāi)關(guān)模組的系統(tǒng)框圖。其中，該射頻前端用到兩個(gè)單刀五擲(SP5T)射頻開(kāi)關(guān)芯片，它們的工作原理是一樣的，而且用于控制它們的邏輯輸入信號(hào)VC1～VC4的來(lái)源(CMOS Controller)也是一樣的。但是，由于集成電路系統(tǒng)要求這兩個(gè)射頻開(kāi)關(guān)芯片各自承擔(dān)切換不同頻段(例 如高頻段和低頻段)的射頻信號(hào)的工作，所以從系統(tǒng)層面看它們又是互相不可替代、必須共存的兩個(gè)集成電路芯片，可是它們之間的唯一不同之處只是其控制邏輯真值表不同。

如圖2所示，集成電路系統(tǒng)對(duì)高頻段(HB)和低頻段(LB)定義的控制邏輯真值表是不一樣的。為了實(shí)現(xiàn)這些功能，通常需要兩種不同的解碼電路來(lái)實(shí)現(xiàn)，從而需要兩套不同的光照掩膜去生產(chǎn)不同的兩個(gè)射頻開(kāi)關(guān)芯片。

如圖3所示，為了從根本上解決上述問(wèn)題，本發(fā)明中引入一個(gè)新的邏輯控制信號(hào)Vctrl。這個(gè)邏輯控制信號(hào)Vctrl不是由集成電路系統(tǒng)來(lái)提供，而是根據(jù)集成電路系統(tǒng)對(duì)射頻前端模塊的要求，在完成如圖1所示的射頻開(kāi)關(guān)芯片封裝時(shí)，通過(guò)打線的方式將邏輯控制信號(hào)Vctrl接到電源(VDD)端或者地(GND)端，從而把射頻開(kāi)關(guān)芯片固定地設(shè)置于傳輸高頻段(HB)或者是低頻段(LB)的應(yīng)用中。上述的封裝可以是打線封裝，也可以是貼片(Flip Chip)封裝，還可以是晶圓級(jí)芯片(Wafer Level Chip Scale Packaging)封裝等其它各種封裝方式，在此不一一列舉了。

當(dāng)邏輯控制信號(hào)Vctrl接到VDD端時(shí)，射頻開(kāi)關(guān)芯片實(shí)現(xiàn)高頻段(HB)的邏輯解碼功能，而邏輯控制信號(hào)Vctrl接到GND端時(shí)，射頻開(kāi)關(guān)芯片實(shí)現(xiàn)低頻段(LB)的邏輯解碼功能。這樣，使用同一個(gè)射頻開(kāi)關(guān)芯片實(shí)現(xiàn)了不同的控制邏輯真值表解碼功能，達(dá)到了芯片重用的目的，從根本上減少了另外一個(gè)射頻開(kāi)關(guān)芯片的開(kāi)發(fā)成本。進(jìn)而，使射頻前端模塊的量產(chǎn)供應(yīng)鏈管理得到簡(jiǎn)化，進(jìn)一步降低了集成電路系統(tǒng)的開(kāi)發(fā)成本。

圖4是實(shí)現(xiàn)圖3所示的控制邏輯真值表的一個(gè)電路設(shè)計(jì)示例。在該射頻開(kāi)關(guān)模組中，邏輯控制信號(hào)Vctrl的同相端參與高頻段編碼部分(HB1～HB5)的控制。當(dāng)邏輯控制信號(hào)Vctrl為高電平時(shí)，高頻段編碼部分正常工作，低頻段編碼部分被屏蔽掉；相反地，邏輯控制信號(hào)Vctrl的反相端Vctrl_N參與低頻段編碼部分(LB1～LB5)的控制。當(dāng)邏輯控制信號(hào)Vctrl為低電平時(shí)，高頻段編碼部分被屏蔽掉，低頻段編碼部分正常工作。這樣，就在同一個(gè)芯片上實(shí)現(xiàn)不同的邏輯解碼功能。上述邏輯控制信號(hào)也可以反過(guò)來(lái)使用，即反相端參與高頻段編 碼部分(HB1～HB5)，同相端參與低頻段編碼部分(LB1～LB5)。這時(shí)，需要對(duì)控制邏輯真值表作相應(yīng)的修改。

圖5是增加邏輯控制信號(hào)Vctrl后，一個(gè)SP5T射頻開(kāi)關(guān)芯片的版圖設(shè)計(jì)示意圖。其中，高頻段編碼部分和低頻段編碼部分是共享輸出焊盤(PAD)的，這里以HB_n與LB_n共用為例(n為1～5的數(shù)字)。Vctrl是邏輯控制真值表選擇端；VC4～1是邏輯真值表輸入端；VDD和GND分別是電源和地端；ANT是開(kāi)關(guān)的公共端，對(duì)應(yīng)于圖1中射頻功率放大器的輸出端；其余5個(gè)端口是開(kāi)關(guān)路由端，高頻信號(hào)在ANT和其中任意一個(gè)路由端之間傳輸。

需要說(shuō)明的是，實(shí)施例1中所提及的共享輸出焊盤方式是根據(jù)電路系統(tǒng)對(duì)射頻前端模塊管腳定義的需要操作的。根據(jù)集成電路系統(tǒng)具體要求的變化，這種共享輸出方式可以任意組合和改變。具體可以通過(guò)更新如圖2所示的控制邏輯真值表予以實(shí)現(xiàn)。

圖6是實(shí)施例1的系統(tǒng)集成連接示意圖。參見(jiàn)圖6，用于切換高頻段(HB)射頻信號(hào)的射頻開(kāi)關(guān)芯片A的Vctrl管腳被打線連接到電源(VDD)端，從而將這個(gè)射頻開(kāi)關(guān)芯片A配置成按照?qǐng)D3中高頻段(HB)部分的控制邏輯真值表進(jìn)行工作；而用于切換低頻段(LB)射頻信號(hào)的射頻開(kāi)關(guān)芯片B的Vctrl管腳被打線連接到地(GND)端，從而使這個(gè)射頻開(kāi)關(guān)芯片B配置成按照?qǐng)D3中低頻段(LB)部分的控制邏輯真值表進(jìn)行工作。

實(shí)施例2

如圖7所示，本發(fā)明的另一個(gè)實(shí)施例中，在電路設(shè)計(jì)階段就將邏輯控制信號(hào)Vctrl的輸入端通過(guò)一個(gè)稍大的電阻上拉到電源(VDD)端，進(jìn)而使應(yīng)用于高頻段(HB)射頻信號(hào)的射頻開(kāi)關(guān)芯片A的Vctrl管腳可以懸空(不需要在封裝階段將其連接固定電平)，此時(shí)只需要將射頻開(kāi)關(guān)芯片B的Vctrl管腳連接到地(GND)端，從而減少了一根到電源(VDD)端的打線(Wire Bonding)。

這里所說(shuō)的上拉電阻不限于無(wú)源薄膜電阻，還可以是偏置狀態(tài)適當(dāng)?shù)母鞣N類型晶體管。其阻值或者等效阻值的選定需要折中考慮：既要考慮到上拉的強(qiáng)度以抗干擾，這就要求上拉電阻不能太大；同時(shí)又要考慮到該上拉控制端被外部打線到地(GND)端時(shí)，從電源(VDD) 端流過(guò)該上拉電阻到地(GND)端的直流電流數(shù)值不能太大，這就要求上拉電阻不能太小。該直流電流值可以通過(guò)電路系統(tǒng)設(shè)計(jì)中靜態(tài)功耗指標(biāo)推算獲得。

實(shí)施例3

如圖8所示，在本發(fā)明的又一個(gè)實(shí)施例中，將邏輯控制信號(hào)Vctrl的輸入端通過(guò)一個(gè)稍大的電阻下拉到地(GND)端，進(jìn)而使應(yīng)用于低頻段(LB)射頻信號(hào)的射頻開(kāi)關(guān)芯片B的Vctrl管腳可以懸空(不需要在封裝階段將其連接固定電平)，此時(shí)只需要將射頻開(kāi)關(guān)芯片A的Vctrl管腳接到電源(VDD)端，從而減少了一根到地(GND)端的打線(Wire Bonding)。

這里所說(shuō)的下拉電阻不限于無(wú)源薄膜電阻，還可以是偏置狀態(tài)適當(dāng)?shù)母鞣N類型晶體管。其阻值或者等效阻值的選定需要折中考慮：既要考慮到下拉的強(qiáng)度以抗干擾，這就要求下拉電阻不能太大；同時(shí)又要考慮到該下拉控制端被外部打線到電源(VDD)端時(shí)，從電源(VDD)端流過(guò)該下拉電阻到地(GND)端的直流電流數(shù)值不能太大，這就要求下拉電阻不能太小。該直流電流值可以通過(guò)電路系統(tǒng)設(shè)計(jì)中靜態(tài)功耗指標(biāo)推算獲得。

實(shí)施例4

在本發(fā)明的再一個(gè)實(shí)施例中，進(jìn)一步提供了一種采用該可變編碼方法實(shí)現(xiàn)芯片重用的通信終端。其中，該通信終端是指可以在移動(dòng)環(huán)境中使用，支持GSM、EDGE、TD_SCDMA、TDD_LTE，F(xiàn)DD_LTE等多種通信制式的計(jì)算機(jī)設(shè)備，包括移動(dòng)電話、筆記本電腦、平板電腦、車載電腦等。在該通信終端中，可以使用兩個(gè)或多個(gè)完全相同的集成電路芯片，通過(guò)上述的可變編碼方法實(shí)現(xiàn)了不同的邏輯控制功能。該通信終端的其它組成部分可以采用現(xiàn)有技術(shù)實(shí)現(xiàn)，在此就不具體說(shuō)明了。

與現(xiàn)有技術(shù)相比較，本發(fā)明所提供的可變編碼方法可以使完全相同的兩個(gè)或多個(gè)集成電路芯片實(shí)現(xiàn)不同的邏輯控制功能，從而簡(jiǎn)化了實(shí)現(xiàn)系統(tǒng)功能的芯片種類，大大降低集成電路系統(tǒng)的開(kāi)發(fā)成本及量產(chǎn)供應(yīng)鏈的管理復(fù)雜性。

上面對(duì)本發(fā)明所提供的實(shí)現(xiàn)芯片重用的可變編碼方法及其通信終端進(jìn)行了詳細(xì)的說(shuō)明。對(duì)本領(lǐng)域的一般技術(shù)人員而言，在不背離本發(fā) 明實(shí)質(zhì)精神的前提下對(duì)它所做的任何顯而易見(jiàn)的改動(dòng)，都將構(gòu)成對(duì)本發(fā)明專利權(quán)的侵犯，將承擔(dān)相應(yīng)的法律責(zé)任。