本發(fā)明涉及數(shù)字技術(shù)領(lǐng)域，特別是涉及一種數(shù)字下變頻的迭代式抽取濾波裝置及方法。

背景技術(shù)：

數(shù)字下變頻技術(shù)是軟件無線電的核心技術(shù)之一，主要功能是將模擬前端送來的高速數(shù)字化寬帶中頻信號(hào)數(shù)字下變頻到基帶，然后再進(jìn)行信道選擇濾波并降低采樣率，從而獲得低采樣率的基帶信號(hào)，以供后續(xù)的同步、解調(diào)、解碼和自適應(yīng)均衡等處理使用。

數(shù)字下變頻包括數(shù)字混頻器、數(shù)控振蕩器和抽取濾波器三個(gè)組成部分。抽取濾波器的抽取因子一般較大，若用單級(jí)抽取濾波器，階數(shù)很大，難以實(shí)現(xiàn)，而多級(jí)濾波比單級(jí)濾波可以顯著地降低濾波器階數(shù)，從而減小運(yùn)算量和存儲(chǔ)量。

現(xiàn)有技術(shù)中，多級(jí)濾波器級(jí)聯(lián)方式設(shè)計(jì)中大多采用級(jí)聯(lián)先后次序調(diào)換來達(dá)到不同濾波效果，設(shè)計(jì)完成后不能對(duì)濾波器結(jié)構(gòu)進(jìn)行調(diào)節(jié)，消耗的硬件資源較多，無法滿足差異性較大的不同測(cè)試對(duì)象的測(cè)試需求。

技術(shù)實(shí)現(xiàn)要素：

鑒于現(xiàn)有技術(shù)的缺陷，本發(fā)明目的在于提供一種數(shù)字下變頻的迭代式抽取濾波裝置及方法，用以解決現(xiàn)有多級(jí)濾波器無法滿足差異性較大的不同測(cè)試對(duì)象的測(cè)試需求。

本發(fā)明目的主要是通過以下技術(shù)方案實(shí)現(xiàn)的：

一方面，本發(fā)明提供一種數(shù)字下變頻的迭代式抽取濾波裝置，包括：

控制單元，用于設(shè)置迭代次數(shù)；

I路抽取濾波單元，用于接收I數(shù)據(jù)，根據(jù)所述迭代次數(shù)，完成I路抽取濾波；以及

Q路抽取濾波單元，用于接收Q數(shù)據(jù)，根據(jù)所述迭代次數(shù)，完成Q路抽取濾波。

進(jìn)一步，控制單元包括CIC迭代計(jì)數(shù)器、FIR迭代計(jì)數(shù)器、主控模塊和緩存模塊；

I和Q路抽取濾波單元均包括單級(jí)CIC濾波器、第一FIFO、單級(jí)FIR濾波器和第二FIFO；

單級(jí)CIC濾波器，用于接收I或Q數(shù)據(jù)，對(duì)接收的I或Q數(shù)據(jù)進(jìn)行抽取濾波，將濾波后的I或Q數(shù)據(jù)輸出給第一FIFO；

第一FIFO，用于在主控模塊的控制下，將第一單級(jí)CIC濾波器輸出的I或Q數(shù)據(jù)返回給單級(jí)CIC濾波器，或者將單級(jí)CIC濾波器輸出的I或Q數(shù)據(jù)輸出給單級(jí)FIR濾波器；其中返回給單級(jí)CIC濾波器的次數(shù)由主控模塊設(shè)置的CIC迭代次數(shù)確定；

單級(jí)FIR濾波器，用于接收第一FIFO輸出的I或Q數(shù)據(jù)，對(duì)接收的I或Q數(shù)據(jù)進(jìn)行抽取濾波，將濾波后的I或Q數(shù)據(jù)輸出給第二FIFO；以及

第二FIFO，用于在主控模塊的控制下，將單級(jí)FIR濾波器輸出的I或Q數(shù)據(jù)返回給單級(jí)FIR濾波器，或者單級(jí)FIR濾波器輸出的I或Q數(shù)據(jù)向外設(shè)輸出，完成I或Q路抽取濾波；其中返回給單級(jí)FIR濾波器的次數(shù)由主控模塊設(shè)置的FIR迭代次數(shù)確定；

進(jìn)一步，CIC迭代計(jì)數(shù)器，用于計(jì)數(shù)CIC迭代次數(shù)；

FIR迭代計(jì)數(shù)器，用于計(jì)數(shù)FIR迭代次數(shù)；

緩存模塊，用于存儲(chǔ)CIC迭代計(jì)數(shù)器和FIR迭代計(jì)數(shù)器的計(jì)數(shù)數(shù)值；

主控模塊，用于設(shè)置CIC迭代次數(shù)和FIR迭代次數(shù)，以及根據(jù)緩存模塊中CIC迭代計(jì)數(shù)器的計(jì)數(shù)數(shù)值和設(shè)置CIC迭代次數(shù)，控制第一FIFO將單級(jí)CIC 濾波器輸出的I或Q數(shù)據(jù)返回給單級(jí)CIC濾波器，或者將單級(jí)CIC濾波器輸出的I或Q數(shù)據(jù)輸出給單級(jí)FIR濾波器；以及根據(jù)緩存模塊中FIR迭代計(jì)數(shù)器的計(jì)數(shù)數(shù)值和設(shè)置FIR迭代次數(shù)，控制第二FIFO將單級(jí)FIR濾波器輸出的I或Q數(shù)據(jù)返回給單級(jí)FIR濾波器，或者將單級(jí)FIR濾波器輸出的I或Q數(shù)據(jù)向外設(shè)輸出。

進(jìn)一步，單級(jí)CIC濾波器的最大抽取倍數(shù)為1023；單級(jí)FIR濾波器的最大抽取倍數(shù)為2。

進(jìn)一步，所述裝置還包括由兩個(gè)乒乓RAM組成的緩存單元；

所述控制單元，還用于控制寫入緩存單元的數(shù)據(jù)的順序，以及緩存單元分別向I路抽取濾波單元和Q路抽取濾波單元輸出的數(shù)據(jù)的順序；

所述緩存單元，用于根據(jù)所述控制單元的控制的順序，交替存儲(chǔ)混頻后的IQ數(shù)據(jù)；以及向I路抽取濾波單元輸出I或Q數(shù)據(jù)，向Q路抽取濾波單元輸出Q數(shù)據(jù)。

另一方面，本發(fā)明還提供一種數(shù)字下變頻的迭代式抽取濾波方法，包括：

設(shè)置迭代次數(shù)；

接收I數(shù)據(jù)，根據(jù)所述迭代次數(shù)，完成I路抽取濾波；

接收Q數(shù)據(jù)，根據(jù)所述迭代次數(shù)，完成Q路抽取濾波。

進(jìn)一步，設(shè)置迭代次數(shù)的步驟具體包括：設(shè)置CIC迭代次數(shù)和FIR迭代次數(shù)；

根據(jù)所述迭代次數(shù)，完成I路抽取濾波的步驟；或者根據(jù)所述迭代次數(shù)，完成Q路抽取濾波的步驟；具體包括：

根據(jù)CIC迭代次數(shù)，將接收的I或Q數(shù)據(jù)進(jìn)行CIC迭代抽取濾波，以及輸出完成CIC迭代抽取濾波后的I或Q數(shù)據(jù)；

根據(jù)FIR迭代次數(shù)，將完成CIC迭代抽取濾波后的I或Q數(shù)據(jù)進(jìn)行FIR迭代抽取濾波，以及將完成FIR迭代抽取濾波的I或Q數(shù)據(jù)向外設(shè)輸出。

本發(fā)明有益效果如下：本發(fā)明滿足差異性較大的不同測(cè)試對(duì)象的測(cè)試需求， 簡化數(shù)字下變頻中多級(jí)抽取濾波結(jié)構(gòu)，對(duì)可變級(jí)數(shù)抽取濾波器進(jìn)行整合，大幅度減少多級(jí)抽取濾波器的設(shè)計(jì)復(fù)雜度，減少固件設(shè)計(jì)資源，實(shí)現(xiàn)用戶自定義的抽取倍數(shù)，增強(qiáng)抽取濾波器的使用靈活性。

附圖說明

圖1是本發(fā)明實(shí)施例中一種數(shù)字下變頻的迭代式抽取濾波裝置的結(jié)構(gòu)示意圖；

圖2是本發(fā)明實(shí)施例中緩存單元的結(jié)構(gòu)示意圖；

圖3是本發(fā)明實(shí)施例中一種數(shù)字下變頻的迭代式抽取濾波裝置的詳細(xì)結(jié)構(gòu)示意圖；

圖4是本發(fā)明實(shí)施例中控制單元的結(jié)構(gòu)示意圖。

具體實(shí)施方式

本發(fā)明提供一種數(shù)字下變頻的迭代式抽取濾波裝置及方法，用以解決現(xiàn)有多級(jí)濾波器無法滿足差異性較大的不同測(cè)試對(duì)象的測(cè)試需求，簡化數(shù)字下變頻中多級(jí)抽取濾波結(jié)構(gòu)，對(duì)可變級(jí)數(shù)抽取濾波器進(jìn)行整合，大幅度減少多級(jí)抽取濾波器的設(shè)計(jì)復(fù)雜度，減少固件設(shè)計(jì)資源，實(shí)現(xiàn)用戶自定義的抽取倍數(shù)，增強(qiáng)抽取濾波器的使用靈活性。以下結(jié)合附圖以及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不限定本發(fā)明。

實(shí)施例一

如圖1所示，本發(fā)明實(shí)施例提供一種數(shù)字下變頻的迭代式抽取濾波裝置，包括：

緩存單元，用于向I路抽取濾波單元和Q路抽取濾波單元輸出IQ數(shù)據(jù)；

控制單元，用于設(shè)置迭代次數(shù)；

I路抽取濾波單元，用于接收I數(shù)據(jù)，根據(jù)所述迭代次數(shù)，完成I路抽取濾 波；以及

Q路抽取濾波單元，用于接收Q數(shù)據(jù)，根據(jù)所述迭代次數(shù)，完成Q路抽取濾波。

具體說，控制單元包括CIC迭代計(jì)數(shù)器、FIR迭代計(jì)數(shù)器、主控模塊和緩存模塊；

I和Q路抽取濾波單元均包括單級(jí)CIC濾波器、第一FIFO、單級(jí)FIR濾波器和第二FIFO；

單級(jí)CIC濾波器，用于接收I或Q數(shù)據(jù)，對(duì)接收的I或Q數(shù)據(jù)進(jìn)行抽取濾波，將濾波后的I或Q數(shù)據(jù)輸出給第一FIFO；

第一FIFO，用于在主控模塊的控制下，將單級(jí)CIC濾波器輸出的I或Q數(shù)據(jù)返回給單級(jí)CIC濾波器，或者將單級(jí)CIC濾波器輸出的I或Q數(shù)據(jù)輸出給單級(jí)FIR濾波器；其中返回給單級(jí)CIC濾波器的次數(shù)由主控模塊設(shè)置的CIC迭代次數(shù)確定，具體為設(shè)置的CIC迭代次數(shù)-1；

單級(jí)FIR濾波器，用于接收第一FIFO輸出的I或Q數(shù)據(jù)，對(duì)接收的I或Q數(shù)據(jù)進(jìn)行抽取濾波，將濾波后的I或Q數(shù)據(jù)輸出給第二FIFO；以及

第二FIFO，用于在主控模塊的控制下，將單級(jí)FIR濾波器輸出的I或Q數(shù)據(jù)返回給單級(jí)FIR濾波器，或者單級(jí)FIR濾波器輸出的I或Q數(shù)據(jù)向外設(shè)輸出，完成I或Q路抽取濾波；其中返回給單級(jí)FIR濾波器的次數(shù)由主控模塊設(shè)置的FIR迭代次數(shù)確定，具體為設(shè)置的FIR迭代次數(shù)-1；

CIC迭代計(jì)數(shù)器，用于計(jì)數(shù)CIC迭代次數(shù)；

FIR迭代計(jì)數(shù)器，用于計(jì)數(shù)FIR迭代次數(shù)；

緩存模塊，用于存儲(chǔ)CIC迭代計(jì)數(shù)器和FIR迭代計(jì)數(shù)器的計(jì)數(shù)數(shù)值；

主控模塊，用于設(shè)置CIC迭代次數(shù)和FIR迭代次數(shù)，以及根據(jù)緩存模塊中CIC迭代計(jì)數(shù)器的計(jì)數(shù)數(shù)值和設(shè)置CIC迭代次數(shù)，控制第一FIFO將單級(jí)CIC濾波器輸出的I或Q數(shù)據(jù)返回給單級(jí)CIC濾波器，或者將單級(jí)CIC濾波器輸出的I或Q數(shù)據(jù)輸出給單級(jí)FIR濾波器；以及根據(jù)緩存模塊中FIR迭代計(jì)數(shù)器 的計(jì)數(shù)數(shù)值和設(shè)置FIR迭代次數(shù)，控制第二FIFO將單級(jí)FIR濾波器輸出的I或Q數(shù)據(jù)返回給單級(jí)FIR濾波器，或者將單級(jí)FIR濾波器輸出的I或Q數(shù)據(jù)向外設(shè)輸出。

緩存單元由兩個(gè)乒乓RAM組成；

所述控制單元，還用于控制寫入緩存單元的數(shù)據(jù)的順序，以及緩存單元分別向I路抽取濾波單元和Q路抽取濾波單元輸出的數(shù)據(jù)的順序；

所述緩存單元，用于根據(jù)所述控制單元的控制的順序，交替存儲(chǔ)混頻后的IQ數(shù)據(jù)；以及向I路抽取濾波單元輸出I數(shù)據(jù)，向Q路抽取濾波單元輸出Q數(shù)據(jù)。

以下結(jié)合附圖詳細(xì)說明本發(fā)明實(shí)施例裝置。

如圖1所示，采樣信號(hào)經(jīng)過混頻后輸出IQ數(shù)據(jù)流，存儲(chǔ)至高速緩存單元。計(jì)數(shù)控制單元控制緩存的寫入和讀出，緩存單元將IQ分別讀出送入各自的數(shù)據(jù)處理通道，I路數(shù)據(jù)經(jīng)過I通道抽取濾波，Q路數(shù)據(jù)經(jīng)過Q通道抽取濾波。每級(jí)抽取濾波后抽取濾波次數(shù)進(jìn)行累加，當(dāng)次數(shù)滿足用戶設(shè)定的門限值時(shí)，抽取濾波完成，IQ分別輸出。

如圖2所示，RAM-A和RAM-B是兩個(gè)完全相同的存儲(chǔ)器，IQ數(shù)據(jù)流首先寫入RAM-A中，存滿后提示計(jì)數(shù)控制單元進(jìn)行讀取，同時(shí)IQ數(shù)據(jù)流開始存儲(chǔ)至RAM-B中。RAM-A中的數(shù)據(jù)包分兩路輸出至各自處理通道，時(shí)序保持一致。當(dāng)RAM-B存滿后再進(jìn)行第二個(gè)數(shù)據(jù)包處理。

如圖3所示，高速緩存單元輸出的I1和Q1分別進(jìn)入CIC1和CIC2，濾波后存儲(chǔ)至FIFOI1和FIFOQ1，計(jì)數(shù)控制單元對(duì)I2和Q2進(jìn)行選擇輸出，當(dāng)CIC迭代次數(shù)達(dá)到用戶設(shè)定值后輸出給FIR1和FIR2。FIR1輸出給FIFOI2，F(xiàn)IR2輸出給FIFOQ2，同樣由計(jì)數(shù)控制單元控制其迭代次數(shù)。在單個(gè)數(shù)據(jù)處理通道中包含三種數(shù)據(jù)迭代循環(huán)，以I通道為例，I2和I3組成一個(gè)CIC迭代循環(huán)，I4和I5組成一個(gè)FIR迭代循環(huán)，I4和I3組成一個(gè)CIC+FIR迭代循環(huán)。

如圖4所示，該單元包含CIC迭代計(jì)數(shù)器和FIR迭代計(jì)數(shù)器兩個(gè)核心計(jì)數(shù) 器，分別對(duì)IQ通道的CIC和FIR迭代次數(shù)進(jìn)行計(jì)數(shù)。主控單元對(duì)兩個(gè)計(jì)數(shù)器進(jìn)行統(tǒng)一設(shè)置，提供復(fù)位、使能以及時(shí)鐘信號(hào)。同時(shí)，主控單元也提供高速緩存的控制信號(hào)，協(xié)調(diào)數(shù)據(jù)處理周期。

也就是說，本發(fā)明實(shí)施例中方法包括高速緩存、抽取濾波和計(jì)數(shù)控制三個(gè)環(huán)節(jié)，其中：

(1)高速緩存單元由兩個(gè)乒乓RAM組成，對(duì)混頻后的IQ數(shù)據(jù)進(jìn)行交替存儲(chǔ)，由計(jì)數(shù)控制單元控制其寫入順序和讀出順序；

(2)抽取濾波環(huán)節(jié)采用單級(jí)CIC和FIR濾波器組合設(shè)計(jì)，CIC最大抽取倍數(shù)為1023，F(xiàn)IR濾波器最大2倍抽??；

(3)抽取濾波環(huán)節(jié)中CIC和FIR分別連接一個(gè)高速FIFO，每一個(gè)FIFO均有兩路可選輸出，一路為返回前級(jí)迭代，另一路為輸出到一下級(jí)；

(4)計(jì)數(shù)控制單元計(jì)算每個(gè)濾波器的迭代次數(shù)并對(duì)FIFO的輸出通道進(jìn)行選擇，迭代次數(shù)由外部寄存器設(shè)置；

(5)IQ兩路的濾波抽取環(huán)節(jié)結(jié)構(gòu)完全相同，迭代次數(shù)相同，輸出保持同步。

并且，所述高速緩存單元包含的兩個(gè)RAM結(jié)構(gòu)相同，大小一致，待其中一個(gè)存滿后另一個(gè)才開始存儲(chǔ)。其中一個(gè)RAM在存儲(chǔ)期間，另一個(gè)RAM將數(shù)據(jù)讀出進(jìn)行抽取濾波處理；

所述IQ兩路抽取濾波環(huán)節(jié)包含的所有FIFO結(jié)構(gòu)相同，大小一致，計(jì)數(shù)控制單元控制FIFO的讀出，為減小數(shù)據(jù)通道延時(shí)，F(xiàn)IFO在寫入后應(yīng)立即讀出，但讀出時(shí)鐘應(yīng)不高于寫入時(shí)鐘；

高速緩存的單個(gè)RAM里的數(shù)據(jù)作為一個(gè)數(shù)據(jù)包進(jìn)行抽取濾波處理，完成一個(gè)數(shù)據(jù)包處理后才能讀取另一個(gè)RAM的數(shù)據(jù)，對(duì)下一個(gè)數(shù)據(jù)包進(jìn)行處理。

實(shí)施例二

一種數(shù)字下變頻的迭代式抽取濾波方法，其特征在于，包括：

設(shè)置迭代次數(shù)；

接收I數(shù)據(jù)，根據(jù)所述迭代次數(shù)，完成I路抽取濾波；

接收Q數(shù)據(jù)，根據(jù)所述迭代次數(shù)，完成Q路抽取濾波。

具體說，設(shè)置迭代次數(shù)的步驟具體包括：設(shè)置CIC迭代次數(shù)和FIR迭代次數(shù)；

根據(jù)所述迭代次數(shù)，完成I路抽取濾波的步驟；或者根據(jù)所述迭代次數(shù)，完成Q路抽取濾波的步驟；具體包括：

根據(jù)CIC迭代次數(shù)，將接收的I或Q數(shù)據(jù)進(jìn)行CIC迭代抽取濾波，以及輸出完成CIC迭代抽取濾波后的I或Q數(shù)據(jù)；

根據(jù)FIR迭代次數(shù)，將完成CIC迭代抽取濾波后的I或Q數(shù)據(jù)進(jìn)行FIR迭代抽取濾波，以及將完成FIR迭代抽取濾波的I或Q數(shù)據(jù)向外設(shè)輸出。

本發(fā)明實(shí)施例方法，具體設(shè)置參閱實(shí)施例一，在此不再贅述。

本發(fā)明實(shí)施例中裝置和方法，針對(duì)數(shù)字下變頻中的抽取濾波處理單元進(jìn)行改進(jìn)，邏輯設(shè)計(jì)簡單可靠，可應(yīng)用于基于FPGA的正交數(shù)字下變頻技術(shù)。根據(jù)數(shù)據(jù)處理的硬件資源，能在一定范圍內(nèi)合理調(diào)節(jié)抽取濾波級(jí)數(shù)，可實(shí)現(xiàn)靈活的濾波結(jié)構(gòu)變化，同時(shí)也降低了FPGA設(shè)計(jì)中的資源消耗和數(shù)字下變頻的設(shè)計(jì)難度。

盡管為示例目的，以上已經(jīng)公開了本發(fā)明的優(yōu)選實(shí)施例，但本領(lǐng)域的技術(shù)人員將意識(shí)到各種改進(jìn)、增加和取代也是可能的，因此，本發(fā)明的范圍應(yīng)當(dāng)不限于上述實(shí)施例。