一種d類(lèi)功率放大器的輸出級(jí)電路的制作方法
【專(zhuān)利摘要】本實(shí)用新型提供一種D類(lèi)功率放大器的輸出級(jí)電路，其包括：驅(qū)動(dòng)電路，其包括第一輸入端、第二輸入端、第一輸出端和第二輸出端；第一功率開(kāi)關(guān)，其包括多個(gè)MOS晶體管，每個(gè)MOS晶體管的第一連接端和第二連接端分別與電源端和輸出級(jí)電路的輸出端相連；第一信號(hào)線組，其包括多路柵信號(hào)線，每路柵信號(hào)線的一端與第一輸出端相連，另一端與唯一對(duì)應(yīng)的MOS晶體管柵極相連；第二功率開(kāi)關(guān)，其包括多個(gè)MOS晶體管，每個(gè)MOS晶體管的第一連接端和第二連接端分別與輸出級(jí)電路的輸出端和接地端相連；第二信號(hào)線組，其包括多路柵信號(hào)線，每路柵信號(hào)線的一端與第一輸出端相連，另一端與唯一對(duì)應(yīng)的MOS晶體管柵極相連。與現(xiàn)有技術(shù)相比，本實(shí)用新型中的輸出級(jí)電路，可以降低死區(qū)時(shí)間。
【專(zhuān)利說(shuō)明】一種D類(lèi)功率放大器的輸出級(jí)電路
【【技術(shù)領(lǐng)域】】
[0001]本實(shí)用新型涉及音頻功率放大【技術(shù)領(lǐng)域】，特別涉及一種D類(lèi)功率放大器的輸出級(jí)電路。
【【背景技術(shù)】】
[0002]D類(lèi)功率放大器(又稱(chēng)數(shù)字音頻功率放大器)是目前市場(chǎng)上常見(jiàn)的一種功放，通過(guò)控制其輸出級(jí)電路中的高端開(kāi)關(guān)管和低端開(kāi)關(guān)管交替導(dǎo)通以驅(qū)動(dòng)揚(yáng)聲器工作。如圖1所示，其為分別控制D類(lèi)功率放大器的輸出級(jí)電路中的高端開(kāi)關(guān)管和低端開(kāi)關(guān)管0N/0FF(開(kāi)/關(guān))的兩路控制?目號(hào)的時(shí)序圖，其中，控制聞端開(kāi)關(guān)管和低端開(kāi)關(guān)管同時(shí)為OFF的時(shí)間定義為死區(qū)時(shí)間。設(shè)置死區(qū)時(shí)間是為了產(chǎn)生一個(gè)導(dǎo)通延遲，以防止高端開(kāi)關(guān)管和低端開(kāi)關(guān)管在切換階段同時(shí)導(dǎo)通，產(chǎn)生直通電流損毀電路。理想情況下，高端開(kāi)關(guān)管關(guān)閉低端開(kāi)關(guān)管打開(kāi)，高端開(kāi)關(guān)管打開(kāi)低端開(kāi)關(guān)管關(guān)閉，不希望其間存在同時(shí)打開(kāi)的情況。有效的死區(qū)時(shí)間與元件參數(shù)和芯片溫度有關(guān)，對(duì)于一個(gè)D類(lèi)功率放大器的可靠設(shè)計(jì)來(lái)講，必須確保死區(qū)時(shí)間總是正的而決不是負(fù)的來(lái)防止輸出級(jí)電路中的高端開(kāi)關(guān)管和低端開(kāi)關(guān)管進(jìn)入直通狀態(tài)。
[0003]在實(shí)際的電路版圖中，高端開(kāi)關(guān)管和低端開(kāi)關(guān)管分別包括多個(gè)并聯(lián)的MOS (Metal-Oxide-Semiconductor)晶體管。由于受現(xiàn)有電路布圖設(shè)計(jì)的限制，高端開(kāi)關(guān)管和低端開(kāi)關(guān)管的開(kāi)啟/關(guān)斷的時(shí)間較長(zhǎng)，因此，在高端開(kāi)關(guān)管和低端開(kāi)關(guān)管的切換過(guò)程中很容易存在高端開(kāi)關(guān)管中的部分MOS晶體管和低端開(kāi)關(guān)管中的部分MOS晶體管直通，其后果是降低了輸出級(jí)電路的效率，導(dǎo)致電路發(fā)熱和性能變差。目前，通用的解決方法就是通過(guò)增加BUFFER(緩沖器)來(lái)延長(zhǎng)死區(qū)時(shí)間，以保證在工藝波動(dòng)的情況下高端開(kāi)關(guān)管和低端開(kāi)關(guān)管不被同時(shí)打開(kāi)，但較長(zhǎng)的死區(qū)時(shí)間又會(huì)影響電路的其他性能，比如，使電路的失真性能增大。
[0004]因此，有必要提供一種改進(jìn)的技術(shù)方案來(lái)克服上述問(wèn)題。
【實(shí)用新型內(nèi)容】
[0005]本實(shí)用新型的目的在于提供一種D類(lèi)功率放大器的輸出級(jí)電路，其可以有效防止高端開(kāi)關(guān)管和低端開(kāi)關(guān)管在切換階段的部分直通現(xiàn)象，降低死區(qū)時(shí)間，提高電路的性能和效率。
[0006]為了解決上述問(wèn)題，本實(shí)用新型提供一種D類(lèi)功率放大器的輸出級(jí)電路，其包括第一功率開(kāi)關(guān)和第二功率開(kāi)關(guān)，所述第一功率開(kāi)關(guān)和第二功率開(kāi)關(guān)依次串聯(lián)于電源端和接地端之間，第一功率開(kāi)關(guān)和第二功率開(kāi)關(guān)之間的連接節(jié)點(diǎn)與所述輸出級(jí)電路的輸出端相連。所述輸出級(jí)電路還包括驅(qū)動(dòng)電路、第一信號(hào)線組和第二信號(hào)線組，所述驅(qū)動(dòng)電路包括第一輸入端、第二輸入端、第一輸出端和第二輸出端，第一輸入端用于接收第一控制信號(hào)，第二輸入端用于接收第二控制信號(hào)，所述第一功率開(kāi)關(guān)包括多個(gè)MOS晶體管，每個(gè)MOS晶體管的第一連接端和第二連接端分別與電源端和輸出級(jí)電路的輸出端相連；所述第一信號(hào)線組包括多路柵信號(hào)線，每路柵信號(hào)線與所述第一功率開(kāi)關(guān)中的一個(gè)MOS晶體管唯一對(duì)應(yīng)，所述第一信號(hào)線組中的每路柵信號(hào)線的一端與所述第一輸出端相連，另一端與該路柵信號(hào)線唯一對(duì)應(yīng)的MOS晶體管的柵極相連，所述第二功率開(kāi)關(guān)包括多個(gè)MOS晶體管，每個(gè)MOS晶體管的第一連接端和第二連接端分別與輸出級(jí)電路的輸出端和接地端相連；所述第二信號(hào)線組包括多路柵信號(hào)線，每路柵信號(hào)線與所述第二功率開(kāi)關(guān)中的一個(gè)MOS晶體管唯一對(duì)應(yīng)，所述第二信號(hào)線組中的每路柵信號(hào)線的一端與所述第一輸出端相連，另一端與該路柵信號(hào)線對(duì)應(yīng)的MOS晶體管的柵極相連。
[0007]進(jìn)一步的，第一功率開(kāi)關(guān)和第二功率開(kāi)關(guān)中的MOS晶體管均為NMOS晶體管，所述NMOS晶體管的第一連接端為漏極，其第二連接端為源極。
[0008]進(jìn)一步的，所述第一功率開(kāi)關(guān)中的MOS晶體管為NMOS晶體管，該NMOS晶體管的第一連接端為漏極，其第二連接端為源極；所述第二功率開(kāi)關(guān)中的MOS晶體管為PMOS晶體管，該P(yáng)MOS晶體管的第一連接端為漏極,其第二連接端為源極。
[0009]進(jìn)一步的，所述第一信號(hào)線組中的多路柵信號(hào)線長(zhǎng)度相等；所述第二信號(hào)線組中的多路柵信號(hào)線長(zhǎng)度相等。
[0010]進(jìn)一步的，所述驅(qū)動(dòng)電路包括第一驅(qū)動(dòng)單元和第二驅(qū)動(dòng)單元，所述第一驅(qū)動(dòng)單元用于放大所述第一控制信號(hào)并將放大后的第一控制信號(hào)通過(guò)所述第一輸出端輸出；所述第二驅(qū)動(dòng)單元用于放大所述第二控制信號(hào)將放大后的第二控制信號(hào)通過(guò)所述第二輸出端輸出。
[0011]進(jìn)一步的，所述第一驅(qū)動(dòng)單元包括依次串聯(lián)的第一 NMOS晶體管和第一 PMOS晶體管,第一 NMOS晶體管和第一 PMOS晶體管的柵極都與所述第一輸入端相連,第一 NMOS晶體管和第一 PMOS晶體管之間的連接節(jié)點(diǎn)與所述第一輸出端相連；所述第二驅(qū)動(dòng)單元包括依次串聯(lián)的第二 NMOS晶體管和第二 PMOS晶體管，第二 NMOS晶體管和第二 PMOS晶體管的柵極都與所述第二輸入端相連，第二 NMOS晶體管和第二 PMOS晶體管之間的連接節(jié)點(diǎn)與所述第一輸出端相連。
[0012]進(jìn)一步的，所述第一控制信號(hào)和第二控制信號(hào)之間設(shè)置有死區(qū)時(shí)間，該死區(qū)時(shí)間為控制第一功率開(kāi)關(guān)和第二功率開(kāi)關(guān)同時(shí)為關(guān)斷的時(shí)間。
[0013]與現(xiàn)有技術(shù)相比，本實(shí)用新型中的D類(lèi)功率放大器的輸出級(jí)電路使用一組并聯(lián)的多路柵信號(hào)線分別與高端開(kāi)關(guān)管中并聯(lián)的多個(gè)MOS晶體管的柵極相連，使用另一組并聯(lián)的多路柵信號(hào)分別與低端開(kāi)關(guān)管中并聯(lián)的多個(gè)MOS晶體管的柵極相連，以降低高端開(kāi)關(guān)管和低端開(kāi)關(guān)管開(kāi)啟/關(guān)斷的時(shí)間，從而不僅可以降低死區(qū)時(shí)間，而且可以有效防止高端開(kāi)關(guān)管和低端開(kāi)關(guān)管在切換階段出現(xiàn)部分直通現(xiàn)象，提高電路的性能和效率。
【【專(zhuān)利附圖】

【附圖說(shuō)明】】
[0014]為了更清楚地說(shuō)明本實(shí)用新型實(shí)施例的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其它的附圖。其中:
[0015]圖1為分別控制D類(lèi)功率放大器的輸出級(jí)電路中的高端開(kāi)關(guān)管和低端開(kāi)關(guān)管ON/OFF的兩路控制信號(hào)的時(shí)序圖；
[0016]圖2為本實(shí)用新型在一個(gè)實(shí)施例中的D類(lèi)功率放大器的輸出級(jí)電路的電路示意圖。
【【具體實(shí)施方式】】
[0017]為使本實(shí)用新型的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的說(shuō)明。
[0018]此處所稱(chēng)的“一個(gè)實(shí)施例”或“實(shí)施例”是指可包含于本實(shí)用新型至少一個(gè)實(shí)現(xiàn)方式中的特定特征、結(jié)構(gòu)或特性。在本說(shuō)明書(shū)中不同地方出現(xiàn)的“在一個(gè)實(shí)施例中”并非均指同一個(gè)實(shí)施例，也不是單獨(dú)的或選擇性的與其他實(shí)施例互相排斥的實(shí)施例。除非特別說(shuō)明，本文中的連接、相連、相接的表示電性連接的詞均表示直接或間接電性相連。
[0019]D類(lèi)功率放大器的死區(qū)時(shí)間的控制一直是D類(lèi)功率放大技術(shù)的一個(gè)難題，現(xiàn)有技術(shù)的主要設(shè)計(jì)思路是在高端開(kāi)關(guān)管和低端開(kāi)關(guān)管的外圍設(shè)置相應(yīng)的電路，以調(diào)節(jié)與優(yōu)化死區(qū)時(shí)間，減小死區(qū)時(shí)間帶來(lái)的負(fù)面效果，往往忽略了現(xiàn)有高端開(kāi)關(guān)管和低端開(kāi)關(guān)管的電路布圖對(duì)死區(qū)時(shí)間的控制帶來(lái)的影響，因此，本實(shí)用新型通過(guò)優(yōu)化高端開(kāi)關(guān)管和低端開(kāi)關(guān)管的電路布圖設(shè)計(jì)，來(lái)降低死區(qū)時(shí)間，提高電路的性能和效率。
[0020]請(qǐng)參考圖2所示，其為本實(shí)用新型在一個(gè)實(shí)施例中的D類(lèi)功率放大器的輸出級(jí)電路的電路示意圖。所述D類(lèi)功率放大器的輸出級(jí)電路包括驅(qū)動(dòng)電路210、第一信號(hào)線組220、第二信號(hào)線組230、第一功率開(kāi)關(guān)240和第二功率開(kāi)關(guān)250。
[0021 ] 第一功率開(kāi)關(guān)240和第二功率開(kāi)關(guān)250依次串聯(lián)于電源端VCC和接地端GND之間，第一功率開(kāi)關(guān)240和第二功率開(kāi)關(guān)250之間的連接節(jié)點(diǎn)與所述輸出級(jí)電路的輸出端OUT相連，該輸出端OUT與揚(yáng)聲器(未圖示)相連。通常，第一功率開(kāi)關(guān)240和第二功率開(kāi)關(guān)250也可以被分別稱(chēng)為高端開(kāi)關(guān)管和低端開(kāi)關(guān)管。
[0022]所述驅(qū)動(dòng)電路210包括第一輸入端in1、第二輸入端in2、第一輸出端outl和第二輸出端out2,其中,第一輸入端ini用于接收第一控制信號(hào)HSIN,第二輸入端in2用于接收第二控制信號(hào)LSIN,第一輸出端outl通過(guò)第一信號(hào)線組220與第一功率開(kāi)關(guān)240的控制端相連，第二輸出端0ut2通過(guò)第二信號(hào)線組230與第二功率開(kāi)關(guān)250的控制端相連。所述驅(qū)動(dòng)電路210基于第一控制信號(hào)HSIN和第二控制信號(hào)LSIN驅(qū)動(dòng)第一功率開(kāi)關(guān)240和第二功率開(kāi)關(guān)250交替導(dǎo)通，以將電源電壓VCC轉(zhuǎn)換為輸出電壓OUT輸出給連接的揚(yáng)聲器。其中，所述第一控制信號(hào)HSIN和第二控制信號(hào)LSIN之間設(shè)置有死區(qū)時(shí)間(如圖1所示)，該死區(qū)時(shí)間為控制第一功率開(kāi)關(guān)240和第二功率開(kāi)關(guān)250同時(shí)為關(guān)斷的時(shí)間，設(shè)置死區(qū)時(shí)間是為了產(chǎn)生一個(gè)導(dǎo)通延遲，以防止第一功率開(kāi)關(guān)240和第二功率開(kāi)關(guān)250在切換階段同時(shí)導(dǎo)通，產(chǎn)生直通電流損毀電路。
[0023]所述驅(qū)動(dòng)電路210是對(duì)控制信號(hào)進(jìn)行放大的中間電路，其可以采用現(xiàn)有技術(shù)中的任意一種驅(qū)動(dòng)電路技術(shù)。在圖2所示的實(shí)施例中，所述驅(qū)動(dòng)電路210包括第一驅(qū)動(dòng)單元212和第二驅(qū)動(dòng)單元214。所述第一驅(qū)動(dòng)單元212用于放大所述第一控制信號(hào)HSIN并將放大后的第一控制信號(hào)HSIN通過(guò)所述第一輸出端outl輸出；所述第二驅(qū)動(dòng)單元214用于放大所述第二控制信號(hào)LSIN將放大后的第二控制信號(hào)LSIN通過(guò)所述第二輸出端0ut2輸出。所述第一驅(qū)動(dòng)單兀 212 包括依次串聯(lián)的第一 NMOS (N-channel Metal Oxide Semiconductor)晶體管 MNl 和第一 PMOS (P-channel Metal Oxide Semiconductor)晶體管 MPl,第一 NMOS 晶體管MNl和第一 PMOS晶體管MPl的柵極都與所述驅(qū)動(dòng)電路210的第一輸入端ini相連，第一 NMOS晶體管麗I和第一 PMOS晶體管MPl之間的連接節(jié)點(diǎn)與所述驅(qū)動(dòng)電路210的第一輸出端outl相連。所述第二驅(qū)動(dòng)單元214包括依次串聯(lián)的第二 NMOS晶體管麗2和第二 PMOS晶體管MP2，第二 NMOS晶體管麗2和第二 PMOS晶體管MP2的柵極都與所述驅(qū)動(dòng)電路210的第二輸入端in2相連，第二 NMOS晶體管麗2和第二 PMOS晶體管MP2之間的連接節(jié)點(diǎn)與所述驅(qū)動(dòng)電路210的第二輸出端out2相連。
[0024]請(qǐng)繼續(xù)參考圖2所示,所述第一功率開(kāi)關(guān)240包括η個(gè)NMOS晶體管,分別為NMOS晶體管Q1、Q2、……、Qn，其中，每個(gè)NMOS晶體管的第一連接端和第二連接端分別與電源端VCC和輸出級(jí)電路的輸出端OUT相連，即第一功率開(kāi)關(guān)240中的η個(gè)NMOS晶體管相互并聯(lián)，該η個(gè)NMOS晶體管的柵極構(gòu)成所述第一功率開(kāi)關(guān)240的控制端。所述第一信號(hào)線組220包括N路柵信號(hào)線(分別為柵信號(hào)線L1、L2、……、Ln)，每路柵信號(hào)線的一端直接與所述驅(qū)動(dòng)電路210的第一輸出端outl相連,另一端與該路柵信號(hào)線唯一對(duì)應(yīng)的NMOS晶體管的柵極相連，具體的，由柵信號(hào)線LI連接所述第一輸出端outl和NMOS晶體管Ql的柵極；由柵信號(hào)線L2連接所述第一輸出端outl和NMOS晶體管Q2的柵極；……；由柵信號(hào)線Ln連接所述第一輸出端outl和NMOS晶體管Qn的柵極。也就是說(shuō)，所述第一信號(hào)線組220中的N路柵信號(hào)線相互并聯(lián)，所述第一功率開(kāi)關(guān)240中的η個(gè)NMOS晶體管的柵極相互并聯(lián)，這樣，所述第一信號(hào)線組220中的N路柵信號(hào)線長(zhǎng)度就可以基本相等，從而使驅(qū)動(dòng)電路210基于第一控制信號(hào)HSIN控制第一功率開(kāi)關(guān)240中的η個(gè)NMOS晶體管同時(shí)導(dǎo)通或者關(guān)斷，進(jìn)而降低第一功率開(kāi)關(guān)240的導(dǎo)通或者關(guān)斷的時(shí)間。在一個(gè)優(yōu)選的實(shí)施例中，可以設(shè)計(jì)所述第一信號(hào)線組220中的N路柵信號(hào)線長(zhǎng)度相等。
[0025]同理，圖2中的所述第二功率開(kāi)關(guān)250包括η個(gè)NMOS晶體管，分別為NMOS晶體管Q1’、Q2’、……、Qn’，其中，每個(gè)NMOS晶體管的第一連接端和第二連接端分別與輸出級(jí)電路的輸出端OUT和接地端GND相連，即第二功率開(kāi)關(guān)240中的η個(gè)NMOS晶體管相互并聯(lián)，該η個(gè)NMOS晶體管的柵極構(gòu)成所述第二功率開(kāi)關(guān)250的控制端。所述第二信號(hào)線組230包括N路柵信號(hào)線(分別為柵信號(hào)線LI’、L2’、……、Ln’)，每路柵信號(hào)線的一端與所述驅(qū)動(dòng)電路210的第二輸出端out2相連，另一端與該路柵信號(hào)線唯一對(duì)應(yīng)的NMOS晶體管的柵極相連，具體的，由柵信號(hào)線LI’連接所述第二輸出端out2和NMOS晶體管Q1’的柵極；由柵信號(hào)線L2’連接所述第二輸出端out2和NMOS晶體管Q2’的柵極；……；由柵信號(hào)線Ln’連接所述第二輸出端out2和匪OS晶體管Qn’的柵極。也就是說(shuō)，所述第二信號(hào)線組230中的N路柵信號(hào)線相互并聯(lián)，所述第二功率開(kāi)關(guān)250中的η個(gè)NMOS晶體管的柵極相互并聯(lián)，這樣，所述第二信號(hào)線組230中的N路柵信號(hào)線長(zhǎng)度就可以基本相等，從而使驅(qū)動(dòng)電路210基于第二控制信號(hào)LSIN控制第二功率開(kāi)關(guān)250中的η個(gè)NMOS晶體管同時(shí)導(dǎo)通或者關(guān)斷，進(jìn)而降低第二功率開(kāi)關(guān)250的導(dǎo)通或者關(guān)斷的時(shí)間。在一個(gè)優(yōu)選的實(shí)施例中，可以設(shè)計(jì)所述第二信號(hào)線組230中的N路柵信號(hào)線長(zhǎng)度相等。
[0026]相反的，若所述第一信號(hào)線組220或第二信號(hào)線組230中的N路柵信號(hào)不設(shè)置為相互并聯(lián)的形式，那么將導(dǎo)致所述第一功率開(kāi)關(guān)240或所述第二功率開(kāi)關(guān)250中各個(gè)NMOS晶體管的導(dǎo)通或關(guān)斷的時(shí)間相對(duì)延遲，即有的NMOS晶體管導(dǎo)通或關(guān)斷的早，有的NMOS晶體管導(dǎo)通或關(guān)斷的晚，從而整個(gè)功率開(kāi)關(guān)的導(dǎo)通或關(guān)斷的時(shí)間變長(zhǎng)，這樣就不得不為第一控制信號(hào)HSIN和第二控制信號(hào)LSIN設(shè)置更長(zhǎng)的死區(qū)時(shí)間，以避免所述第一功率開(kāi)關(guān)240或所述第二功率開(kāi)關(guān)250在切換階段的出現(xiàn)部分直通現(xiàn)象。
[0027]需要特別說(shuō)明的是，在圖2所示的實(shí)施例中，NMOS晶體管的第一連接端為漏極，第二連接端為源極。
[0028]在另一個(gè)實(shí)施例中，所述第二功率開(kāi)關(guān)250中的η個(gè)NMOS晶體管可以替換為η個(gè)PMOS晶體管，PMOS晶體管的第一連接端為源極，第二連接端為漏極。具體的，所述第二功率開(kāi)關(guān)250包括η個(gè)PMOS晶體管，其中，每個(gè)PMOS晶體管的第一連接端和第二連接端分別與輸出級(jí)電路的輸出端OUT和接地端GND相連，即第二功率開(kāi)關(guān)240中的η個(gè)PMOS晶體管相互并聯(lián)，該P(yáng)個(gè)NMOS晶體管的柵極構(gòu)成所述第二功率開(kāi)關(guān)250的控制端。對(duì)應(yīng)的，需要對(duì)第二控制信號(hào)LSIN進(jìn)行相應(yīng)調(diào)整。
[0029]此外，所述第一功率開(kāi)關(guān)240中MOS晶體管的個(gè)數(shù)和第二功率開(kāi)關(guān)250中MOS晶體管的個(gè)數(shù)可以相同也可不同。
[0030]綜上可知，本實(shí)用新型的D類(lèi)功率放大器的輸出級(jí)電路中通過(guò)一組并聯(lián)的多路柵極信號(hào)線將所述驅(qū)動(dòng)電路210的第一輸出端outl與第一功率開(kāi)關(guān)240中并聯(lián)的多個(gè)MOS晶體管的柵極相連，以使第一功率開(kāi)關(guān)240中的多個(gè)MOS晶體管可以同時(shí)導(dǎo)通或同時(shí)關(guān)斷；輸出級(jí)電路通過(guò)另一組并聯(lián)的多路柵極信號(hào)線將所述驅(qū)動(dòng)電路210的第二輸出端out2與第二功率開(kāi)關(guān)250中并聯(lián)的多個(gè)MOS晶體管的柵極相連，以使第二功率開(kāi)關(guān)250中的多個(gè)MOS晶體管可以同時(shí)導(dǎo)通或同時(shí)關(guān)斷，從而有效防止第一功率開(kāi)關(guān)和第二功率開(kāi)關(guān)在切換過(guò)程中出現(xiàn)部分MOS晶體管直通現(xiàn)象；并且由于本實(shí)用新型中的第一功率開(kāi)關(guān)240和第二功率開(kāi)關(guān)250的導(dǎo)通或關(guān)斷時(shí)間大大減低，大約只有現(xiàn)有技術(shù)中的1/n，從而減小了死區(qū)時(shí)間，使死區(qū)時(shí)間更加具有可控性，同時(shí)還減少了輸出端OUT輸出方波的上升速率和下降速率，從而提高輸出電路的效率和性能。
[0031]需要指出的是，熟悉該領(lǐng)域的技術(shù)人員對(duì)本實(shí)用新型的【具體實(shí)施方式】所做的任何改動(dòng)均不脫離本實(shí)用新型的權(quán)利要求書(shū)的范圍。相應(yīng)地，本實(shí)用新型的權(quán)利要求的范圍也并不僅僅局限于前述【具體實(shí)施方式】。
【權(quán)利要求】
1.一種D類(lèi)功率放大器的輸出級(jí)電路，其包括第一功率開(kāi)關(guān)和第二功率開(kāi)關(guān)，所述第一功率開(kāi)關(guān)和第二功率開(kāi)關(guān)依次串聯(lián)于電源端和接地端之間，第一功率開(kāi)關(guān)和第二功率開(kāi)關(guān)之間的連接節(jié)點(diǎn)與所述輸出級(jí)電路的輸出端相連，其特征在于，其還包括驅(qū)動(dòng)電路、第一信號(hào)線組和第二信號(hào)線組， 所述驅(qū)動(dòng)電路包括第一輸入端、第二輸入端、第一輸出端和第二輸出端，第一輸入端用于接收第一控制信號(hào)，第二輸入端用于接收第二控制信號(hào)， 所述第一功率開(kāi)關(guān)包括多個(gè)MOS晶體管，每個(gè)MOS晶體管的第一連接端和第二連接端分別與電源端和輸出級(jí)電路的輸出端相連；所述第一信號(hào)線組包括多路柵信號(hào)線，每路柵信號(hào)線與所述第一功率開(kāi)關(guān)中的一個(gè)MOS晶體管唯一對(duì)應(yīng)，所述第一信號(hào)線組中的每路柵信號(hào)線的一端與所述第一輸出端相連，另一端與該路柵信號(hào)線唯一對(duì)應(yīng)的MOS晶體管的柵極相連， 所述第二功率開(kāi)關(guān)包括多個(gè)MOS晶體管，每個(gè)MOS晶體管的第一連接端和第二連接端分別與輸出級(jí)電路的輸出端和接地端相連；所述第二信號(hào)線組包括多路柵信號(hào)線，每路柵信號(hào)線與所述第二功率開(kāi)關(guān)中的一個(gè)MOS晶體管唯一對(duì)應(yīng)，所述第二信號(hào)線組中的每路柵信號(hào)線的一端與所述第一輸出端相連，另一端與該路柵信號(hào)線對(duì)應(yīng)的MOS晶體管的柵極相連。
2.根據(jù)權(quán)利要求1所述的D類(lèi)功率放大器的輸出級(jí)電路，其特征在于， 第一功率開(kāi)關(guān)和第二功率開(kāi)關(guān)中的MOS晶體管均為NMOS晶體管，所述NMOS晶體管的第一連接端為漏極，其第二連接端為源極。
3.根據(jù)權(quán)利要求1所述的D類(lèi)功率放大器的輸出級(jí)電路，其特征在于， 所述第一功率開(kāi)關(guān)中的MOS晶體管為NMOS晶體管,該NMOS晶體管的第一連接端為漏極，其第二連接端為源極；所述第二功率開(kāi)關(guān)中的MOS晶體管為PMOS晶體管，該P(yáng)MOS晶體管的第一連接端為漏極，其第二連接端為源極。
4.根據(jù)權(quán)利要求2或者3所述的D類(lèi)功率放大器的輸出級(jí)電路，其特征在于，所述第一信號(hào)線組中的多路柵信號(hào)線長(zhǎng)度相等；所述第二信號(hào)線組中的多路柵信號(hào)線長(zhǎng)度相等。
5.根據(jù)權(quán)利要求2或者3所述的D類(lèi)功率放大器的輸出級(jí)電路，其特征在于，所述驅(qū)動(dòng)電路包括第一驅(qū)動(dòng)單元和第二驅(qū)動(dòng)單元， 所述第一驅(qū)動(dòng)單元用于放大所述第一控制信號(hào)并將放大后的第一控制信號(hào)通過(guò)所述第一輸出端輸出；所述第二驅(qū)動(dòng)單元用于放大所述第二控制信號(hào)將放大后的第二控制信號(hào)通過(guò)所述第二輸出端輸出。
6.根據(jù)權(quán)利要求5所述的D類(lèi)功率放大器的輸出級(jí)電路，其特征在于， 所述第一驅(qū)動(dòng)單元包括依次串聯(lián)的第一 NMOS晶體管和第一 PMOS晶體管，第一 NMOS晶體管和第一 PMOS晶體管的柵極都與所述第一輸入端相連,第一 NMOS晶體管和第一 PMOS晶體管之間的連接節(jié)點(diǎn)與所述第一輸出端相連； 所述第二驅(qū)動(dòng)單元包括依次串聯(lián)的第二 NMOS晶體管和第二 PMOS晶體管，第二 NMOS晶體管和第二 PMOS晶體管的柵極都與所述第二輸入端相連，第二 NMOS晶體管和第二 PMOS晶體管之間的連接節(jié)點(diǎn)與所述第一輸出端相連。
7.根據(jù)權(quán)利要求1所述的D類(lèi)功率放大器的輸出級(jí)電路，其特征在于， 所述第一控制信號(hào)和第二控制信號(hào)之間設(shè)置有死區(qū)時(shí)間，該死區(qū)時(shí)間為控制第一功率開(kāi)關(guān)和第二功率開(kāi)關(guān)同時(shí)為關(guān)斷的時(shí)間。
【文檔編號(hào)】H03F3/217GK203933551SQ201420359608
【公開(kāi)日】2014年11月5日 申請(qǐng)日期:2014年7月1日 優(yōu)先權(quán)日:2014年7月1日
【發(fā)明者】韋林軍, 徐冬艷, 程學(xué)農(nóng), 呂永康, 孔美萍, 張殿軍 申請(qǐng)人:無(wú)錫華潤(rùn)矽科微電子有限公司