能夠抵抗單粒子效應(yīng)和雙節(jié)點(diǎn)翻轉(zhuǎn)的時(shí)域加固觸發(fā)器的制造方法
【專(zhuān)利摘要】本發(fā)明涉及抗輻射集成電路設(shè)計(jì)領(lǐng)域，為提供可以應(yīng)用于輻射環(huán)境下的觸發(fā)器，為此，本發(fā)明采取的技術(shù)方案是，能夠抵抗單粒子效應(yīng)和雙節(jié)點(diǎn)翻轉(zhuǎn)的時(shí)域加固觸發(fā)器，包括5個(gè)傳輸門(mén)TG1’～TG5’、5個(gè)反相器INV1’～I(xiàn)NV5’、3個(gè)二輸入保護(hù)門(mén)DIG1’～DIG3’和一個(gè)延遲單元結(jié)構(gòu)τ，輸入D’分別經(jīng)由TG1’和INV1’后的節(jié)點(diǎn)為A’，A’節(jié)點(diǎn)后分為兩個(gè)支路，各自接反相器INV2’和INV3’，其中接INV3’的支路還需要加延遲單元τ，這兩個(gè)支路各自經(jīng)由傳輸門(mén)TG2’和TG3’后的節(jié)點(diǎn)是B1’和B2’。本發(fā)明主要應(yīng)用于抗輻射集成電路設(shè)計(jì)。
【專(zhuān)利說(shuō)明】能夠抵抗單粒子效應(yīng)和雙節(jié)點(diǎn)翻轉(zhuǎn)的時(shí)域加固觸發(fā)器

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及抗輻射集成電路設(shè)計(jì)領(lǐng)域，尤其設(shè)計(jì)使用保護(hù)門(mén)和延時(shí)單元的組 合對(duì)時(shí)序電路進(jìn)行加固，具有抗單粒子效應(yīng)（Single-eventUpset,SEU)和雙節(jié)點(diǎn)翻 轉(zhuǎn)（Double-nodeUpsets,DNU)的能力，還可以抵抗輸入端口和時(shí)鐘線的瞬時(shí)錯(cuò)誤脈沖 (SingleEventTransient,SET)〇 技術(shù)背景
[0002] 應(yīng)用于太空領(lǐng)域中的集成電路會(huì)遭受粒子轟擊引起軟錯(cuò)誤，常見(jiàn)的太空中的輻射 機(jī)理有a粒子、高能中子、高能宇宙射線、低能宇宙中子的轟擊，這些粒子打向硅表面引起 晶體管內(nèi)部產(chǎn)生多余電荷而錯(cuò)誤的開(kāi)啟或關(guān)斷。單粒子效應(yīng)是集成電路在空間環(huán)境中面臨 的主要輻射效應(yīng)。它會(huì)在芯片中產(chǎn)生電離電荷，引起模擬/數(shù)字電路功能紊亂。
[0003] 時(shí)鐘沿觸發(fā)的D觸發(fā)器是構(gòu)成時(shí)序邏輯電路記憶功能的常用單元，采用內(nèi)部反饋 機(jī)制來(lái)實(shí)現(xiàn)邏輯值的存儲(chǔ)，對(duì)于觸發(fā)器的加固尤為重要。常用的設(shè)計(jì)加固方法（Radiation Hardened-byDesign,RHBD)有模組冗余和使用保護(hù)門(mén)。模組冗余會(huì)大大增加電路面積和功 耗，保護(hù)門(mén)電路則不會(huì)。常用的主從邊沿觸發(fā)器的主從結(jié)構(gòu)保持一致，但是在設(shè)計(jì)加固的觸 發(fā)器結(jié)構(gòu)中其主從結(jié)構(gòu)經(jīng)常不一致。


【發(fā)明內(nèi)容】

[0004] 為克服現(xiàn)有技術(shù)的不足，本發(fā)明旨在提供可以應(yīng)用于輻射環(huán)境下的觸發(fā)器，為此， 本發(fā)明采取的技術(shù)方案是，能夠抵抗單粒子效應(yīng)和雙節(jié)點(diǎn)翻轉(zhuǎn)的時(shí)域加固觸發(fā)器，包括5 個(gè)傳輸門(mén)TG1'?TG5'、5個(gè)反相器INV1'?INV5'、3個(gè)二輸入保護(hù)門(mén)DIG1'?DIG3'和一 個(gè)延遲單元結(jié)構(gòu)t，輸入D'分別經(jīng)由TG1'和INV1'后的節(jié)點(diǎn)為A'，A'節(jié)點(diǎn)后分為兩個(gè)支 路，各自接反相器INV2'和INV3'，其中接INV3'的支路還需要加延遲單元t，這兩個(gè)支路各 自經(jīng)由傳輸門(mén)了62'和了63'后的節(jié)點(diǎn)是81'和82'出1'、82'均作為0161'和0162'的輸入 信號(hào)，DIG1'的輸出節(jié)點(diǎn)是C1'，DIG2'的輸出節(jié)點(diǎn)是C2'，C1'經(jīng)由INV4'和TG4'連至B1' 節(jié)點(diǎn)，C2'經(jīng)由INV5'和TG5'后連接至B2'節(jié)點(diǎn)，Cl'、C2'作為DIG3'的兩個(gè)輸入，DIG3' 的輸出Q'即為觸發(fā)器的輸出端。
[0005] 二輸入保護(hù)門(mén)和延時(shí)單元T的組合結(jié)構(gòu)具體為，二輸入保護(hù)門(mén)DIG兩個(gè)輸入之間 設(shè)置有一個(gè)延時(shí)單元結(jié)構(gòu)。
[0006] 其中的延時(shí)單元結(jié)構(gòu)為兩個(gè)反相器中間連一個(gè)PM0S和一個(gè)NM0S，晶體管Pl、N1 和P3、N3分別構(gòu)成兩組反相器，其中P1、P3的源級(jí)接VDD，N1、N3的源級(jí)接GND，P1、N1的漏 端相連記做節(jié)點(diǎn)A，A再連接P2、N2、P3、N3的柵端，P2的源漏級(jí)均接VDD，N2的源漏級(jí)均接 GND，Pl、N1的柵端相連作為延遲單元的輸入端In，P3、N3的漏端相連作為延遲單元的輸出 端Out;晶體管P2、N2需要大的面積，作為大電容充放電來(lái)延遲時(shí)間，通過(guò)調(diào)整P2、N2的寬 *長(zhǎng)調(diào)節(jié)延遲時(shí)間t的大小。
[0007] 能夠抵抗單粒子效應(yīng)和雙節(jié)點(diǎn)翻轉(zhuǎn)的時(shí)域加固觸發(fā)器，包括：7個(gè)傳輸門(mén)TG1?7、 7個(gè)反相器INV1?7、3個(gè)二輸入保護(hù)門(mén)DIG1?3、一個(gè)三輸入保護(hù)門(mén)TIG、和兩個(gè)延遲單 元，輸入D經(jīng)由TG1和INV1后的節(jié)點(diǎn)為A，A節(jié)點(diǎn)后分為三個(gè)支路，各自接0、t、2t的延 遲單元后再分別接反相器INV2、INV3和INV4,INV2經(jīng)過(guò)傳輸門(mén)TG2后的節(jié)點(diǎn)是Bl，INV3 經(jīng)過(guò)傳輸門(mén)TG3后的節(jié)點(diǎn)是B2,INV4經(jīng)過(guò)傳輸門(mén)TG4后的節(jié)點(diǎn)是B3 ;B1、B2作為DIG1的 兩個(gè)輸入信號(hào)，DIG1的輸出節(jié)點(diǎn)是Cl，C1經(jīng)由INV5和TG5反饋連至B1節(jié)點(diǎn)；B2、B3作為 DIG2的兩個(gè)輸入信號(hào)，DIG2的輸出節(jié)點(diǎn)是C2,C2經(jīng)由INV6和TG6反饋連至B2節(jié)點(diǎn)；B1、 B3作為DIG3的兩個(gè)輸入信號(hào)，DIG3的輸出節(jié)點(diǎn)是C3,C3經(jīng)由INV7和TG7反饋連至B3節(jié) 點(diǎn)；Cl、C2、C3作為T(mén)IG的三個(gè)輸入，TIG的輸出Q即為觸發(fā)器的輸出端。
[0008] 三輸入保護(hù)門(mén)TIG晶體管級(jí)結(jié)構(gòu)為：使用三個(gè)PMOS管PM1、PM2、PM3串聯(lián)，三個(gè) NMOS管NM1、NM2、NM3串聯(lián)；PM1的源級(jí)接VDD，PM3的漏極接NM3的漏極，NM1的源級(jí)接GND， PM1和匪1的柵極作為一個(gè)輸入A，PM2和匪2的柵極作為另一個(gè)輸入B，PM3和匪3的柵極 作為另一個(gè)輸入C，PM3和匪3的漏極作為輸出0,TIG在三個(gè)輸入不相同的時(shí)輸出為高阻 態(tài)。在三個(gè)輸入信號(hào)相同時(shí)，該單元的功能與反相器的功能一致。
[0009] 與已有技術(shù)相比，本發(fā)明的技術(shù)特點(diǎn)與效果：
[0010] 這兩種觸發(fā)器結(jié)構(gòu)是通過(guò)結(jié)構(gòu)設(shè)計(jì)的手段對(duì)電路進(jìn)行加固的，第一類(lèi)觸發(fā)器可以 穩(wěn)定的抵抗SEU，第二類(lèi)觸發(fā)器能夠穩(wěn)定的抵抗DNU。
[0011] 使用三輸入保護(hù)門(mén)的第二類(lèi)結(jié)構(gòu)還可以抵抗輸入端口和時(shí)鐘線上的SET。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0012] 圖1可以抵抗單粒子效應(yīng)的觸發(fā)器的電路結(jié)構(gòu)；
[0013] 圖2DIG和延遲單元的組合結(jié)構(gòu)；
[0014] 圖3延時(shí)單元的晶體管結(jié)構(gòu)；
[0015] 圖4可以抵抗雙節(jié)點(diǎn)翻轉(zhuǎn)的時(shí)域加固觸發(fā)器的電路結(jié)構(gòu)；
[0016] 圖5 (a)TIG的晶體管級(jí)結(jié)構(gòu)，（b)TIG的邏輯符號(hào)，（c)TIG的時(shí)序圖。

【具體實(shí)施方式】
[0017] 本發(fā)明的目的是提供可以應(yīng)用于輻射環(huán)境下的觸發(fā)器，應(yīng)用保護(hù)門(mén)設(shè)計(jì)了兩種觸 發(fā)器。第一類(lèi)觸發(fā)器使用二輸入保護(hù)門(mén)，可以抵抗SEU;第二類(lèi)觸發(fā)器使用三輸入保護(hù)門(mén)， 可以抵抗DNU，還可以抵抗輸入端口和時(shí)鐘線上的SET。
[0018] 本發(fā)明采用的技術(shù)方案是：
[0019] 可以抵抗SEU的第一類(lèi)觸發(fā)器的結(jié)構(gòu)（如圖1所示）使用5個(gè)傳輸門(mén)TG1'?TG5 '、 5個(gè)反相器INV1'?INV5'、3個(gè)二輸入保護(hù)門(mén)DIG1'?DIG3'和一個(gè)延遲單元結(jié)構(gòu)T。輸 入D'經(jīng)由TG1'和INV1'后的節(jié)點(diǎn)為A'，A'節(jié)點(diǎn)后分為兩個(gè)支路，各自接反相器INV2'和 INV3'，其中接INV3'的支路還需要加延遲單元t，這兩個(gè)支路各自經(jīng)由傳輸門(mén)TG2'和TG3' 后的節(jié)點(diǎn)是B1'和B2'。Bl'、B2'均作為DIG1'和DIG2'的輸入信號(hào)，DIG1'的輸出節(jié)點(diǎn) 是C1'，DIG2'的輸出節(jié)點(diǎn)是C2'，C1'經(jīng)由INV4'和TG4'連至B1'節(jié)點(diǎn)，C2'經(jīng)由INV5'和 TG5'后連接至B2'節(jié)點(diǎn)，Cl'、C2'作為DIG3'的兩個(gè)輸入，DIG3'的輸出Q'即為觸發(fā)器的 輸出端。
[0020] 圖2是DIG和延時(shí)單元t的組合結(jié)構(gòu)，這是一種時(shí)域加固的保護(hù)門(mén)結(jié)構(gòu)。DIG在 兩個(gè)輸入不相同時(shí)輸出為高阻態(tài)，維持原來(lái)的電平。在兩個(gè)輸入信號(hào)相同時(shí)，該單元的功能 與反相器的功能一致。延時(shí)單元具有時(shí)長(zhǎng)為t的延時(shí)，當(dāng)輸入信號(hào)發(fā)生SET，且SET脈沖寬 度小于t時(shí)，可以屏蔽掉SET，輸出不受影響。圖1結(jié)構(gòu)中D'經(jīng)過(guò)A'節(jié)點(diǎn)后分為兩個(gè)支 路，其中一個(gè)支路被延時(shí)t，也就是說(shuō)B1'和B2'信號(hào)相差t的延時(shí)，B1'和B2'是DIG1' 的兩個(gè)輸入，這樣DIG1'就是一個(gè)時(shí)域加固的保護(hù)門(mén)結(jié)構(gòu)，同時(shí)B1'和B2'是DIG2'的兩個(gè) 輸入，這樣DIG2'也是一個(gè)時(shí)域加固的保護(hù)門(mén)結(jié)構(gòu)。
[0021] 其中的延時(shí)單元結(jié)構(gòu)（如圖3所示為其晶體管級(jí)結(jié)構(gòu)）為兩個(gè)反相器中間連一個(gè) PMOS和一個(gè)NMOS。晶體管P1、N1和P3、N3分別構(gòu)成兩組反相器，其中P1、P3的源級(jí)接VDD， Nl、N3的源級(jí)接GND，Pl、N1的漏端相連記做節(jié)點(diǎn)A，A再連接P2、N2、P3、N3的柵端，P2的 源漏級(jí)均接VDD，N2的源漏級(jí)均接GND，Pl、N1的柵端相連作為延遲單元的輸入端In，P3、 N3的漏端相連作為延遲單元的輸出端Out。晶體管P2、N2需要大的面積，作為大電容充放 電來(lái)延遲時(shí)間，通過(guò)調(diào)整P2、N2的寬*長(zhǎng)可以調(diào)節(jié)延遲時(shí)間t的大小。
[0022] 在時(shí)鐘的低電平階段，傳輸門(mén)TG1'、TG4'、TG5'導(dǎo)通，主級(jí)處于透明階段，輸入D' 被傳送到主級(jí)的輸出端，從級(jí)處于維持階段。在時(shí)鐘的高電平階段，傳輸門(mén)TG2'、TG3'導(dǎo) 通，從級(jí)處于透明階段，從級(jí)輸入Bl'、B2'被傳送到觸發(fā)器輸出端Q'，主級(jí)處于維持階段。
[0023] 該結(jié)構(gòu)關(guān)鍵節(jié)點(diǎn)有5個(gè)，都有可能被粒子轟擊發(fā)生單粒子效應(yīng)。A'發(fā)生單粒子瞬 態(tài)（Singleeventtransient,SET)時(shí)，由于延時(shí)單元的存在，B1'、B2'節(jié)點(diǎn)不會(huì)同時(shí)受SET 的影響，保護(hù)門(mén)的兩個(gè)輸入不一致時(shí)進(jìn)入維持階段，輸出浮空保持不變，Cl'、C2'的狀態(tài)不 受影響，Q'也就不受影響。B1'或B2'中一個(gè)發(fā)生SEU時(shí)，DIG1'、DIG2'進(jìn)入維持階段，C1'、 C2'維持之前正確的電平，Q'不受影響。當(dāng)Cl'或C2'中一個(gè)發(fā)生SEU時(shí)，DIG3'進(jìn)入維持 階段，Q'浮空維持原來(lái)的電平值屏蔽錯(cuò)誤。
[0024] 可以抵抗DNU的第二類(lèi)觸發(fā)器的結(jié)構(gòu)（如圖4所示）使用7個(gè)傳輸門(mén)TG1?7、7 個(gè)反相器INV1?7、3個(gè)二輸入保護(hù)門(mén)DIG1?3、一個(gè)三輸入保護(hù)門(mén)TIG、和兩個(gè)延遲單元。 輸入D經(jīng)由TG1和INV1后的節(jié)點(diǎn)為A，A節(jié)點(diǎn)后分為三個(gè)支路，各自接0、t、2t的延遲單 元（延遲時(shí)間為t)后再分別接反相器INV2、INV3和INV4,INV2經(jīng)過(guò)傳輸門(mén)TG2后的節(jié) 點(diǎn)是Bl，INV3經(jīng)過(guò)傳輸門(mén)TG3后的節(jié)點(diǎn)是B2,INV4經(jīng)過(guò)傳輸門(mén)TG4后的節(jié)點(diǎn)是B3。B1、B2 作為DIG1的兩個(gè)輸入信號(hào)，DIG1的輸出節(jié)點(diǎn)是C1，C1經(jīng)由INV5和TG5反饋連至B1節(jié)點(diǎn)； B2、B3作為DIG2的兩個(gè)輸入信號(hào)，DIG2的輸出節(jié)點(diǎn)是C2，C2經(jīng)由INV6和TG6反饋連至B2 節(jié)點(diǎn)；Bl、B3作為DIG3的兩個(gè)輸入信號(hào)，DIG3的輸出節(jié)點(diǎn)是C3,C3經(jīng)由INV7和TG7反饋 連至B3節(jié)點(diǎn)。Cl、C2、C3作為T(mén)IG的三個(gè)輸入，TIG的輸出Q即為觸發(fā)器的輸出端。
[0025] 三輸入保護(hù)門(mén)TIG(如圖5(a)所示為其晶體管級(jí)結(jié)構(gòu)，（b)為其邏輯符號(hào)，（c)為 其時(shí)序圖）的結(jié)構(gòu)為：使用三個(gè)PM0S管PM1、PM2、PM3串聯(lián)，三個(gè)NM0S管匪1、匪2、匪3串 聯(lián)；PM1的源級(jí)接VDD，PM3的漏極接匪3的漏極，匪1的源級(jí)接GND，PM1和匪1的柵極作為 一個(gè)輸入A，PM2和匪2的柵極作為另一個(gè)輸入B，PM3和匪3的柵極作為另一個(gè)輸入C，PM3 和匪3的漏極作為輸出0。TIG在三個(gè)輸入不相同的時(shí)輸出為高阻態(tài)。在三個(gè)輸入信號(hào)相 同時(shí)，該單元的功能與反相器的功能一致。
[0026] 在時(shí)鐘的低電平階段，傳輸門(mén)TG1、TG5、TG6、TG7導(dǎo)通，主級(jí)處于透明階段，從級(jí)處 于維持階段。在時(shí)鐘的高電平階段，傳輸門(mén)TG2、TG3、TG4導(dǎo)通，從級(jí)處于透明階段，從級(jí)輸 入Bl、B2、B3被傳送到觸發(fā)器輸出端Q，主級(jí)處于維持階段。
[0027] 該結(jié)構(gòu)關(guān)鍵節(jié)點(diǎn)有7個(gè)，都有可能被粒子轟擊發(fā)生單粒子效應(yīng)。分析雙節(jié)點(diǎn)翻轉(zhuǎn) 時(shí)，不考慮A節(jié)點(diǎn)，將其他內(nèi)部節(jié)點(diǎn)分為兩組，分別為{B1、B2、B3}和{C1、C2、C3}。當(dāng)發(fā)生 錯(cuò)誤翻轉(zhuǎn)的兩個(gè)節(jié)點(diǎn)都出現(xiàn)在B組別時(shí)，只有一個(gè)二輸入保護(hù)門(mén)的輸出會(huì)錯(cuò)誤翻轉(zhuǎn)，TIG進(jìn) 入維持階段，輸出不變。例如Bl、B2發(fā)生錯(cuò)誤，由這兩個(gè)節(jié)點(diǎn)驅(qū)動(dòng)的保護(hù)門(mén)輸出C1翻轉(zhuǎn)， C2、C3維持正確電平，TIG輸出浮空，Q不變，屏蔽錯(cuò)誤。當(dāng)發(fā)生錯(cuò)誤翻轉(zhuǎn)的兩個(gè)節(jié)點(diǎn)都出現(xiàn) 在C組別時(shí)，TIG進(jìn)入維持階段，輸出浮空，Q保持不變。當(dāng)B和C組別各自有一個(gè)節(jié)點(diǎn)發(fā) 生錯(cuò)誤翻轉(zhuǎn)時(shí)，考慮最壞情況是，發(fā)生錯(cuò)誤的C節(jié)點(diǎn)通過(guò)INV驅(qū)動(dòng)B節(jié)點(diǎn)出錯(cuò)，兩個(gè)錯(cuò)誤的 B節(jié)點(diǎn)導(dǎo)致其驅(qū)動(dòng)的DIG錯(cuò)誤輸出，即兩個(gè)C組別的節(jié)點(diǎn)錯(cuò)誤，也可以被TIG屏蔽。例如， Bl、C2發(fā)生錯(cuò)誤，則B2由于C2的驅(qū)動(dòng)而出錯(cuò)，Bl、B2共同驅(qū)動(dòng)的DIG1，所以C1錯(cuò)誤，但是 C3保持正確，所以Q不變。
[0028] 如果D或者時(shí)鐘線發(fā)生SET(脈沖寬度小于t)，由于延時(shí)單元的存在，錯(cuò)誤不會(huì)同 時(shí)傳播到B組別，保護(hù)門(mén)會(huì)將SET屏蔽。
[0029]
[0030]表1

【權(quán)利要求】
1. 一種能夠抵抗單粒子效應(yīng)和雙節(jié)點(diǎn)翻轉(zhuǎn)的時(shí)域加固觸發(fā)器，其特征是，包括5個(gè)傳 輸門(mén)TG1'?TG5'、5個(gè)反相器INV1'?INV5'、3個(gè)二輸入保護(hù)門(mén)DIG1'?DIG3'和一個(gè)延 遲單元結(jié)構(gòu)τ，輸入D'分別經(jīng)由TG1'和INV1'后的節(jié)點(diǎn)為A'，A'節(jié)點(diǎn)后分為兩個(gè)支路， 各自接反相器INV2'和INV3'，其中接INV3'的支路還需要加延遲單元τ，這兩個(gè)支路各自 經(jīng)由傳輸門(mén)TG2'和TG3'后的節(jié)點(diǎn)是Β1'和Β2';Β1'、Β2'均作為DIG1'和DIG2'的輸入信 號(hào)，DIG1'的輸出節(jié)點(diǎn)是C1'，DIG2'的輸出節(jié)點(diǎn)是C2'，C1'經(jīng)由INV4'和TG4'連至Β1'節(jié) 點(diǎn)，C2'經(jīng)由INV5'和TG5'后連接至B2'節(jié)點(diǎn)，Cl'、C2'作為DIG3'的兩個(gè)輸入，DIG3'的 輸出Q'即為觸發(fā)器的輸出端。
2. 如權(quán)利要求1所述的能夠抵抗單粒子效應(yīng)和雙節(jié)點(diǎn)翻轉(zhuǎn)的時(shí)域加固觸發(fā)器，其特征 是，二輸入保護(hù)門(mén)和延時(shí)單元τ的組合結(jié)構(gòu)具體為，二輸入保護(hù)門(mén)DIG兩個(gè)輸入之間設(shè)置 有一個(gè)延時(shí)單元結(jié)構(gòu)。
3. 如權(quán)利要求1所述的能夠抵抗單粒子效應(yīng)和雙節(jié)點(diǎn)翻轉(zhuǎn)的時(shí)域加固觸發(fā)器，其特征 是，其中的延時(shí)單元結(jié)構(gòu)為兩個(gè)反相器中間連一個(gè)PMOS和一個(gè)NMOS，晶體管PU Nl和P3、 N3分別構(gòu)成兩組反相器，其中P1、P3的源級(jí)接VDD，N1、N3的源級(jí)接GND，P1、N1的漏端相連 記做節(jié)點(diǎn)A，A再連接P2、N2、P3、N3的柵端，P2的源漏級(jí)均接VDD，N2的源漏級(jí)均接GND，P1、 NI的柵端相連作為延遲單元的輸入端In，P3、N3的漏端相連作為延遲單元的輸出端Out ; 晶體管P2、N2需要大的面積，作為大電容充放電來(lái)延遲時(shí)間，通過(guò)調(diào)整P2、N2的寬*長(zhǎng)調(diào)節(jié) 延遲時(shí)間τ的大小。
4. 如權(quán)利要求1所述的能夠抵抗單粒子效應(yīng)和雙節(jié)點(diǎn)翻轉(zhuǎn)的時(shí)域加固觸發(fā)器，其特征 是，包括個(gè)傳輸門(mén)TGl?7、7個(gè)反相器INVl?7、3個(gè)二輸入保護(hù)門(mén)DIGl?3、一個(gè)三輸 入保護(hù)門(mén)TIG、和兩個(gè)延遲單元，輸入D經(jīng)由TGl和INVl后的節(jié)點(diǎn)為A，A節(jié)點(diǎn)后分為三個(gè)支 路，各自接〇、τ、2 τ的延遲單元后再分別接反相器INV2、INV3和INV4, INV2經(jīng)過(guò)傳輸門(mén) TG2后的節(jié)點(diǎn)是Bl，INV3經(jīng)過(guò)傳輸門(mén)TG3后的節(jié)點(diǎn)是Β2, INV4經(jīng)過(guò)傳輸門(mén)TG4后的節(jié)點(diǎn)是 Β3 ;Β1、Β2作為DIGl的兩個(gè)輸入信號(hào)，DIGl的輸出節(jié)點(diǎn)是Cl，Cl經(jīng)由INV5和TG5反饋連 至Bl節(jié)點(diǎn)；B2、B3作為DIG2的兩個(gè)輸入信號(hào)，DIG2的輸出節(jié)點(diǎn)是C2, C2經(jīng)由INV6和TG6 反饋連至B2節(jié)點(diǎn)；B1、B3作為DIG3的兩個(gè)輸入信號(hào)，DIG3的輸出節(jié)點(diǎn)是C3, C3經(jīng)由INV7 和TG7反饋連至B3節(jié)點(diǎn)；Cl、C2、C3作為T(mén)IG的三個(gè)輸入，TIG的輸出Q即為觸發(fā)器的輸出 端。
5. 如權(quán)利要求1所述的能夠抵抗單粒子效應(yīng)和雙節(jié)點(diǎn)翻轉(zhuǎn)的時(shí)域加固觸發(fā)器，其特征 是，三輸入保護(hù)門(mén)TIG晶體管級(jí)結(jié)構(gòu)為：使用三個(gè)PMOS管PM1、PM2、PM3串聯(lián)，三個(gè)NMOS管 匪1、匪2、匪3串聯(lián)；PMl的源級(jí)接VDD，PM3的漏極接匪3的漏極，匪1的源級(jí)接GND，PMl和 匪1的柵極作為一個(gè)輸入A，PM2和匪2的柵極作為另一個(gè)輸入B，PM3和匪3的柵極作為另 一個(gè)輸入C，PM3和匪3的漏極作為輸出0，TIG在三個(gè)輸入不相同的時(shí)輸出為高阻態(tài)。在三 個(gè)輸入信號(hào)相同時(shí)，該單元的功能與反相器的功能一致。
【文檔編號(hào)】H03K3/02GK104518762SQ201410790846
【公開(kāi)日】2015年4月15日 申請(qǐng)日期:2014年12月17日 優(yōu)先權(quán)日:2014年12月17日
【發(fā)明者】聶凱明, 閆茜, 徐江濤, 史再峰, 高靜, 高志遠(yuǎn), 姚素英 申請(qǐng)人:天津大學(xué)