脈沖抗干擾方法及裝置制造方法
【專利摘要】本發(fā)明涉及信號(hào)抗干擾技術(shù)。本發(fā)明公開了一種脈沖抗干擾方法及裝置。本發(fā)明的脈沖抗干擾方法以設(shè)定周期對(duì)脈沖信號(hào)電平進(jìn)行n次采樣檢測(cè)，如果n次采樣值為連續(xù)的正常脈沖信號(hào)電平，則判斷檢測(cè)到正常脈沖，如果n次采樣值中出現(xiàn)其它電平，則判斷為干擾脈沖；其中，n為正整數(shù)，且足夠大，以保證檢測(cè)的可靠性。本發(fā)明同時(shí)公開了脈沖抗干擾裝置。本發(fā)明通過對(duì)脈沖電平進(jìn)行采樣消除干擾，可使設(shè)備抗干擾能力大大提高，能夠抵抗高達(dá)12kV的靜電脈沖干擾。本發(fā)明的抗干擾方法操作靈活，可根據(jù)設(shè)備運(yùn)行的實(shí)際環(huán)境調(diào)整采樣參數(shù)(采樣頻率)。采用本發(fā)明消除干擾，可以減少硬件的使用，節(jié)約電路板空間，從而降低產(chǎn)品成本。
【專利說明】脈沖抗干擾方法及裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及信號(hào)抗干擾技術(shù)，特別涉及抵抗電子產(chǎn)品中靜電脈沖干擾的方法。

【背景技術(shù)】
[0002]脈沖信號(hào)是一種離散信號(hào)，波形多種多樣，與普通模擬信號(hào)(如正弦波)相比，波形之間在時(shí)間軸上不連續(xù)(波形與波形之間有明顯的間隔)，但通常具有一定的周期性。最常見的脈沖信號(hào)是矩形波(也就是方波)，如時(shí)鐘脈沖、復(fù)位脈沖等。脈沖信號(hào)可以用來表示信息，也可以用來作為載波。表示信息的脈沖可以代表一種指令，用于命令設(shè)備執(zhí)行某種動(dòng)作，如復(fù)位脈沖就是命令設(shè)備或芯片執(zhí)行復(fù)位動(dòng)作。在電路中，復(fù)位脈沖是一種重要的脈沖信號(hào)，特別是在運(yùn)行程序出現(xiàn)異常時(shí)，可以幫助系統(tǒng)恢復(fù)到故障前的狀態(tài)，從而排除故障。復(fù)位脈沖一般為低電平有效的方波信號(hào)，復(fù)位脈沖持續(xù)時(shí)間通常在200ms左右。
[0003]靜電放電是現(xiàn)實(shí)生活中的一種普遍現(xiàn)象，更是一種自然現(xiàn)象，具有隱蔽性、潛在性、隨機(jī)性、復(fù)雜性等特點(diǎn)。大量的研究發(fā)現(xiàn)，電路中靜電放電產(chǎn)生的干擾脈沖，是一種持續(xù)時(shí)間較短的尖峰脈沖，通常持續(xù)時(shí)間約3?7μ S。當(dāng)靜電脈沖疊加到正常脈沖信號(hào)上，就會(huì)對(duì)正常脈沖信號(hào)產(chǎn)生干擾，如果設(shè)備不能識(shí)別這種干擾就會(huì)產(chǎn)生誤動(dòng)作，給設(shè)備運(yùn)造成故障或損失。
[0004]以復(fù)位脈沖為例，為了避免設(shè)備的復(fù)位脈沖受到靜電干擾影響其正常工作，需要在硬件設(shè)計(jì)上對(duì)復(fù)位信號(hào)進(jìn)行處理，以增強(qiáng)抗靜電干擾的能力，進(jìn)而提高設(shè)備的可靠性。針對(duì)這類問題，硬件設(shè)計(jì)上通常是對(duì)復(fù)位信號(hào)進(jìn)行濾波處理，現(xiàn)有技術(shù)一般采用電阻、電容等構(gòu)成RC濾波電路，濾除電路中靜電產(chǎn)生的干擾脈沖。這種方式會(huì)導(dǎo)致復(fù)位脈沖的沿變緩。當(dāng)復(fù)位脈沖的沿過緩時(shí)，在對(duì)復(fù)位脈沖進(jìn)行采樣時(shí)，可能采樣到不確定的區(qū)域，導(dǎo)致芯片做出誤判斷。例如一般系統(tǒng)中芯片的輸入低電平范圍為:-0.3?0.8V，輸入高電平為:2.0?3.6V，這樣的系統(tǒng)中，0.8?2.0V的這個(gè)區(qū)間就屬于不確定的區(qū)間。當(dāng)采樣到不確定區(qū)域的電平信號(hào)時(shí)，芯片無法判斷到底是高電平，還是低電平。此時(shí)，就可能導(dǎo)致錯(cuò)誤的操作。所以，設(shè)計(jì)時(shí)復(fù)位信號(hào)上加載的電容不能過大，但加載的電容小了，對(duì)靜電的濾除效果又不好。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的就是提供一種脈沖抗干擾方法，提高系統(tǒng)抗干擾能力，特別是抗靜電干擾的能力。
[0006]本發(fā)明采用的技術(shù)方案是，脈沖抗干擾方法，其特征在于，以設(shè)定周期對(duì)脈沖信號(hào)電平進(jìn)行η次采樣檢測(cè)，如果η次采樣值為連續(xù)的正常脈沖信號(hào)電平，則判斷檢測(cè)到正常脈沖，如果η次采樣值中出現(xiàn)其它電平，則判斷為干擾脈沖；
[0007]其中，η為正整數(shù)，且足夠大，以保證檢測(cè)的可靠性。
[0008]優(yōu)選的，所述干擾脈沖持續(xù)時(shí)間小于等于設(shè)定周期乘以η。
[0009]優(yōu)選的，所述正常脈沖持續(xù)時(shí)間大于設(shè)定周期乘以η。
[0010]進(jìn)一步的，通過對(duì)可編程邏輯器件編程，實(shí)現(xiàn)以設(shè)定周期對(duì)復(fù)位信號(hào)電平進(jìn)行η次采樣檢測(cè)。
[0011]具體的，所述正常脈沖為復(fù)位脈沖，所述正常脈沖電平為低電平，所述其它電平為高電平；或者
[0012]所述正常脈沖電平為高電平，所述其它電平為低電平。
[0013]本發(fā)明的另一個(gè)目的是提供一種脈沖抗干擾裝置，包括采樣模塊和判斷模塊，
[0014]所述采樣模塊，用于以設(shè)定周期對(duì)脈沖信號(hào)電平進(jìn)行η次采樣檢測(cè)；
[0015]所述判斷模塊，用于判斷η次采樣值是否為連續(xù)的正常脈沖信號(hào)電平，是則判斷檢測(cè)到正常脈沖；如果η次采樣值中出現(xiàn)其它電平，則判斷為干擾脈沖；
[0016]其中，η為正整數(shù)，且足夠大，以保證檢測(cè)的可靠性。
[0017]更進(jìn)一步的，所述干擾脈沖持續(xù)時(shí)間小于等于設(shè)定周期乘以η。
[0018]更進(jìn)一步的，所述正常脈沖持續(xù)時(shí)間大于設(shè)定周期乘以η。
[0019]具體的，所述采樣模塊進(jìn)一步用于，通過對(duì)可編程邏輯器件編程，實(shí)現(xiàn)以設(shè)定周期對(duì)復(fù)位信號(hào)電平進(jìn)行η次采樣檢測(cè)。
[0020]具體的，所述正常脈沖為復(fù)位脈沖，所述正常脈沖電平為低電平，所述其它電平為高電平；或者
[0021]所述正常脈沖電平為高電平，所述其它電平為低電平。
[0022]本發(fā)明的有益效果是，通過對(duì)脈沖電平進(jìn)行采樣消除干擾，可使設(shè)備抗干擾能力大大提高，能夠抵抗高達(dá)12kV的靜電脈沖干擾。本發(fā)明的抗干擾方法操作靈活，可根據(jù)設(shè)備運(yùn)行的實(shí)際環(huán)境調(diào)整采樣參數(shù)(采樣頻率)。采用本發(fā)明消除干擾，可以減少硬件的使用，節(jié)約電路板空間，從而降低產(chǎn)品成本。

【專利附圖】

【附圖說明】
[0023]圖1是本發(fā)明實(shí)施例脈沖抗干擾方法流程示意圖；
[0024]圖2是本發(fā)明實(shí)施例脈沖抗干擾裝置結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0025]下面結(jié)合附圖及實(shí)施例，詳細(xì)描述本發(fā)明的技術(shù)方案。
[0026]本發(fā)明的脈沖抗干擾方法，以設(shè)定周期t對(duì)脈沖信號(hào)電平進(jìn)行η次采樣，如果η次采樣值為連續(xù)的正常脈沖信號(hào)電平(可以為高電平或低電平，視不同脈沖而異)，則判斷檢測(cè)到正常脈沖，執(zhí)行相應(yīng)操作。如果η次采樣值中出現(xiàn)其他電平，則判斷為干擾脈沖，設(shè)備不予響應(yīng)。
[0027]當(dāng)正常脈沖持續(xù)時(shí)間T遠(yuǎn)遠(yuǎn)大于干擾脈沖持續(xù)時(shí)間D時(shí)，如T > 3D，并且正常脈沖和干擾脈沖具有不同電平值，本發(fā)明就能夠可靠的進(jìn)行判斷，從而避免由于脈沖信號(hào)受到干擾而產(chǎn)生誤動(dòng)作。
[0028]本發(fā)明中，采樣次數(shù)η為正整數(shù)，且足夠大，以保證檢測(cè)的可靠性。周期t和采樣次數(shù)η可以根據(jù)正常脈沖持續(xù)時(shí)間T以及干擾脈沖持續(xù)時(shí)間D的范圍進(jìn)行設(shè)定，以保證在周期t內(nèi)能夠連續(xù)η次檢測(cè)到正常脈沖電平，并且能夠可靠檢測(cè)到干擾脈沖電平。通常，周期t可以采用系統(tǒng)時(shí)鐘脈沖頻率f進(jìn)行確定，即t = Ι/f ο但應(yīng)當(dāng)保證在周期t內(nèi)能夠連續(xù)η次檢測(cè)到正常脈沖信號(hào)電平，并保證在干擾脈沖持續(xù)期間內(nèi)進(jìn)行可靠的采樣檢測(cè)。一般tXn彡D，且tXn < T就可以達(dá)到要求。
[0029]實(shí)施例
[0030]由于復(fù)位脈沖和干擾脈沖具有不同的電平，通常復(fù)位脈沖為持續(xù)時(shí)間T = 200ms的低電平(-0.3?0.8V)方波信號(hào)，靜電脈沖為持續(xù)時(shí)間D為3?7μ s的尖峰信號(hào)，電平通常遠(yuǎn)高于系統(tǒng)高電平(2.0?3.6V)。下面以復(fù)位脈沖抗靜電干擾為例，對(duì)本發(fā)明技術(shù)方案進(jìn)行詳細(xì)描述。需要說明的是，該具體實(shí)施例并不影響本發(fā)明的一般性。
[0031]本例參數(shù)選擇為:η = 250，t = 40ns,即以25MHz系統(tǒng)時(shí)鐘頻率為采樣頻率，進(jìn)行250次連續(xù)采樣。這里tXn = 10 μ s,大于靜電干擾脈沖持續(xù)時(shí)間3?7 μ s,也小于復(fù)位脈沖持續(xù)時(shí)間T = 200msο本例具體流程如圖1所示:
[0032]步驟S1:以40ns為周期，對(duì)復(fù)位端信號(hào)電平進(jìn)行250次采樣檢測(cè)；
[0033]步驟S2:判斷是否檢測(cè)到250次連續(xù)的低電平，是則執(zhí)行步驟S4，否則進(jìn)入步驟S3 ；
[0034]步驟S3:不執(zhí)行復(fù)位操作；
[0035]步驟S4:執(zhí)行復(fù)位操作。
[0036]本例通過對(duì)復(fù)雜可編程邏輯器件(如CPLD或者FPGA)編程，在復(fù)雜可編程邏輯器件中采用時(shí)鐘采樣的方式對(duì)復(fù)位信號(hào)進(jìn)行采樣，采樣周期取時(shí)鐘脈沖周期40ns，采樣250次，即可達(dá)到10 μ s的采樣時(shí)間內(nèi)可靠的檢測(cè)到3?7 μ s的靜電干擾脈沖。
[0037]在整個(gè)采樣過程中，相當(dāng)于對(duì)復(fù)位信號(hào)進(jìn)行了一個(gè)1ys確認(rèn)，因?yàn)殪o電脈沖是在不斷跳變和衰減的，在10 μ s時(shí)間內(nèi)連續(xù)在該脈沖上采樣到250個(gè)“O”(代表低電平)的概率幾乎為零?？梢哉J(rèn)為250次采樣為連續(xù)的“0”，則判斷是一個(gè)有效的復(fù)位脈沖，進(jìn)而進(jìn)行復(fù)位操作；250次采樣中出現(xiàn)其他電平(高電平)，不為連續(xù)的“0”，則認(rèn)為是外部的干擾導(dǎo)致的復(fù)位信號(hào)跳變，不予進(jìn)行復(fù)位操作。所以采用本發(fā)明可以很好的將耦合到復(fù)位信號(hào)上的靜電脈沖干擾濾除掉。而對(duì)于真實(shí)的復(fù)位信號(hào)，其低電平持續(xù)時(shí)間在200ms左右，能夠順利的采樣到250個(gè)連續(xù)的“O”。故采用這種采樣濾波的方式就能使復(fù)位信號(hào)不受靜電的影響。
[0038]本例復(fù)位脈沖抗干擾裝置結(jié)構(gòu)如圖2所示，包括采樣模塊和判斷模塊，
[0039]所述采樣模塊，用于以設(shè)定周期40ns對(duì)持續(xù)時(shí)間T = 200ms的低電平復(fù)位脈沖信號(hào)進(jìn)行250次米樣；
[0040]所述判斷模塊，用于判斷250次采樣值是否為連續(xù)的低電平，是則判斷檢測(cè)到復(fù)位脈沖，執(zhí)行復(fù)位操作；如果250次采樣值中出現(xiàn)高電平，則判斷為靜電干擾脈沖，不進(jìn)行復(fù)位操作。
[0041]本實(shí)施例中，低電平范圍為:-0.3?0.8V，高電平是指> 2.0V的電平信號(hào)。本例裝置通過對(duì)CPLD編程來實(shí)現(xiàn)。
【權(quán)利要求】
1.脈沖抗干擾方法，其特征在于，以設(shè)定周期對(duì)脈沖信號(hào)電平進(jìn)行η次采樣檢測(cè)，如果η次采樣值為連續(xù)的正常脈沖信號(hào)電平，則判斷檢測(cè)到正常脈沖，如果η次采樣值中出現(xiàn)其它電平，則判斷為干擾脈沖； 其中，η為正整數(shù)，且足夠大，以保證檢測(cè)的可靠性。
2.根據(jù)權(quán)利要求1所述的脈沖抗干擾方法，其特征在于，所述干擾脈沖持續(xù)時(shí)間小于等于設(shè)定周期乘以η。
3.根據(jù)權(quán)利要求1所述的脈沖抗干擾方法，其特征在于，所述正常脈沖持續(xù)時(shí)間大于設(shè)定周期乘以η。
4.根據(jù)權(quán)利要求1所述的脈沖抗干擾方法，其特征在于，通過對(duì)可編程邏輯器件編程，實(shí)現(xiàn)以設(shè)定周期對(duì)復(fù)位信號(hào)電平進(jìn)行η次采樣檢測(cè)。
5.根據(jù)權(quán)利要求1?4任意一項(xiàng)所述的脈沖抗干擾方法，其特征在于，所述正常脈沖為復(fù)位脈沖，所述正常脈沖電平為低電平，所述其它電平為高電平；或者 所述正常脈沖電平為高電平，所述其它電平為低電平。
6.脈沖抗干擾裝置，其特征在于，包括采樣模塊和判斷模塊， 所述采樣模塊，用于以設(shè)定周期對(duì)脈沖信號(hào)電平進(jìn)行η次采樣檢測(cè)； 所述判斷模塊，用于判斷η次采樣值是否為連續(xù)的正常脈沖信號(hào)電平，是則判斷檢測(cè)到正常脈沖；如果η次采樣值中出現(xiàn)其它電平，則判斷為干擾脈沖； 其中，η為正整數(shù)，且足夠大，以保證檢測(cè)的可靠性。
7.根據(jù)權(quán)利要求6所述的脈沖抗干擾裝置，其特征在于，所述干擾脈沖持續(xù)時(shí)間小于等于設(shè)定周期乘以η。
8.根據(jù)權(quán)利要求6所述的脈沖抗干擾裝置，其特征在于，所述正常脈沖持續(xù)時(shí)間大于設(shè)定周期乘以η。
9.根據(jù)權(quán)利要求6所述的脈沖抗干擾裝置，其特征在于，所述采樣模塊進(jìn)一步用于，通過對(duì)可編程邏輯器件編程，實(shí)現(xiàn)以設(shè)定周期對(duì)復(fù)位信號(hào)電平進(jìn)行η次采樣檢測(cè)。
10.根據(jù)權(quán)利要求6?9任意一項(xiàng)所述的脈沖抗干擾裝置，其特征在于，所述正常脈沖為復(fù)位脈沖，所述正常脈沖電平為低電平，所述其它電平為高電平；或者 所述正常脈沖電平為高電平，所述其它電平為低電平。
【文檔編號(hào)】H03K3/013GK104320109SQ201410510233
【公開日】2015年1月28日 申請(qǐng)日期:2014年9月28日 優(yōu)先權(quán)日:2014年9月28日
【發(fā)明者】劉磊 申請(qǐng)人:邁普通信技術(shù)股份有限公司