一種同或-異或雙軌預(yù)充電邏輯單元的制作方法
【專(zhuān)利摘要】本發(fā)明涉及一種同或-異或雙軌預(yù)充電邏輯單元，屬于電路電子領(lǐng)域，本發(fā)明包括單軌異或邏輯電路和與之互補(bǔ)的單軌同或邏輯電路；兩個(gè)電路均具有四個(gè)輸入端，分別連接四個(gè)輸入信號(hào)、、和；單軌異或邏輯電路的輸出信號(hào)為輸入信號(hào)和的異或邏輯結(jié)果；單軌同或邏輯電路的輸出信號(hào)為輸入信號(hào)和的同或邏輯結(jié)果。本發(fā)明在面積開(kāi)支不大的情況下，能夠有效地平衡邏輯單元內(nèi)部節(jié)點(diǎn)的功耗，消除內(nèi)部節(jié)點(diǎn)的記憶效應(yīng)，有效地解決同或-異或雙軌預(yù)充電邏輯單元的提前傳播效應(yīng)的問(wèn)題，實(shí)現(xiàn)安全有效的同或-異或邏輯。
【專(zhuān)利說(shuō)明】一種同或-異或雙軌預(yù)充電邏輯單元

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及邏輯單元結(jié)構(gòu)，用于抵抗密碼芯片的差分功耗分析攻擊，屬于電路電 子領(lǐng)域。

【背景技術(shù)】
[0002] 智能卡等密碼設(shè)備在電信、金融、企業(yè)安全和政府等各種行業(yè)部門(mén)中得以廣泛應(yīng) 用，其安全的重要性不言而喻。盡管密碼設(shè)備的嵌入式特性使攻擊者無(wú)法直接接觸密碼芯 片中的密鑰信息，但密碼芯片工作時(shí)會(huì)泄漏一定的功耗、電磁輻射等側(cè)信道信息，差分功耗 分析（Differential Power Analysis, DPA)攻擊技術(shù)利用密鑰數(shù)據(jù)與這些信息之間的相 關(guān)性，通過(guò)數(shù)理統(tǒng)計(jì)等方式可分析得出密鑰的值。由于DPA攻擊的非入侵性、普適性且簡(jiǎn)單 易行等特點(diǎn)，其對(duì)智能卡等密碼芯片的安全性造成了嚴(yán)重威脅。抵抗DPA攻擊最基本的思 想是消除密碼芯片的工作電流與其執(zhí)行算法時(shí)使用的數(shù)據(jù)的相關(guān)性。
[0003] 電路級(jí)防護(hù)獨(dú)立于具體密碼算法，因此電路級(jí)防護(hù)是抗功耗攻擊的一個(gè)重要研究 方向，如果能夠提出一種有效的電路結(jié)構(gòu)，各種密碼算法的安全問(wèn)題便迎刃而解。DRP邏輯 是電路級(jí)防護(hù)最重要的分支，然而提前傳播效應(yīng)給DRP邏輯造成了比較嚴(yán)重的安全威脅， 通過(guò)加入同步單元的方式消除提前傳播效應(yīng)的解決方案雖然有效，但也由此帶來(lái)了極大的 面積開(kāi)銷(xiāo)，因此，如何在面積開(kāi)支不大的情況下，有效解決提前傳播效應(yīng)仍然是研究人員非 常關(guān)注的話(huà)題。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明所要解決的技術(shù)問(wèn)題是克服上述現(xiàn)有技術(shù)的不足，提供一種能夠有效地 平衡邏輯單元內(nèi)部節(jié)點(diǎn)的功耗，消除內(nèi)部節(jié)點(diǎn)的記憶效應(yīng)，有效地解決了提前傳播效應(yīng)的 影響的同或-異或雙軌預(yù)充電邏輯單元。
[0005] 本發(fā)明解決上述技術(shù)問(wèn)題采用的技術(shù)方案是：一種同或-異或雙軌預(yù)充電邏輯單 元，基于差分傳輸管邏輯電路，由兩個(gè)單軌電路組成，分別為單軌同或邏輯電路部分和單軌 異或邏輯電路部分，兩部分電路具有高度的對(duì)稱(chēng)性，保證了功耗的平衡性； 所述單軌異或邏輯電路部分，由NMOS管NUNMOS管N2、NM0S管N3、NM0S管M和PMOS 管PUPMOS管P2、PMOS管P3、PMOS管P4以及反相器Il組成； 其中NMOS管Nl源極接輸入信號(hào)a，柵極接輸入信號(hào)△ ;NM0S管N2源極接輸入信號(hào) 3，柵極接輸入信號(hào)F ;同時(shí)NMOS管Nl和NMOS管N2的漏極短接； PMOS管Pl與PMOS管P2串聯(lián)，其中PMOS管Pl的源極接電源KDD，柵極接輸入信號(hào)心 漏極與PMOS管P2的源極短接，PMOS管P2的柵極接輸入信號(hào)f，漏極與NMOS管Nl和NMOS 管N2的漏極短接； NMOS管N3柵極接輸入信號(hào)7 , NMOS管M柵極接輸入信號(hào)a ;NM0S管N3和NMOS管N4 的源極短接，并與NMOS管Nl和NMOS管N2的漏極短接；NMOS管N3和NMOS管M的漏極短 接； PMOS管P3與PMOS管P4串聯(lián)，其中PMOS管P3的源極接電源KDD，柵極接輸入信號(hào)a， 漏極與PMOS管P4的源極短接，PMOS管P4的柵極接輸入信號(hào)?，漏極與NMOS管N3和NMOS 管N4的漏極短接； NMOS管N3和NMOS管M的漏極輸入到反相器II，反相器Il的輸出端即為輸出信號(hào) J^(XOR)； 所述單軌同或邏輯電路部分，由NMOS管ΝΓ、NMOS管N2 '、NMOS管N3 '、NMOS管M '和 PMOS 管 P1'、PM0S 管 P2'、PM0S 管 P3'、PM0S 管 P4' 以及反相器 ΙΓ 組成； 其中NMOS管ΝΓ源極接輸入信號(hào)S，柵極接輸入信號(hào)6 ;NM0S管N2'源極接輸入信號(hào) a，柵極接輸入信號(hào)? ;同時(shí)NMOS管ΝΓ和NMOS管N2'的漏極短接； PMOS管ΡΓ與PMOS管Ρ2'串聯(lián)，其中PMOS管ΡΓ的源極接電源KDD，柵極接輸入信號(hào) 心漏極與PMOS管P2'的源極短接，PMOS管P2'的柵極接輸入信號(hào)F，漏極與NMOS管ΝΓ和 NMOS管N2'的漏極短接； NMOS管N3'柵極接輸入信號(hào)ff，NMOS管M '柵極接輸入信號(hào)a ; NMOS管N3'和NMOS 管N4'的源極短接，并與NMOS管ΝΓ和NMOS管N2'的漏極短接；NMOS管N3'和NMOS管N4' 的漏極短接； PMOS管P3'與PMOS管P4'串聯(lián)，其中PMOS管P3'的源極接電源KDD，柵極接輸入信號(hào) a，漏極與PMOS管P4'的源極短接，PMOS管P4'的柵極接輸入信號(hào)E，漏極與NMOS管N3'和 NMOS管M'的漏極短接； NMOS管N3'和NMOS管N4'的漏極輸入到反相器ΙΓ，反相器ΙΓ的輸出端即為輸出信 號(hào)〒（XNOR)。
[0006] 本發(fā)明基于差分傳輸管邏輯電路，使用更少的MOS管實(shí)現(xiàn)了同或-異或雙軌預(yù)充 電邏輯單元，提出的邏輯單元電路具有高度的對(duì)稱(chēng)性，在預(yù)充與求值交替工作下，邏輯單元 電路的'0'和'1'的翻轉(zhuǎn)達(dá)到平衡，單元的功耗達(dá)到平衡。對(duì)照現(xiàn)有技術(shù)，本發(fā)明能夠有效 地平衡邏輯單元內(nèi)部節(jié)點(diǎn)的功耗，消除內(nèi)部節(jié)點(diǎn)的記憶效應(yīng)，有效地解決了提前傳播效應(yīng) 的影響。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0007] 圖1是本發(fā)明組成結(jié)構(gòu)框圖。
[0008] 圖2是本發(fā)明中單軌異或邏輯電路部分組成連接示意圖。
[0009] 圖3是本發(fā)明中單軌同或邏輯電路部分組成連接示意圖。

【具體實(shí)施方式】
[0010] 從圖1、圖2和圖3可以看出，本發(fā)明一種同或-異或雙軌預(yù)充電邏輯單元，包括單 軌同或電路部分和單軌異或電路部分。
[0011] 所述單軌異或邏輯電路部分，由NMOS管NUNMOS管N2、NMOS管N3、NMOS管M和 PMOS管PUPMOS管P2、PMOS管P3、PMOS管P4以及反相器Il組成。
[0012] NMOS管Nl源極接輸入信號(hào)<3,柵極接輸入信號(hào)辦；NM0S管N2源極接輸入信號(hào)5·, 柵極接輸入信號(hào)? ;同時(shí)NMOS管Nl和NMOS管N2的漏極短接。
[0013] PMOS管Pl與PMOS管P2串聯(lián)，其中PMOS管Pl的源極接電源KDD，柵極接輸入信 號(hào)心漏極與PMOS管P2的源極短接，PMOS管P2的柵極接輸入信號(hào)瓦，漏極與NMOS管Nl和 NMOS管N2的漏極短接。
[0014] NMOS管N3柵極接輸入信號(hào)5，NMOS管M柵極接輸入信號(hào)a ;NM0S管N3和NMOS 管N4的源極短接，并與NMOS管Nl和NMOS管N2的漏極短接；NMOS管N3和NMOS管M的 漏極短接。
[0015] PMOS管P3與PMOS管P4串聯(lián)，其中PMOS管P3的源極接電源KDD，柵極接輸入信 號(hào)a，漏極與PMOS管P4的源極短接，PMOS管P4的柵極接輸入信號(hào)7，漏極與NMOS管N3和 NMOS管M的漏極短接。
[0016] NMOS管N3和NMOS管M的漏極輸入到反相器II，反相器Il的輸出端即為輸出信 號(hào)_7 (XOR)。
[0017] 所述單軌同或邏輯電路部分，由NMOS管ΝΓ、NMOS管N2'、NMOS管N3'、NMOS管N4' 和PMOS管ΡΓ、PMOS管P2'、PMOS管P3'、PMOS管P4'以及反相器IΓ組成。
[0018] NMOS管ΝΓ源極接輸入信號(hào)，柵極接輸入信號(hào)△ ;NM0S管N2'源極接輸入信號(hào) a，柵極接輸入信號(hào)F ;同時(shí)NMOS管ΝΓ和NMOS管N2'的漏極短接。
[0019] PMOS管ΡΓ與PMOS管P2'串聯(lián)，其中PMOS管ΡΓ的源極接電源KDD，柵極接輸入 信號(hào)心漏極與PMOS管P2'的源極短接，PMOS管P2'的柵極接輸入信號(hào)?，漏極與NMOS管 ΝΓ和NMOS管Ν2'的漏極短接。
[0020] NMOS管Ν3'柵極接輸入信號(hào)? , NMOS管Ν4'柵極接輸入信號(hào)a ;NM0S管Ν3'和 NMOS管M'的源極短接，并與NMOS管ΝΓ和NMOS管N2'的漏極短接；NMOS管N3'和NMOS 管N4'的漏極短接。
[0021] PMOS管P3'與PMOS管P4'串聯(lián)，其中PMOS管P3'的源極接電源KDD，柵極接輸入 信號(hào)a，漏極與PMOS管P4'的源極短接，PMOS管P4'的柵極接輸入信號(hào)，漏極與NMOS管 N3'和NMOS管M'的漏極短接。
[0022] NMOS管N3'和NMOS管N4'的漏極輸入到反相器ΙΓ，反相器ΙΓ的輸出端即為輸 出信號(hào)7 (XNOR)。
[0023] 下面結(jié)合圖2和3說(shuō)明本發(fā)明中的電路功能。在預(yù)充周期，本發(fā)明四個(gè)輸入信號(hào) 均為 '0'，此時(shí) NMOS 管 NI、NMOS 管 N2、NMOS 管 N3、NMOS 管 M 和 NMOS 管 ΝΓ、NMOS 管 N2'、 NMOS 管 N3'、NMOS 管 N4' 均被關(guān)斷；而 PMOS 管 PI、PMOS 管 P2、PMOS 管 P3、PMOS 管 P4 和 PMOS 管 P1'、PM0S 管 P2'、PM0S 管 P3'、PM0S 管 P4' 均打開(kāi)，內(nèi)部節(jié)點(diǎn) nl、n2、nbl、nb2 均被 充電為'1'，由于反相器II、ΙΓ的作用，兩輸出端均輸出'0'。
[0024] 在求值周期，輸入信號(hào)a與?互補(bǔ)，輸入信號(hào)6與F互補(bǔ)，PMOS管Pl與PMOS管P2 其中之一被關(guān)斷，節(jié)點(diǎn)nl與電源斷開(kāi)，PMOS管P3與PMOS管P4其中之一被關(guān)斷，節(jié)點(diǎn)n2與 電源斷開(kāi)，PMOS管ΡΓ與PMOS管P2'其中之一被關(guān)斷，節(jié)點(diǎn)nbl與電源斷開(kāi)，PMOS管P3' 與PMOS管P4'其中之一被關(guān)斷，節(jié)點(diǎn)nb2與電源斷開(kāi)，即在求值周期，節(jié)點(diǎn)nl、n2、nbl、nb2 均與電源斷開(kāi)，停止充電，而根據(jù)輸入信號(hào)<3、5實(shí)現(xiàn)求值功能，輸出端_7輸出a、辦的 異或結(jié)果，輸出端歹輸出a、6的同或結(jié)果。
[0025] 下面結(jié)合圖2和圖3說(shuō)明本發(fā)明提出的同或-異或邏輯單元電路在消除提前傳播 效應(yīng)方面的效果。當(dāng)邏輯單元電路由求值周期轉(zhuǎn)換為預(yù)充周期時(shí)，若輸入信號(hào)a、的預(yù)充 信號(hào)提前到達(dá)，即a、7提前變?yōu)?〇'，對(duì)于單軌異或邏輯電路部分，NMOS管N3和NMOS管M 關(guān)斷，同時(shí)PMOS管P3、PMOS管P4打開(kāi)，電源開(kāi)始對(duì)節(jié)點(diǎn)n2充電，輸出預(yù)充值'0'，同理， 此時(shí)對(duì)于單軌同或邏輯電路部分，NMOS管N3'和NMOS管N4'關(guān)斷，同時(shí)PMOS管P3'、PMOS 管P4'打開(kāi)，電源開(kāi)始對(duì)節(jié)點(diǎn)nb2充電，F(xiàn)輸出預(yù)充值'0'。
[0026] 若輸入信號(hào)k ^的預(yù)充信號(hào)提前到達(dá)，即6、.?提前變?yōu)?0'，對(duì)于單軌異或邏輯 電路部分，NMOS管Nl和NMOS管Ν2關(guān)斷，同時(shí)PMOS管Pl、PMOS管Ρ2打開(kāi)，電源開(kāi)始對(duì)節(jié) 點(diǎn)nl充電，此時(shí)a、?的預(yù)充信號(hào)還未到達(dá)，NMOS管Ν3和NMOS管M的其中之一處于開(kāi)啟， 輸出預(yù)充值'〇'，同理，此時(shí)對(duì)于單軌同或邏輯電路部分，NMOS管ΝΓ和NMOS管N2'關(guān)斷， 同時(shí)PMOS管ΡΓ、PMOS管P2'打開(kāi)，電源開(kāi)始對(duì)節(jié)點(diǎn)nbl充電，此時(shí)a、5的預(yù)充信號(hào)還未 到達(dá)，NMOS管N3'和NMOS管N4'的其中之一處于開(kāi)啟，歹輸出預(yù)充值'0'，邏輯單元電路 實(shí)現(xiàn)預(yù)充。
[0027] 因此，輸入信號(hào)a、3和k ?其中的一組預(yù)充信號(hào)到達(dá)，邏輯單元電路便開(kāi)始進(jìn)行 預(yù)充，輸出端_7、歹輸出預(yù)充值。
[0028] 當(dāng)邏輯單元電路由預(yù)充周期轉(zhuǎn)換為求值周期時(shí)，若輸入信號(hào)& ?的求值信號(hào)提前 到達(dá)，即a、?提前變?yōu)榛パa(bǔ)值，此時(shí)6、?還保持為預(yù)充信號(hào)，即k f皆為'0'，此時(shí)NMOS管 Nl與NMOS管N2以及NMOS管ΝΓ與NMOS管N2'均處于關(guān)斷狀態(tài)，而PMOS管Pl與PMOS管 P2以及PMOS管ΡΓ與PMOS管P2'仍保持開(kāi)啟，兩輸出端_f、羅輸出值保持為預(yù)充值'〇'，此 時(shí)邏輯單元電路仍保持預(yù)充狀態(tài)，等到輸入信號(hào)△、?求值信號(hào)到達(dá)時(shí)，如【具體實(shí)施方式】二 所述，電路進(jìn)行求值。
[0029] 若輸入信號(hào)6、?的求值信號(hào)提前到達(dá)，即k F提前變?yōu)榛パa(bǔ)值，此時(shí)a、還保持 為預(yù)充信號(hào)，即a、7皆為'0'，此時(shí)NMOS管N3與NMOS管M以及NMOS管N3'與NMOS管 N4'均處于關(guān)斷狀態(tài)，而PMOS管P3與PMOS管P4以及PMOS管P3'與PMOS管P4'仍保持開(kāi) 啟，兩輸出端_7、歹輸出值保持為預(yù)充值'〇'，此時(shí)邏輯單元電路仍保持預(yù)充狀態(tài)，等到輸入 信號(hào)a、5求值信號(hào)到達(dá)時(shí)，按前述對(duì)電路進(jìn)行求值。
[0030] 因此，只有當(dāng)輸入信號(hào)a、?和^瓦的求值信號(hào)全部到達(dá)時(shí)，邏輯單元電路才開(kāi)始 進(jìn)行求值。
[0031] 本發(fā)明能夠有效地平衡邏輯單元內(nèi)部節(jié)點(diǎn)的功耗，消除內(nèi)部節(jié)點(diǎn)的記憶效應(yīng)，有 效地解決了提前傳播效應(yīng)的影響。
【權(quán)利要求】
1. 一種同或-異或雙軌預(yù)充電邏輯單元，其特征在于：其由單軌同或邏輯電路部分和 單軌抑或邏輯電路部分組成； 所述單軌異或邏輯電路部分，由NMOS管NUNMOS管N2、NM0S管N3、NM0S管M和PMOS 管PUPMOS管P2、PMOS管P3、PMOS管P4以及反相器Il組成； 其中NMOS管Nl源極接輸入信號(hào)a，柵極接輸入信號(hào)△ ;NM0S管N2源極接輸入信號(hào) S'，柵極接輸入信號(hào)f ;同時(shí)NMOS管Nl和NMOS管N2的漏極短接； PMOS管Pl與PMOS管P2串聯(lián)，其中PMOS管Pl的源極接電源KDD，柵極接輸入信號(hào)心 漏極與PMOS管P2的源極短接，PMOS管P2的柵極接輸入信號(hào)f，漏極與NMOS管Nl和NMOS 管N2的漏極短接； NMOS管N3柵極接輸入信號(hào)瓦，NMOS管M柵極接輸入信號(hào)a ;NM0S管N3和NMOS管N4 的源極短接，并與NMOS管Nl和NMOS管N2的漏極短接；NMOS管N3和NMOS管M的漏極短 接； PMOS管P3與PMOS管P4串聯(lián)，其中PMOS管P3的源極接電源KDD，柵極接輸入信號(hào)a， 漏極與PMOS管P4的源極短接，PMOS管P4的柵極接輸入信號(hào)5，漏極與NMOS管N3和NMOS 管N4的漏極短接； NMOS管N3和NMOS管M的漏極輸入到反相器II，反相器Il的輸出端即為輸出信號(hào) J^(XOR)； 所述單軌同或邏輯電路部分，由NMOS管Nl'、NMOS管N2'、NMOS管N3'、NMOS管M'和 PMOS 管 PI'、PMOS 管 P2'、PMOS 管 P3'、PMOS 管 P4' 以及反相器 II' 組成； 其中NMOS管N1'源極接輸入信號(hào)E，柵極接輸入信號(hào)6 ;NM0S管N2'源極接輸入信號(hào) a，柵極接輸入信號(hào)f ;同時(shí)NMOS管N1'和NMOS管N2'的漏極短接； PMOS管P1'與PMOS管P2'串聯(lián)，其中PMOS管P1'的源極接電源KDD，柵極接輸入信號(hào) 心漏極與PMOS管P2'的源極短接，PMOS管P2'的柵極接輸入信號(hào)f，漏極與NMOS管N1'和 NMOS管N2'的漏極短接； NMOS管N3'柵極接輸入信號(hào)5，NMOS管M'柵極接輸入信號(hào)a ;NM0S管N3'和NMOS管 N4'的源極短接，并與NMOS管N1'和NMOS管N2'的漏極短接；NMOS管N3'和NMOS管N4' 的漏極短接； PMOS管P3'與PMOS管P4'串聯(lián)，其中PMOS管P3'的源極接電源KDD，柵極接輸入信號(hào) a，漏極與PMOS管P4'的源極短接，PMOS管P4'的柵極接輸入信號(hào)^，漏極與NMOS管N3'和 NMOS管M'的漏極短接； NMOS管N3'和NMOS管N4'的漏極輸入到反相器II'，反相器II'的輸出端即為輸出信 號(hào)歹（XN0R。
【文檔編號(hào)】H03K17/687GK104333362SQ201410470485
【公開(kāi)日】2015年2月4日 申請(qǐng)日期:2014年9月16日 優(yōu)先權(quán)日:2014年9月16日
【發(fā)明者】王晨旭, 韓良, 羅敏, 李 杰, 陳立章, 宋晨晨, 逄曉, 趙雷鵬 申請(qǐng)人:哈爾濱工業(yè)大學(xué)（威海）