一種快速低開銷峰值檢測電路的制作方法
【專利摘要】本發(fā)明公開了一種快速低開銷峰值檢測電路。相對于傳統(tǒng)的峰值檢測電路，本發(fā)明主要進(jìn)行了以下改進(jìn)：第一，去掉傳統(tǒng)峰值檢測電路中的充放電電容，使得峰值檢測結(jié)果更加快速且大大降低了芯片面積開銷；第二，巧妙采用了PM0S管作為四路正交信號輸入管，并使輸入管直流狀態(tài)為亞導(dǎo)通，利用四路正交信號瞬時電壓對PM0S管導(dǎo)通能力的不同得到比較電壓并與閾值電壓比較，最終得出檢測結(jié)果。本發(fā)明具有快速獲取檢測結(jié)果，低開銷，低功耗，便于集成的優(yōu)點(diǎn)。
【專利說明】一種快速低開銷峰值檢測電路

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明用于集成電路設(shè)計領(lǐng)域，具體涉及一種快速低開銷峰值檢測電路。

【背景技術(shù)】
[0002] 在當(dāng)前模擬CMOS集成電路設(shè)計領(lǐng)域，尤其在射頻接收器中，射頻（RF)信號被接 收器所接收，然而RF信號強(qiáng)度會隨著接收器距信號發(fā)射源的遠(yuǎn)近或者周圍環(huán)境的變化而 變化，如果該信號強(qiáng)度過弱，將會導(dǎo)致整個系統(tǒng)的信噪比降低，而信號過強(qiáng)將導(dǎo)致接收機(jī)飽 和，從而在信號處理的過程中引入顯著的非線性，因此，在接收通路上通常需要一個自動增 益控制電路（AGC)，來控制整個系統(tǒng)的增益，保證在弱信號輸入時有較大的增益，而在強(qiáng)信 號輸入時有較小的增益，這樣，AGC就需要一個檢測機(jī)制，并將檢測結(jié)果提供給控制電路進(jìn) 行反饋控制，這就是峰值檢測電路。 在集成電路設(shè)計中，傳統(tǒng)的峰值檢測電路往往離不開充放電電容，如圖1所示，其基 本原理就是通過檢測輸入信號幅值的不同產(chǎn)生充放電電流，電流對電容充放電產(chǎn)生比較電 壓，比較電壓與參考電壓比較得出比較結(jié)果進(jìn)而控制系統(tǒng)增益。然而，這種檢測機(jī)制也存在 一定的弊端：首先，為了得到一個穩(wěn)定的參考電壓，充放電電容的容值往往不能太小，而大 的容值意味著大的面積開銷，增加了設(shè)計的成本；其次，在對電容充電時，較大的電容會使 得充電時間較慢，這直接導(dǎo)致峰值檢測輸出結(jié)果時間較長，影響系統(tǒng)的后續(xù)操作。


【發(fā)明內(nèi)容】

[0003] 本發(fā)明是針對傳統(tǒng)峰值檢測電路檢測速度慢，面積開銷大的問題，提出了一種快 速低開銷峰值檢測電路，本發(fā)明的主要特征在于： 所述電路結(jié)構(gòu)包括高低閾值電壓產(chǎn)生電路，峰值比較電壓產(chǎn)生電路以及峰值檢測輸出 電路三個部分，電路由尾電流源IB提供偏置電流，通過PM0S管（P1)按照1:1:1:1:2的比 例分別鏡像到PM0S電流源管（P2)，PM0S電流源管（P3)，PM0S電流源管（P4)，PM0S電流源 管（P5)，PM0S管（P2)的漏端接第一電阻（R1)的一端，第一電阻（R1)的另一端與可變電阻 (Rs)串聯(lián)，可變電阻（Rs)的另一端與第二電阻（R2)串聯(lián)，第二電阻（R2)的另一端接地， PM0S管（P2)的漏端產(chǎn)生直流電壓（Ve)，（Ve)作為直流偏置電壓分別接PM0S管（P7)的柵 端，PM0S管（P8)的柵端，PM0S管（P10)的柵端，PM0S管（P11)的柵端，PM0S管（P12)的柵 端，PM0S管（P13)的柵端為其提供直流偏置，串聯(lián)可變電阻（Rs)的兩端可以根據(jù)需要產(chǎn)生 一個高電壓（VI)和一個低電壓（V2)，高電壓（VI)接到PM0S管（P9)的柵端，PM0S管（P9) 的漏端接地，PM0S管（P9)的源端與PM0S電流源管（P4)的漏端相接，同時，還與PM0S管 (P8)的源端相接，產(chǎn)生高閾值電壓（V H)并連接到第一比較器（CMP1)的正端，PM0S管（P8) 的漏端接地；低電壓（V2)接到PM0S管（P6)的柵端，PM0S管（P6)的漏端接地，PM0S管（P6) 的源端與PM0S電流源管（P3)的漏端相接，同時，還與PM0S管（P7)的源端相接，產(chǎn)生低閾 值電壓（')并連接到第二比較器（CMP2)的負(fù)端，PM0S管（P7)的漏端接地；調(diào)整直流偏 置電壓（\)，使得四路正交信號輸入管PM0S管（P10)、PM0S管（Pll)、PM0S管（P12)、PM0S 管（P13)都工作在亞閾值區(qū)，也就是說PMOS管（P10)、PM0S管（P11)、PM0S管（P12)、PM0S 管（P13)都工作在亞導(dǎo)通狀態(tài)，第一路正交信號（VIP)通過第一電容（Cl)耦合到PM0S管 (P10)的柵端，第二路正交信號（V IN)通過第二電容（C2)耦合到PM0S管（P11)的柵端，第三 路正交信號（VQP)通過第三電容（C3)耦合到PM0S管（P12)的柵端，第四路正交信號（V QN) 通過第四電容（C4)耦合到PMOS管（P13)的柵端，PMOS管（P10)的漏端，PMOS管（P11)的 漏端，PM0S管（P12)的漏端和PM0S管（P13)的漏端均接地，PM0S管（P10)的源端，PM0S管 (P11)的源端，PMOS管（P12)的源端和PMOS管（P13)的源端相接并與PMOS電流源管（P5) 的漏端相接產(chǎn)生峰值比較電壓（V。)，峰值比較電壓（V c)分別接到第一比較器（CMP1)的負(fù) 端和第二比較器（CMP2)的正端，第一比較器（CMP1)的輸出與第一 buffer(BUFl)的輸入相 接，第一 buffer(BUFl)的輸出接（SR觸發(fā)器）的（S)端，第二比較器（CMP2)的輸出與第二 buffer(BUF2)的輸入相接，第二buffer(BUF2)的輸出接（SR觸發(fā)器）的（R)端，（SR觸發(fā) 器）的輸出端（Q)接輸出端口（OUT)。 本發(fā)明的主要特點(diǎn)在于： 1. 電路的比較電壓由PMOS管作為輸入管的源極跟隨器產(chǎn)生，使輸入管工作在亞閾值 區(qū)，通過正交信號耦合到輸入管柵端的瞬時電壓對輸入管導(dǎo)通能力的不同得到比較電壓； 2. 高低閾值電壓的產(chǎn)生由一個可變電阻分壓得到，可變電阻的大小可以根據(jù)峰值檢測 的需要靈活設(shè)置，并得到合適的高低閾值電壓； 3. 省去了傳統(tǒng)峰值檢測電路中的充放電電容，大大減小了芯片面積開銷，提高了檢測 速度。

【專利附圖】

【附圖說明】
[0004] 圖1傳統(tǒng)應(yīng)用中峰值檢測電路結(jié)構(gòu)示意圖； 圖2本發(fā)明提出的快速低開銷峰值檢測電路結(jié)構(gòu)； 圖3四路正交信號某一瞬時電壓不意圖。

【具體實(shí)施方式】
[0005] 以下結(jié)合附圖，詳細(xì)說明發(fā)明公開的一種快速低開銷峰值檢測電路結(jié)構(gòu)和工作過 程。 在本發(fā)明的實(shí)施例中，如圖2所示，整個峰值檢測電路主要由高低閾值電壓產(chǎn)生電路， 峰值比較電壓產(chǎn)生電路以及峰值檢測輸出電路三個部分組成。 電路由尾電流源IB提供偏置電流，通過PM0S管P1按照1:1:1:1:2的比例分別鏡像到 PM0S電流源管P2, PM0S電流源管P3, PM0S電流源管P4, PM0S電流源管P5, PM0S管P2的漏 端接第一電阻R1的一端，第一電阻R1的另一端與可變電阻Rs串聯(lián)，可變電阻Rs的另一端 與第二電阻R2串聯(lián)，第二電阻R2的另一端接地，PM0S管P2的漏端產(chǎn)生直流電壓V e，Ve作 為直流偏置電壓分別接PMOS管P7的柵端，PMOS管P8的柵端，PMOS管P10的柵端，PMOS管 P11的柵端，PM0S管P12的柵端，PM0S管P13的柵端為其提供直流偏置，串聯(lián)可變電阻Rs 的兩端可以根據(jù)需要產(chǎn)生一個高電壓VI和一個低電壓V2,高電壓VI接到PMOS管P9的柵 端，PM0S管P9的漏端接地，PM0S管P9的源端與PM0S電流源管P4的漏端相接，同時，還與 PM0S管P8的源端相接，PM0S管（P8)的漏端接地，PM0S管P8、PM0S管P9以及PM0S管P4 一起構(gòu)成了一個源極跟隨器，其輸出產(chǎn)生高閾值電壓VH并連接到第一比較器CMP1的正端； 低電壓V2接到PMOS管P6的柵端，PMOS管P6的漏端接地，PMOS管P6的源端與PMOS電流 源管P3的漏端相接，同時，還與PMOS管P7的源端相接，PMOS管P7的漏端接地，PMOS管P6、 PMOS管P7以及PMOS管P3 -起構(gòu)成了一個源極跟隨器，其輸出產(chǎn)生低閾值電壓\并連接 到第二比較器CMP2的負(fù)端，高、低閾值電壓將用于與峰值電壓的比較得出檢測結(jié)果。 在峰值比較電壓產(chǎn)生電路中，調(diào)整直流偏置電壓Ve，使得四路正交信號輸入管PMOS管 P10、PM0S管P11、PM0S管P12、PM0S管P13都工作在亞閾值區(qū)，也就是說PMOS管P10、PM0S 管Pll、PMOS管P12、PMOS管P13都工作在亞導(dǎo)通狀態(tài)，第一路正交信號VIP通過第一電容 C1耦合到PMOS管P10的柵端，第二路正交信號VIN通過第二電容C2耦合到PMOS管P11的 柵端，第三路正交信號V QP通過第三電容C3耦合到PMOS管P12的柵端，第四路正交信號VQN 通過第四電容C4耦合到PMOS管P13的柵端，PMOS管P10的漏端，PMOS管P11的漏端，PMOS 管P12的漏端和PMOS管P13的漏端均接地，PMOS管P10的源端，PMOS管P11的源端，PMOS 管P12的源端和PMOS管P13的源端相接并與PMOS電流源管P5的漏端相接，同樣構(gòu)成了一 個源極跟隨器，這樣做的主要目的是，當(dāng)四路正交信號分別通過電容耦合到輸入管的柵端 時，四個輸入管的直流工作狀態(tài)都處于亞閾值區(qū)，但其工作狀態(tài)還將受到耦合到柵端的四 路正交交流信號的影響，為了更加直觀的解釋峰值比較電壓的產(chǎn)生，可以選擇某一瞬時時 刻四路正交信號的狀態(tài)進(jìn)行分析，如圖3所示，四路正交信號％ [)、￥"、￥(^、￥_，每路信號間相 位相差90°，假設(shè)直流偏置電壓VG處于四路正交信號以外，當(dāng)四路正交信號經(jīng)過耦合電容 后，變成了以電壓\為共模電壓的四路正交信號，這里分別用V10表示信號V IP經(jīng)第一電容 C1到PMOS管P10的柵端電壓，用VII表示信號VIN經(jīng)第二電容C2到PMOS管P11的柵端電 壓，用V12表示信號V QP經(jīng)第三電容C3到PMOS管P12的柵端電壓，用V13表示信號VQN經(jīng)第 四電容C4到PMOS管P13的柵端電壓，在虛線所示的t時刻，電壓V10和電壓V12的瞬時電 壓剛好等于共模電壓\，由于每個信號之間相位相差90°，所以此時，電壓VII處于正弦信 號的波峰，電壓V13處于正弦信號的波谷，處于共模電壓的V10和V12將繼續(xù)保持PMOS管 P10和PMOS管P12處于亞導(dǎo)通狀態(tài)，處于波峰的瞬時電壓VII比共模電壓Ve還高，PMOS管 P11將繼續(xù)處于亞導(dǎo)通狀態(tài)，理論上PMOS管P11的源端電壓會提高，但由于PMOS管P11已 工作在亞導(dǎo)通狀態(tài)，所以電壓提高的幅度非常有限，相反，處于波谷的瞬時電壓V13比共模 電壓V e低，會使PMOS管P13導(dǎo)通能力加強(qiáng)甚至如果幅值過大會使其進(jìn)入飽和區(qū)，PMOS管 P13的源端電壓會被拉低，其下拉能力明顯要大于上拉能力，這樣就產(chǎn)生了隨正交輸入信號 電壓幅值變化的峰值比較電壓％。瞬時時刻t的選擇是一種比較典型的時刻，此瞬時時刻 的分析原理適用于其它任何瞬時時刻的分析。 在峰值檢測輸出電路中，峰值比較電壓V。分別接到第一比較器CMP1的負(fù)端和第二比 較器CMP2的正端，第一比較器CMP1的輸出與第一 buffer BUF1的輸入相接，第一 buffer BUF1的輸出接SR觸發(fā)器的S端，第二比較器CMP2的輸出與第二buffer BUF2的輸入相接， 第二buffer BUF2的輸出接SR觸發(fā)器的R端，SR觸發(fā)器的輸出端Q接輸出端口 OUT，峰值 檢測輸出的結(jié)果如下表所示， 表1

【權(quán)利要求】
1. 一種快速低開銷峰值檢測電路，其特征在于，所述電路結(jié)構(gòu)包括高低閾值電壓產(chǎn)生 電路，峰值比較電壓產(chǎn)生電路以及峰值檢測輸出電路三個部分，電路由尾電流源I B提供偏 置電流，通過PMOS管（P1)按照1:1:1:1:2的比例分別鏡像到PMOS電流源管（P2)，PMOS 電流源管（P3)，PMOS電流源管（P4)，PMOS電流源管（P5)，PMOS管（P2)的漏端接第一電阻 (R1)的一端，第一電阻（R1)的另一端與可變電阻（Rs)串聯(lián)，可變電阻（Rs)的另一端與第 二電阻（R2)串聯(lián)，第二電阻（R2)的另一端接地，PMOS管（P2)的漏端產(chǎn)生直流電壓（V e)， (\)作為直流偏置電壓分別接PMOS管（P7)的柵端，PMOS管（P8)的柵端，PMOS管（P10)的 柵端，PMOS管（P11)的柵端，PMOS管（P12)的柵端，PMOS管（P13)的柵端為其提供直流偏 置，串聯(lián)可變電阻（Rs)的兩端可以根據(jù)需要產(chǎn)生一個高電壓（VI)和一個低電壓（V2)，高電 壓（VI)接到PMOS管（P9)的柵端，PMOS管（P9)的漏端接地，PMOS管（P9)的源端與PMOS 電流源管（P4)的漏端相接，同時，還與PMOS管（P8)的源端相接，產(chǎn)生高閾值電壓（VH)并連 接到第一比較器（CMP1)的正端，PMOS管（P8)的漏端接地；低電壓（V2)接到PMOS管（P6) 的柵端，PMOS管（P6)的漏端接地，PMOS管（P6)的源端與PMOS電流源管（P3)的漏端相接， 同時，還與PMOS管（P7)的源端相接，產(chǎn)生低閾值電壓（VJ并連接到第二比較器（CMP2)的 負(fù)端，PMOS管（P7)的漏端接地；調(diào)整直流偏置電壓（V e)，使得四路正交信號輸入管PMOS管 (P10)、PMOS管（Pll)、PMOS管（P12)、PMOS管（P13)都工作在亞閾值區(qū)，也就是說PMOS管 (P10)、PMOS管（Pll)、PMOS管（P12)、PMOS管（P13)都工作在亞導(dǎo)通狀態(tài)，第一路正交信 號（V IP)通過第一電容（C1)耦合到PMOS管（P10)的柵端，第二路正交信號（VIN)通過第二 電容（C2)耦合到PMOS管（P11)的柵端，第三路正交信號（V QP)通過第三電容（C3)耦合到 PMOS管（P12)的柵端，第四路正交信號（VJ通過第四電容（C4)耦合到PMOS管（P13)的 柵端，PMOS管（P10)的漏端，PMOS管（P11)的漏端，PMOS管（P12)的漏端和PMOS管（P13) 的漏端均接地，PMOS管（P10)的源端，PMOS管（P11)的源端，PMOS管（P12)的源端和PMOS 管（P13)的源端相接并與PMOS電流源管（P5)的漏端相接產(chǎn)生峰值比較電壓（Vc)，峰值比 較電壓（V c)分別接到第一比較器（CMP1)的負(fù)端和第二比較器（CMP2)的正端，第一比較器 (CMP1)的輸出與第一buffer (BUF1)的輸入相接，第一buffer (BUF1)的輸出接（SR觸發(fā)器） 的⑶端，第二比較器（CMP2)的輸出與第二buffer (BUF2)的輸入相接，第二buffer (BUF2) 的輸出接（SR觸發(fā)器）的（R)端，（SR觸發(fā)器）的輸出端（Q)接輸出端口（OUT)。
【文檔編號】H03G3/20GK104218909SQ201410439659
【公開日】2014年12月17日 申請日期:2014年9月1日 優(yōu)先權(quán)日:2014年9月1日
【發(fā)明者】王志鵬 申請人:長沙景嘉微電子股份有限公司