一種倍頻電路及倍頻方法
【專利摘要】本發(fā)明涉及一種倍頻電路及倍頻方法。該倍頻電路利用D觸發(fā)器產(chǎn)生與輸入脈沖同頻的脈沖，接入與非門的一個輸入端，利用信號的傳輸延遲產(chǎn)生高頻脈沖，通過12位的二進(jìn)制計數(shù)器對其計數(shù)，并通過數(shù)模轉(zhuǎn)換芯片和運放將其轉(zhuǎn)換為電壓模擬量，采用比較器與倍頻設(shè)定值相比較，如果產(chǎn)生的脈沖頻率比設(shè)定值高，輸出高電平，將D觸發(fā)器復(fù)位，與非門停止輸出高頻脈沖，如果產(chǎn)生的脈沖頻率比設(shè)定值低，則繼續(xù)輸出高頻脈沖，直到達(dá)到設(shè)定的頻率。本發(fā)明電路結(jié)構(gòu)簡單，易于實現(xiàn)，成本低廉，可廣泛在應(yīng)用各個領(lǐng)域。
【專利說明】一種倍頻電路及倍頻方法

【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及一種倍頻電路及倍頻方法。

【背景技術(shù)】
[0002]目前常用的倍頻方法是鎖相環(huán)法，鎖相環(huán)路是一種反饋控制電路，簡稱鎖相環(huán)(PLL, Phase-Locked Loop)。鎖相環(huán)的特點是:利用外部輸入的參考信號控制環(huán)路內(nèi)部振蕩信號的頻率和相位。因鎖相環(huán)可以實現(xiàn)輸出信號頻率對輸入信號頻率的自動跟蹤，所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在工作的過程中，當(dāng)輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱的由來。鎖相環(huán)通常由鑒相器(PD，Phase Detector)、環(huán)路濾波器(LF, Loop Filter)和壓控振蕩器(VC0, Voltage Controlled Oscillator)三部分組成，鎖相環(huán)組成的原理框圖如圖1所示。


【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于提供一種倍頻電路及倍頻方法，該倍頻電路電路結(jié)構(gòu)簡單，易于實現(xiàn)，成本低廉，可廣泛在應(yīng)用各個領(lǐng)域。
[0004]為實現(xiàn)上述目的，本發(fā)明的技術(shù)方案是:一種倍頻電路，包括一 D觸發(fā)器、一與非門、一二進(jìn)制計數(shù)器、一數(shù)模轉(zhuǎn)換芯片、一運放、一比較器、第一至第四電阻、一可變電阻器、第一至第二電容和一二極管；所述D觸發(fā)器的時鐘輸入端連接至一脈沖信號輸出端，所述D觸發(fā)器的S端接GND，所述D觸發(fā)器的R端經(jīng)第一電阻連接至GND，所述D觸發(fā)器的正相輸出端連接至所述與非門的第一輸入端，所述D觸發(fā)器的反相輸出端分別連接至所述D觸發(fā)器的D端和所述二進(jìn)制計數(shù)器的R端；所述與非門的第二輸入端與所述與非門的輸出端和所述二進(jìn)制計數(shù)器的時鐘信號輸入端連接，所述與非門的輸出端作為高頻脈沖輸出端；所述二進(jìn)制計數(shù)器的并行輸出端連接至所述數(shù)模轉(zhuǎn)換芯片的并行輸入端；所述數(shù)模轉(zhuǎn)換芯片的ref端接至+12V，所述數(shù)模轉(zhuǎn)換芯片的FB端經(jīng)第二電阻與所述第一電容的一端、所述運放的輸出端和第三電阻的一端連接，所述數(shù)模轉(zhuǎn)換芯片的第一輸出端接GND，所述數(shù)模轉(zhuǎn)換芯片的第二輸出端與所述第一電容的另一端和所述運放的反相輸入端連接，所述運放的正相輸入端連接至GND ;所述第三電阻的另一端分別連接至所述比較器的正相輸入端和第四電阻的一端連接，所述第四電阻的另一端與所述可變電阻器的變阻端和所述第二電容的一端連接，所述第二電容的另一端連接至地；所述可變電阻器的一端連接至+2.5V，所述可變電阻器的另一端連接至GND ;所述比較器的的反相輸入端連接至GND，所述比較器的輸出端經(jīng)所述二極管連接至所述D觸發(fā)器的R端。
[0005]在本發(fā)明實施例中，所述D觸發(fā)器為CM0S4013。
[0006]在本發(fā)明實施例中，所述與非門為CM0S4011。
[0007]在本發(fā)明實施例中，所述二進(jìn)制計數(shù)器為12位二進(jìn)制計數(shù)器，該二進(jìn)制計數(shù)器為CMOS 4040。
[0008]在本發(fā)明實施例中，所述數(shù)模轉(zhuǎn)換芯片為AD7521。
[0009]在本發(fā)明實施例中，所述運放為LF347。
[0010]在本發(fā)明實施例中，所述比較器為LF347。
[0011]本發(fā)明還提供了一種基于上述倍頻電路的倍頻方法，包括如下步驟，
步驟S1:利用D觸發(fā)器產(chǎn)生與輸入脈沖同頻的脈沖，并經(jīng)所述與非門的一個輸入引腳，利用信號的傳輸延遲產(chǎn)生高頻脈沖；
步驟S2:通過二進(jìn)制計數(shù)器對步驟SI產(chǎn)生的高頻脈沖進(jìn)行計數(shù)，并通過數(shù)模轉(zhuǎn)換芯片和運放將該計數(shù)值轉(zhuǎn)換為電壓模擬量；
步驟S3:將所述步驟S2的電壓模擬量通過比較器與倍頻設(shè)定值相比較；
步驟S4:若電壓模擬量比倍頻設(shè)定值高，則比較器輸出端輸出高電平，將D觸發(fā)器復(fù)位，使得與非門停止輸出高頻脈沖，若電壓模擬量比倍頻設(shè)定值低，則與非門繼續(xù)輸出高頻脈沖，直到達(dá)到倍頻設(shè)定值。
[0012]相較于現(xiàn)有技術(shù)，本發(fā)明具有以下有益效果:本發(fā)明電路結(jié)構(gòu)簡單，易于實現(xiàn)，成本低廉，可廣泛在應(yīng)用各個領(lǐng)域。

【專利附圖】

【附圖說明】
[0013]圖1為現(xiàn)有鎖相環(huán)原理框圖。
[0014]圖2是本發(fā)明的倍頻電路原理框圖。

【具體實施方式】
[0015]下面結(jié)合附圖，對本發(fā)明的技術(shù)方案進(jìn)行具體說明。
[0016]如圖2所示，本發(fā)明的一種倍頻電路，包括一 D觸發(fā)器(本實施例中采用CM0S4013)、一與非門(本實施例中采用CM0S4011)、一二進(jìn)制計數(shù)器(本實施例中采用12位二進(jìn)制計數(shù)器CM0S4040)、一數(shù)模轉(zhuǎn)換芯片(本實施例中采用AD7521)、一運放(本實施的運放采用集成4運放的LF347的其中一運放)、一比較器(本實施的比較器采用集成4運放的LF347的其中一運放)、第一至第四電阻、一可變電阻器、第一至第二電容和一二極管；所述D觸發(fā)器的時鐘輸入端連接至一脈沖信號輸出端，所述D觸發(fā)器的S端接GND，所述D觸發(fā)器的R端經(jīng)第一電阻連接至GND，所述D觸發(fā)器的正相輸出端連接至所述與非門的第一輸入端，所述D觸發(fā)器的反相輸出端分別連接至所述D觸發(fā)器的D端和所述二進(jìn)制計數(shù)器的R端；所述與非門的第二輸入端與所述與非門的輸出端和所述二進(jìn)制計數(shù)器的時鐘信號輸入端連接，所述與非門的輸出端作為高頻脈沖輸出端；所述二進(jìn)制計數(shù)器的并行輸出端連接至所述數(shù)模轉(zhuǎn)換芯片的并行輸入端(即12位二進(jìn)制計數(shù)器的12位并行輸出端與數(shù)模轉(zhuǎn)換芯片的12位并行輸入端一一對應(yīng)連接);所述數(shù)模轉(zhuǎn)換芯片的ref端接至+2.5V，所述數(shù)模轉(zhuǎn)換芯片的FB端經(jīng)第二電阻與所述第一電容的一端、所述運放的輸出端和第三電阻的一端連接，所述數(shù)模轉(zhuǎn)換芯片的第一輸出端接GND，所述數(shù)模轉(zhuǎn)換芯片的第二輸出端與所述第一電容的另一端和所述運放的反相輸入端連接，所述運放的正相輸入端連接至GND;所述第三電阻的另一端分別連接至所述比較器的正相輸入端和第四電阻的一端連接，所述第四電阻的另一端與所述可變電阻器的變阻端和所述第二電容的一端連接，所述第二電容的另一端連接至地；所述可變電阻器的一端連接至+12V，所述可變電阻器的另一端連接至GND ；所述比較器的的反相輸入端連接至GND，所述比較器的輸出端經(jīng)所述二極管連接至所述D觸發(fā)器的R端。
[0017]本發(fā)明的倍頻電路的基本原理:如圖2所示，利用D觸發(fā)器(ICl)產(chǎn)生與輸入脈沖同頻的脈沖，接入與非門(IC2)的一個輸入引腳，利用信號的傳輸延遲產(chǎn)生高頻脈沖，通過
12位的二進(jìn)制計數(shù)器(IC3)對其計數(shù)，并通過數(shù)模轉(zhuǎn)換芯片(IC4)和運放(IC5A)將其轉(zhuǎn)換為電壓模擬量，并用比較器(IC5B)與倍頻設(shè)定值(電壓值)相比較，如果產(chǎn)生的脈沖頻率比設(shè)定值高，輸出高電平，將D觸發(fā)器(ICl)復(fù)位，與非門(IC2)停止輸出高頻脈沖，如果產(chǎn)生的脈沖頻率比設(shè)定值低，則繼續(xù)輸出高頻脈沖，直到達(dá)到設(shè)定的頻率。
[0018]本發(fā)明通過簡單的CM0S4000系列通用數(shù)字集成電路搭建了倍頻電路,該電路通過電位器輸出倍頻連續(xù)可調(diào)的脈沖，具有較低的成本，可廣泛在應(yīng)用各個領(lǐng)域。
[0019]本發(fā)明還提供了一種基于上述倍頻電路的倍頻方法，包括如下步驟，
步驟S1:利用D觸發(fā)器產(chǎn)生與輸入脈沖同頻的脈沖，并經(jīng)所述與非門的一個輸入引腳，利用信號的傳輸延遲產(chǎn)生高頻脈沖；
步驟S2:通過二進(jìn)制計數(shù)器對步驟SI產(chǎn)生的高頻脈沖進(jìn)行計數(shù)，并通過數(shù)模轉(zhuǎn)換芯片和運放將該計數(shù)值轉(zhuǎn)換為電壓模擬量；
步驟S3:將所述步驟S2的電壓模擬量通過比較器與倍頻設(shè)定值相比較；
步驟S4:若電壓模擬量比倍頻設(shè)定值高，則比較器輸出端輸出高電平，將D觸發(fā)器復(fù)位，使得與非門停止輸出高頻脈沖，若電壓模擬量比倍頻設(shè)定值低，則與非門繼續(xù)輸出高頻脈沖，直到達(dá)到倍頻設(shè)定值。
[0020]以上是本發(fā)明的較佳實施例，凡依本發(fā)明技術(shù)方案所作的改變，所產(chǎn)生的功能作用未超出本發(fā)明技術(shù)方案的范圍時，均屬于本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種倍頻電路，其特征在于:包括一 D觸發(fā)器、一與非門、一二進(jìn)制計數(shù)器、一數(shù)模轉(zhuǎn)換芯片、一運放、一比較器、第一至第四電阻、一可變電阻器、第一至第二電容和一二極管；所述D觸發(fā)器的時鐘輸入端連接至一脈沖信號輸出端，所述D觸發(fā)器的S端接GND，所述D觸發(fā)器的R端經(jīng)第一電阻連接至GND，所述D觸發(fā)器的正相輸出端連接至所述與非門的第一輸入端，所述D觸發(fā)器的反相輸出端分別連接至所述D觸發(fā)器的D端和所述二進(jìn)制計數(shù)器的R端；所述與非門的第二輸入端與所述與非門的輸出端和所述二進(jìn)制計數(shù)器的時鐘信號輸入端連接，所述與非門的輸出端作為高頻脈沖輸出端；所述二進(jìn)制計數(shù)器的并行輸出端連接至所述數(shù)模轉(zhuǎn)換芯片的并行輸入端；所述數(shù)模轉(zhuǎn)換芯片的ref端接至+2.5V，所述數(shù)模轉(zhuǎn)換芯片的FB端經(jīng)第二電阻與所述第一電容的一端、所述運放的輸出端和第三電阻的一端連接，所述數(shù)模轉(zhuǎn)換芯片的第一輸出端接GND，所述數(shù)模轉(zhuǎn)換芯片的第二輸出端與所述第一電容的另一端和所述運放的反相輸入端連接，所述運放的正相輸入端連接至GND;所述第三電阻的另一端分別連接至所述比較器的正相輸入端和第四電阻的一端連接，所述第四電阻的另一端與所述可變電阻器的變阻端和所述第二電容的一端連接，所述第二電容的另一端連接至地；所述可變電阻器的一端連接至+12V，所述可變電阻器的另一端連接至GND ；所述比較器的的反相輸入端連接至GND，所述比較器的輸出端經(jīng)所述二極管連接至所述D觸發(fā)器的R端。
2.根據(jù)權(quán)利要求1所述的一種倍頻電路，其特征在于:所述D觸發(fā)器為CM0S4013。
3.根據(jù)權(quán)利要求1所述的一種倍頻電路，其特征在于:所述與非門為CM0S4011。
4.根據(jù)權(quán)利要求1所述的一種倍頻電路，其特征在于:所述二進(jìn)制計數(shù)器為12位二進(jìn)制計數(shù)器，該二進(jìn)制計數(shù)器為CM0S4040。
5.根據(jù)權(quán)利要求1所述的一種倍頻電路，其特征在于:所述數(shù)模轉(zhuǎn)換芯片為AD7521。
6.根據(jù)權(quán)利要求1所述的一種倍頻電路，其特征在于:所述運放為LF347。
7.根據(jù)權(quán)利要求1所述的一種倍頻電路，其特征在于:所述比較器為LF347。
8.一種基于權(quán)利要求1倍頻電路的倍頻方法，其特征在于:包括如下步驟， 步驟S1:利用D觸發(fā)器產(chǎn)生與輸入脈沖同頻的脈沖，并經(jīng)所述與非門的一個輸入引腳，利用信號的傳輸延遲產(chǎn)生高頻脈沖； 步驟S2:通過二進(jìn)制計數(shù)器對步驟SI產(chǎn)生的高頻脈沖進(jìn)行計數(shù)，并通過數(shù)模轉(zhuǎn)換芯片和運放將該計數(shù)值轉(zhuǎn)換為電壓模擬量； 步驟S3:將所述步驟S2的電壓模擬量通過比較器與倍頻設(shè)定值相比較； 步驟S4:若電壓模擬量比倍頻設(shè)定值高，則比較器輸出端輸出高電平，將D觸發(fā)器復(fù)位，使得與非門停止輸出高頻脈沖，若電壓模擬量比倍頻設(shè)定值低，則與非門繼續(xù)輸出高頻脈沖，直到達(dá)到倍頻設(shè)定值。
【文檔編號】H03B19/00GK104052406SQ201410322106
【公開日】2014年9月17日 申請日期:2014年7月8日 優(yōu)先權(quán)日:2014年7月8日
【發(fā)明者】陳康 申請人:福州大學(xué)