亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

多傳感器噪聲預(yù)測濾波的系統(tǒng)和方法

文檔序號:7546131閱讀:262來源:國知局
多傳感器噪聲預(yù)測濾波的系統(tǒng)和方法
【專利摘要】本發(fā)明涉及多傳感器噪聲預(yù)測濾波的系統(tǒng)和方法,并提供基于數(shù)據(jù)處理電路中的多數(shù)據(jù)流的分支度量計算的系統(tǒng)和方法。
【專利說明】多傳感器噪聲預(yù)測濾波的系統(tǒng)和方法
[0001] 相關(guān)申請的交叉引用
[0002] 本申請要求Yang于2013年8月29日申請的No.61/871, 437、名稱為"Systems andMethodsforMultipleSensorNoisePredictiveFiltering"(多傳感器噪聲預(yù)測濾波 的系統(tǒng)和方法)的美國專利申請的優(yōu)先權(quán),作為其的非臨時申請。上述臨時專利申請的全 部內(nèi)容在此通過引用而被并入,以用于所有目的。

【技術(shù)領(lǐng)域】
[0003] 本發(fā)明涉及數(shù)據(jù)處理電路中的基于多數(shù)據(jù)流的分支度量計算的系統(tǒng)和方法。

【背景技術(shù)】
[0004] 已經(jīng)開發(fā)出各種數(shù)據(jù)傳輸系統(tǒng),包括將數(shù)據(jù)傳輸?shù)酱鎯橘|(zhì)并且從存儲介質(zhì)傳輸 數(shù)據(jù)的存儲系統(tǒng)。任何傳輸?shù)男Ч际艿綌?shù)據(jù)傳輸中出現(xiàn)的噪聲和準(zhǔn)確讀取存儲介質(zhì)上的 數(shù)據(jù)的能力的影響。為了提高準(zhǔn)確度,可以使用多個傳感器來讀取存儲介質(zhì)上的數(shù)據(jù)。對 數(shù)據(jù)流中的每一個進(jìn)行處理并得到結(jié)果。然而,在某些情況下,由于不能充分地對噪聲進(jìn)行 濾波,所以從多個流得到的結(jié)果并不準(zhǔn)確。
[0005] 因此,至少出于上述原因,本領(lǐng)域中存在用于數(shù)據(jù)處理的高級系統(tǒng)和方法的需要。


【發(fā)明內(nèi)容】

[0006] 本發(fā)明涉及數(shù)據(jù)處理電路中的基于多數(shù)據(jù)流的分支度量計算的系統(tǒng)和方法。
[0007] 本發(fā)明的各個實施例提供數(shù)據(jù)處理系統(tǒng),所述數(shù)據(jù)處理系統(tǒng)包括:第一多流噪聲 預(yù)測濾波器電路,可操作地用來根據(jù)第二數(shù)據(jù)輸入的先前實例和第一數(shù)據(jù)輸入的基于非矩 陣的組合,生成與第一數(shù)據(jù)輸入對應(yīng)的第一中間輸出;第二多流噪聲預(yù)測濾波器電路,可操 作地用來根據(jù)第一數(shù)據(jù)輸入的先前實例和第二數(shù)據(jù)輸入的基于非矩陣的組合,生成與第二 數(shù)據(jù)輸入對應(yīng)的第二中間輸出;以及組合電路,可操作地用來組合至少第一中間輸出和第 二中間輸出,以產(chǎn)生組合分支度量。
[0008] 本
【發(fā)明內(nèi)容】
僅僅提供本發(fā)明某些實施例的概要。根據(jù)以下詳細(xì)描述、所附權(quán)利要 求和附圖,本發(fā)明的許多其它目的、特征、優(yōu)點和其它實施例將變得更加完全地顯而易見。

【專利附圖】

【附圖說明】
[0009] 通過參考說明書剩余部分所描述的附圖,可以實現(xiàn)對本發(fā)明各個實施例的進(jìn)一步 理解。附圖中,在多幅附圖中始終使用相似的附圖標(biāo)記來指相似的組件。在某些情況下,包 含小寫字母的子標(biāo)記與附圖標(biāo)記相關(guān)聯(lián),以指明多個相似組件中的一個。當(dāng)在沒有指定現(xiàn) 有子標(biāo)記的情況下對附圖標(biāo)記進(jìn)行引用時,其意指所有這樣的多個相似組件。
[0010] 圖Ia-Id描述了具有根據(jù)本發(fā)明某些實施例的多流噪聲濾波電路的數(shù)據(jù)處理電 路;
[0011] 圖2a-2b是顯示了根據(jù)本發(fā)明某些實施例的使用多流噪聲濾波的數(shù)據(jù)處理方法 的流程圖;以及
[0012] 圖3顯示了包括讀通道的存儲設(shè)備,所述讀通道具有根據(jù)本發(fā)明的一個或多個實 施例的多流噪聲濾波電路。

【具體實施方式】
[0013] 本發(fā)明涉及執(zhí)行數(shù)據(jù)處理的系統(tǒng)和方法,并且更具體地涉及用于數(shù)據(jù)處理系統(tǒng)中 自適應(yīng)參數(shù)修改的系統(tǒng)和方法。
[0014] 本發(fā)明的各個實施例提供包括數(shù)據(jù)檢測器電路和數(shù)據(jù)解碼器電路的數(shù)據(jù)處理電 路。數(shù)據(jù)檢測器電路包括一個或多個多流噪聲預(yù)測電路,作為數(shù)據(jù)檢測器電路的一部分。將 數(shù)據(jù)檢測器電路的檢測輸出提供給數(shù)據(jù)解碼器電路,所述數(shù)據(jù)解碼器電路應(yīng)用數(shù)據(jù)解碼算 法以試圖恢復(fù)原始寫入數(shù)據(jù)集。當(dāng)數(shù)據(jù)解碼算法的應(yīng)用產(chǎn)生原始寫入數(shù)據(jù)集時,解碼輸出 被稱作已經(jīng)"收斂(converge)"。在某些情況下,這種收斂通過滿足數(shù)據(jù)解碼算法中所依賴 的所有奇偶校驗方程來表示?;谠诖怂峁┑墓_內(nèi)容,本領(lǐng)域技術(shù)人員將認(rèn)識到認(rèn)為 解碼輸出已經(jīng)收斂的各種情形。這種收斂的數(shù)據(jù)集被作為數(shù)據(jù)處理電路的輸出來提供。通 過數(shù)據(jù)檢測器電路和數(shù)據(jù)解碼器電路的完整周期被稱作"全局迭代"。在某些情況下,數(shù)據(jù) 處理電路被設(shè)計成允許多次全局迭代。在各種情況下,數(shù)據(jù)解碼電路可以在給定的全局迭 代期間對檢測輸出多次應(yīng)用數(shù)據(jù)解碼算法。在此情況下,數(shù)據(jù)解碼算法的每次應(yīng)用在此被 稱作"局部迭代"。
[0015] 本發(fā)明的各個實施例提供數(shù)據(jù)處理系統(tǒng),所述數(shù)據(jù)處理系統(tǒng)包括:第一多流噪聲 預(yù)測濾波器電路,可操作地用來根據(jù)第二數(shù)據(jù)輸入的先前實例和第一數(shù)據(jù)輸入的基于非矩 陣的組合,生成與第一數(shù)據(jù)輸入對應(yīng)的第一中間輸出;第二多流噪聲預(yù)測濾波器電路,可操 作地用來根據(jù)第一數(shù)據(jù)輸入的先前實例和第二數(shù)據(jù)輸入的基于非矩陣的組合,生成與第二 數(shù)據(jù)輸入對應(yīng)的第二中間輸出;以及組合電路,可操作地用來組合至少第一中間輸出和第 二中間輸出,以產(chǎn)生組合分支度量。
[0016] 在上述實施例的某些實例中,系統(tǒng)進(jìn)一步包括數(shù)據(jù)檢測器電路,所述數(shù)據(jù)檢測器 電路包括第一多流噪聲預(yù)測濾波器電路和第二多流噪聲預(yù)測濾波器電路,并且可操作地用 來至少部分地基于組合分支度量,提供與第一數(shù)據(jù)輸入和第二數(shù)據(jù)輸入對應(yīng)的檢測輸出。 在某些情況下,系統(tǒng)進(jìn)一步包括數(shù)據(jù)解碼器電路,可操作地用來對檢測輸出應(yīng)用數(shù)據(jù)解碼 算法,以恢復(fù)與第一數(shù)據(jù)輸入和第二數(shù)據(jù)輸入對應(yīng)的原始數(shù)據(jù)集。在一種特定情況下,數(shù)據(jù) 解碼算法是低密度奇偶校驗算法。在某些情況下,數(shù)據(jù)檢測器電路應(yīng)用Viterbi算法數(shù)據(jù) 檢測。
[0017] 在上述實施例的一個或多個實例中,第一多流噪聲預(yù)測濾波器電路的操作至少部 分地基于第一系數(shù)集,以及第二多流噪聲預(yù)測濾波器電路的操作至少部分地基于第二系數(shù) 集。在這些實例中,系統(tǒng)進(jìn)一步包括校準(zhǔn)電路,可操作地用來:基于第一數(shù)據(jù)輸入和理想的 第一數(shù)據(jù)輸入之間的差別生成第一系數(shù)集,并且基于第二數(shù)據(jù)輸入和理想的第二數(shù)據(jù)輸入 之間的差別生成第二系數(shù)集。在上述實施例的各種實例中,組合電路是累加電路,其可操作 地用來對第一中間輸出和至少第二中間輸出進(jìn)行求和,以產(chǎn)生組合分支度量。在上述實施 例的某些實例中,生成第一中間輸出是通過使用第一線性計算來完成的,生成第二中間輸 出是通過使用第二線性計算來完成的。
[0018] 在上述實施例的各種實例中,數(shù)據(jù)處理系統(tǒng)作為包括存儲介質(zhì)的存儲設(shè)備的一部 分來實現(xiàn)。存儲介質(zhì)至少包括第一軌道和第二軌道。第一數(shù)據(jù)輸入和第二數(shù)據(jù)輸入的組合 可以是從第一軌道獲得的第一數(shù)據(jù)輸入和第二數(shù)據(jù)輸入,或者從第一軌道獲得的第一數(shù)據(jù) 輸入和從第二軌道獲得的第二數(shù)據(jù)輸入,其中分支度量標(biāo)簽包括來自多個軌道的位組合, 以用于聯(lián)合檢測。在上述實施例的某些實例中,數(shù)據(jù)處理系統(tǒng)作為包括存儲介質(zhì)的存儲設(shè) 備的一部分來實現(xiàn)。存儲介質(zhì)包括軌道。第一數(shù)據(jù)輸入對應(yīng)于沿著軌道中的特定一個軌道 的第一采樣位置,第二數(shù)據(jù)輸入對應(yīng)于沿著軌道中的特定一個軌道的第二采樣位置,在同 一采樣時間對第一采樣位置和第二采樣位置進(jìn)行采樣。
[0019] 本發(fā)明的其他實施例提供方法,所述方法包括:根據(jù)第二數(shù)據(jù)輸入的先前實例和 第一數(shù)據(jù)輸入的基于非矩陣的組合,使用第一多流噪聲預(yù)測濾波器電路生成與第一數(shù)據(jù)輸 入對應(yīng)的第一中間輸出;根據(jù)第一數(shù)據(jù)輸入的先前實例和第二數(shù)據(jù)輸入的基于非矩陣的組 合,使用第二多流噪聲預(yù)測濾波器電路生成與第二數(shù)據(jù)輸入對應(yīng)的第二中間輸出;以及對 第一中間輸出和至少第二中間輸出進(jìn)行求和,以產(chǎn)生組合分支度量。
[0020] 本發(fā)明的又一其它實施例提供存儲設(shè)備,所述存儲設(shè)備包括:存儲介質(zhì);頭組件, 其與存儲介質(zhì)相關(guān)地布置并且可操作地用來提供第一感測信號和第二感測信號,所述第一 感測信號和第二感測信號對應(yīng)于沿著存儲介質(zhì)的軌道的信息;以及讀通道電路。讀通道電 路包括:模擬前端電路,可操作地用來提供與第一感測信號對應(yīng)的第一模擬信號,和與第二 感測信號對應(yīng)的第二模擬信號;模數(shù)轉(zhuǎn)換器電路,可操作地用來對第一模擬信號進(jìn)行采樣, 以產(chǎn)生第一數(shù)字樣本序列,并且對第二模擬信號進(jìn)行采樣,以產(chǎn)生第二數(shù)字樣本序列;均衡 器電路,可操作地用來對第一數(shù)字樣本序列進(jìn)行均衡,以產(chǎn)生第一樣本集,并且對第二數(shù)字 樣本序列進(jìn)行均衡,以產(chǎn)生第二樣本集;以及數(shù)據(jù)檢測器電路。數(shù)據(jù)檢測器電路包括:第一 多流噪聲預(yù)測濾波器電路,可操作地用來根據(jù)第一樣本集和第二樣本集的相應(yīng)先前實例的 基于非矩陣的組合,生成與第一樣本集對應(yīng)的第一中間輸出;第二多流噪聲預(yù)測濾波器電 路,可操作地用來根據(jù)第二樣本集和第一樣本集的相應(yīng)先前實例的基于非矩陣的組合,生 成與第二樣本集對應(yīng)的第二中間輸出;組合電路,可操作地用來組合至少第一中間輸出和 第二中間輸出,以產(chǎn)生組合分支度量;以及數(shù)據(jù)檢測器電路,可操作地用來至少部分地基于 組合分支度量,提供與第一數(shù)據(jù)輸入和第二數(shù)據(jù)輸入對應(yīng)的檢測輸出。
[0021] 轉(zhuǎn)向圖la,顯示了根據(jù)本發(fā)明某些實施例的具有數(shù)據(jù)檢測器電路125的數(shù)據(jù)處理 電路100,其中所述數(shù)據(jù)檢測器電路125具有多流噪聲預(yù)測濾波器電路。數(shù)據(jù)處理電路100 包括接收三個不同模擬輸入(即,模擬輸入l〇8a、模擬輸入108b、模擬輸入108c)的模擬前 端電路110。模擬前端電路110處理模擬輸入108a、模擬輸入108b和模擬輸入108c中的 每一個以產(chǎn)生各自的提供給模數(shù)轉(zhuǎn)換器電路115的經(jīng)處理的模擬信號(即,經(jīng)處理的模擬 信號112a、經(jīng)處理的模擬信號112b、經(jīng)處理的模擬信號112c)。模擬前端電路110可以包括 (但不限于)本領(lǐng)域公知的三個并聯(lián)的模擬濾波器和三個并聯(lián)的放大器電路。基于在此所 提供的公開內(nèi)容,本領(lǐng)域技術(shù)人員將認(rèn)識到可以被包含以作為模擬前端電路110的一部分 的各種電路。在某些情況下,從讀/寫頭組件(未示出)的第一傳感器得到模擬輸入l〇8a, 從讀/寫頭組件的第二傳感器得到模擬輸入l〇8b,并且從讀/寫頭組件的第三傳感器得到 模擬輸入l〇8c。讀/寫頭組件與存儲介質(zhì)(未示出)相關(guān)地布置。
[0022] 模數(shù)轉(zhuǎn)換器電路115將經(jīng)處理的模擬信號112a轉(zhuǎn)換為第一數(shù)字樣本序列117a,將 經(jīng)處理的模擬信號112b轉(zhuǎn)換為第二數(shù)字樣本序列117b,并且將經(jīng)處理的模擬信號112c轉(zhuǎn) 換為第三數(shù)字樣本序列117c。模數(shù)轉(zhuǎn)換器電路115可以是本領(lǐng)域中已知的能夠產(chǎn)生與模 擬輸入信號對應(yīng)的數(shù)字樣本的任何電路。在本發(fā)明的一個具體實施例中,模數(shù)轉(zhuǎn)換器電路 115具有三個并聯(lián)的轉(zhuǎn)換器電路,每一個分別處理數(shù)字樣本117a、數(shù)字樣本117b和數(shù)字樣 本117c中的各一個。基于在此所提供的公開內(nèi)容,本領(lǐng)域技術(shù)人員將認(rèn)識到可以與本發(fā)明 的不同實施例相關(guān)地使用的各種模數(shù)轉(zhuǎn)換器電路。將數(shù)字樣本117a、數(shù)字樣本117b和數(shù)字 樣本117c提供給均衡器電路120。均衡器電路120分別向數(shù)字樣本117a、數(shù)字樣本117b 和數(shù)字樣本117c應(yīng)用均衡算法,以產(chǎn)生各自的均衡輸出122a、均衡輸出122b和均衡輸出 122c。在本發(fā)明的某些實施例中,均衡器電路120是現(xiàn)有技術(shù)中已知的數(shù)字有限脈沖響應(yīng) 濾波器電路。在一個具體情況中,均衡器電路120包括并聯(lián)的三個有限脈沖響應(yīng)濾波器電 路以分別處理數(shù)字樣本117a、數(shù)字樣本117b和數(shù)字樣本117c中的相應(yīng)一個。
[0023] 將均衡輸出122a、均衡輸出122b和均衡輸出122c提供給數(shù)據(jù)檢測器電路125和 樣本緩沖器電路175。在某些情況下,數(shù)據(jù)檢測器電路125包括主數(shù)據(jù)檢測器電路和次數(shù)據(jù) 檢測器電路。在此情況下,將均衡輸出122a、均衡輸出122b和均衡輸出122c提供給次數(shù)據(jù) 檢測器電路和樣本緩沖器電路175。樣本緩沖器電路175將均衡輸出122a、122b、122c分別 作為緩沖數(shù)據(jù)177a、緩沖數(shù)據(jù)177b、緩沖數(shù)據(jù)177c來存儲,以在通過數(shù)據(jù)檢測器電路125 的后續(xù)迭代中使用。數(shù)據(jù)檢測器電路125可以是本領(lǐng)域中已知的能夠根據(jù)三個數(shù)據(jù)流產(chǎn)生 檢測輸出127的任何數(shù)據(jù)檢測器電路。作為一些示例,數(shù)據(jù)檢測器電路125可以是(但不 限于)本領(lǐng)域中已知的Viterbi算法檢測器電路或者最大后驗檢測器電路。眾所周知,以 其最廣義的含義使用通用短語"Viterbi數(shù)據(jù)檢測算法"或者"Viterbi算法數(shù)據(jù)檢測器電 路",意指包括(但不限于)雙向Viterbi檢測算法或者雙向Viterbi算法檢測器電路的任 何Viterbi檢測算法或Viterbi算法檢測器電路或者其變形。同樣,以其最廣義的含義使 用通用短語"最大后驗數(shù)據(jù)檢測算法"或者"最大后驗數(shù)據(jù)檢測器電路",意指包括(但不限 于)簡化的最大后驗數(shù)據(jù)檢測算法和max-log最大后驗數(shù)據(jù)檢測算法或者相應(yīng)檢測器電路 的任何最大后驗檢測算法或者檢測器電路或者其變形?;谠诖怂峁┑墓_內(nèi)容,本領(lǐng) 域技術(shù)人員將認(rèn)識到可以與本發(fā)明的不同實施例相關(guān)地使用的各種數(shù)據(jù)檢測器電路。檢測 輸出127可以包括硬判決和軟判決。術(shù)語"硬判決"和"軟判決"是以其最廣義的含義使用 的。特別是,"硬判決"是指示預(yù)期原始輸入值(例如,二進(jìn)制" 1"或者"〇",或者非二進(jìn)制 數(shù)字值)的輸出,而"軟判決"指示相應(yīng)的硬判決正確的似然性?;谠诖怂峁┑墓_內(nèi) 容,本領(lǐng)域技術(shù)人員將認(rèn)識到可以與本發(fā)明的不同實施例相關(guān)地使用的各種硬判決和軟判 決。
[0024] 將檢測輸出127提供給可操作地用來對數(shù)據(jù)檢測器電路125和數(shù)據(jù)解碼器電路 150之間傳遞的數(shù)據(jù)進(jìn)行緩沖的中央隊列存儲器電路160。在某些情況下,中央隊列存儲器 電路160包括現(xiàn)有技術(shù)中已知的交織(interleave)(即,數(shù)據(jù)混洗(shuffle))和解交織 (艮P,數(shù)據(jù)去混洗)電路。當(dāng)數(shù)據(jù)解碼器電路150可用時,數(shù)據(jù)解碼器電路150從中央隊列 存儲器電路160中將檢測輸出127作為解碼器輸入156來訪問。數(shù)據(jù)解碼器電路150對解 碼器輸入156應(yīng)用數(shù)據(jù)解碼算法,以試圖恢復(fù)原始寫入數(shù)據(jù)。將數(shù)據(jù)解碼算法的結(jié)果作為 解碼輸出152來提供。與檢測輸出127-樣,解碼輸出152可以包括硬判決和軟判決。例 如,數(shù)據(jù)解碼器電路150可以是本領(lǐng)域中已知的能夠?qū)邮盏妮斎霊?yīng)用解碼算法的任何數(shù) 據(jù)解碼器電路。數(shù)據(jù)解碼器電路150可以是(但不限于)本領(lǐng)域已知的低密度奇偶校驗 (LDPC)解碼器電路或者ReedSolomon解碼器電路。基于在此所提供的公開內(nèi)容,本領(lǐng)域技 術(shù)人員將認(rèn)識到可以使用與本發(fā)明的不同實施例相關(guān)的各種數(shù)據(jù)解碼器電路。當(dāng)原始數(shù)據(jù) 被恢復(fù)(即,數(shù)據(jù)解碼算法收斂)或者超時條件出現(xiàn)(例如,當(dāng)樣本緩沖器電路175接近被 填滿時)時,將解碼輸出152存儲到硬判決輸出電路180中所包含的存儲器。進(jìn)而,硬判決 輸出電路180將收斂的解碼輸出152作為數(shù)據(jù)輸出184提供給接收方(未示出)。接收方 可以是(例如)可操作地接收已處理的數(shù)據(jù)集的接口電路。基于在此所提供的公開內(nèi)容, 本領(lǐng)域技術(shù)人員將認(rèn)識到可以使用與本發(fā)明的不同實施例相關(guān)的各種接收方。當(dāng)在超時條 件之前原始數(shù)據(jù)沒有被恢復(fù)(即,數(shù)據(jù)解碼算法收斂失?。r,如下面更加具體地描述的那 樣,解碼輸出152指示數(shù)據(jù)不可用,并且同樣將數(shù)據(jù)輸出184標(biāo)識為不可用。
[0025] 可以通過數(shù)據(jù)檢測器電路125和數(shù)據(jù)解碼器電路150的組合進(jìn)行一次或多次迭 代,以試圖在原始寫入數(shù)據(jù)集上收斂。如上所述,通過數(shù)據(jù)檢測器電路和數(shù)據(jù)解碼器電路的 處理被稱為"全局迭代"。對于第一次全局迭代,數(shù)據(jù)檢測器電路125在沒有解碼輸出的指 導(dǎo)的情況下對均衡輸出122a、122b、122c應(yīng)用數(shù)據(jù)檢測算法。對于后續(xù)的全局迭代,數(shù)據(jù)檢 測器電路125依照解碼輸出152的指導(dǎo)對緩沖數(shù)據(jù)177a、177b、177c應(yīng)用數(shù)據(jù)檢測算法。為 了促進(jìn)這種指導(dǎo),將解碼輸出152存儲到中央隊列存儲器電路160以作為解碼器輸出154, 并且當(dāng)通過數(shù)據(jù)檢測器電路125再次處理均衡輸出122a、122b、122c時,從中央隊列存儲器 電路160將解碼輸出152作為檢測器輸入129來提供。
[0026] 在每次全局迭代期間,數(shù)據(jù)解碼器電路150可以進(jìn)行一次或多次包括對解碼器輸 入156應(yīng)用數(shù)據(jù)解碼算法的局部迭代。對于第一次局部迭代,數(shù)據(jù)解碼器電路150在沒有 解碼輸出152的指導(dǎo)的情況下應(yīng)用數(shù)據(jù)解碼器算法。對于后續(xù)的局部迭代,數(shù)據(jù)解碼器電 路150依照先前的解碼輸出152的指導(dǎo)對解碼器輸入156應(yīng)用數(shù)據(jù)解碼算法。所允許的局 部迭代次數(shù)可以是(例如)10次。基于在此所提供的公開內(nèi)容,本領(lǐng)域技術(shù)人員將認(rèn)識到 根據(jù)本發(fā)明的不同實施例可以允許各種不同的局部迭代次數(shù)。當(dāng)通過數(shù)據(jù)解碼器電路150 的局部迭代次數(shù)超過所允許的次數(shù),但確定在數(shù)據(jù)集的標(biāo)準(zhǔn)處理期間允許至少一次額外的 全局迭代時,便將解碼輸出152作為解碼輸出154提供回中央隊列存儲器電路160。在中央 隊列存儲器電路160中保持解碼輸出154,直到數(shù)據(jù)檢測器電路125變得可用來執(zhí)行額外處 理。
[0027] 反之,當(dāng)通過數(shù)據(jù)解碼器電路150的局部迭代次數(shù)超過所允許的次數(shù)并且確定對 于該數(shù)據(jù)集而言已經(jīng)超過所允許的全局迭代次數(shù)和/或超時或者存儲器使用要求結(jié)束特 定數(shù)據(jù)集的處理時,數(shù)據(jù)集的標(biāo)準(zhǔn)處理結(jié)束并且提示錯誤。在某些情況下,可以應(yīng)用重試處 理或者某些離線處理,以恢復(fù)其他未收斂數(shù)據(jù)集?;谠诖怂峁┑墓_內(nèi)容,本領(lǐng)域技術(shù) 人員將認(rèn)識到可以應(yīng)用于對其他不可恢復(fù)的數(shù)據(jù)集進(jìn)行恢復(fù)的各種非標(biāo)準(zhǔn)的處理技術(shù)。
[0028] 轉(zhuǎn)向圖lb,具有多個多流噪聲預(yù)測濾波器電路502、504、506、508、510、512、514、 516的數(shù)據(jù)檢測器電路125的一種實現(xiàn)的詳細(xì)框圖100,每個多流噪聲預(yù)測濾波器電路向 Viterbi算法數(shù)據(jù)檢測器電路560提供分支度量522、524、526、528、530、532、534、536中的 相應(yīng)一個。Viterbi算法數(shù)據(jù)檢測器電路560使用分支度量522、524、526、528、530、532、 534、536來應(yīng)用數(shù)據(jù)檢測算法,以產(chǎn)生檢測輸出127。應(yīng)當(dāng)注意到,根據(jù)本發(fā)明不同實施例 的其他實現(xiàn)是可能的。此外,應(yīng)當(dāng)注意到,可以由本領(lǐng)域已知的其他類型的數(shù)據(jù)檢測器電路 來代替Viterbi算法數(shù)據(jù)檢測器電路560。數(shù)據(jù)檢測器電路125包括:將多流噪聲預(yù)測濾 波器電路502設(shè)計成檢測"000"模式,將多流噪聲預(yù)測濾波器電路504設(shè)計成檢測"001" 模式,將多流噪聲預(yù)測濾波器電路506設(shè)計成檢測"010"模式,將多流噪聲預(yù)測濾波器電路 508設(shè)計成檢測"011"模式,將多流噪聲預(yù)測濾波器電路510設(shè)計成檢測" 100"模式,將多 流噪聲預(yù)測濾波器電路512設(shè)計成檢測" 101"模式,將多流噪聲預(yù)測濾波器電路514設(shè)計成 檢測" 110"模式,以及將多流噪聲預(yù)測濾波器電路516設(shè)計成檢測" 111 "模式。根據(jù)是第 一次全局迭代還是隨后的全局迭代,輸入1對應(yīng)于緩沖數(shù)據(jù)177a或者均衡輸出122a;根據(jù) 是第一次全局迭代還是隨后的全局迭代,輸入2對應(yīng)于緩沖數(shù)據(jù)177b或者均衡輸出122b; 以及根據(jù)是第一次全局迭代還是隨后的全局迭代,輸入3對應(yīng)于緩沖數(shù)據(jù)177c或者均衡輸 出 122c。
[0029] 轉(zhuǎn)向圖lc,顯示了包括三個軌道(軌道A、軌道B、軌道C)的存儲介質(zhì)600的一部 分。讀/寫頭(未示出)在軌道B上飛行以進(jìn)行采樣,采樣點605以虛線的橢圓形來表示。 讀/寫頭包括三個傳感器。在每個采樣點605,讀/寫頭中三個傳感器的每一個分別沿著軌 道B在由A、B、C所表示的位置讀取信息。將沿著軌道B在位置A讀取的信息作為上面結(jié) 合圖Ib所述的輸入1來提供;將沿著軌道B在位置B讀取的信息作為上面結(jié)合圖Ib所述 的輸入2來提供;以及將沿著軌道B在位置C讀取的信息作為上面結(jié)合圖Ib所述的輸入3 來提供。
[0030] 轉(zhuǎn)向圖ld,顯示了根據(jù)本發(fā)明一個或多個實施例的多流噪聲預(yù)測濾波器電路700 的實現(xiàn)。多流噪聲預(yù)測濾波器電路700可以代替上面結(jié)合圖Ib所示的多流噪聲預(yù)測濾波 器電路502、504、506、508、510、512、514、516中的每一個來使用。如圖所示,多流噪聲預(yù)測 濾波器電路700包括信號延遲電路702,所述信號延遲電路702將輸入1、輸入2和輸入3 中的每一個延遲一個采樣周期,以產(chǎn)生相應(yīng)的輸出,即輸入1D、輸入2D、輸入3D。將所有這 些經(jīng)延遲的值提供給噪聲預(yù)測濾波器電路710、噪聲預(yù)測濾波器電路730和噪聲預(yù)測濾波 器電路750。此外,將輸入1提供給噪聲預(yù)測濾波器電路710、噪聲預(yù)測濾波器電路730和 噪聲預(yù)測濾波器電路750 ;將輸入2提供給噪聲預(yù)測濾波器電路730和噪聲預(yù)測濾波器電 路750,以及將輸入3提供給噪聲預(yù)測濾波器電路750。
[0031] 噪聲預(yù)測濾波器電路710對所接收的輸入應(yīng)用噪聲預(yù)測濾波,以產(chǎn)生濾波輸出 712。噪聲預(yù)測濾波產(chǎn)生的濾波輸出712

【權(quán)利要求】
1. 一種數(shù)據(jù)處理系統(tǒng),所述數(shù)據(jù)處理系統(tǒng)包含: 第一多流噪聲預(yù)測濾波器電路,可操作地用來根據(jù)第二數(shù)據(jù)輸入的先前實例和第一數(shù) 據(jù)輸入的基于非矩陣的組合,生成與所述第一數(shù)據(jù)輸入對應(yīng)的第一中間輸出; 第二多流噪聲預(yù)測濾波器電路,可操作地用來根據(jù)所述第一數(shù)據(jù)輸入的先前實例和所 述第二數(shù)據(jù)輸入的基于非矩陣的組合,生成與所述第二數(shù)據(jù)輸入對應(yīng)的第二中間輸出;以 及 組合電路,可操作地用來組合至少所述第一中間輸出和所述第二中間輸出,以產(chǎn)生組 合分支度量。
2. 如權(quán)利要求1所述的數(shù)據(jù)處理系統(tǒng),所述系統(tǒng)進(jìn)一步包含: 包括所述第一多流噪聲預(yù)測濾波器電路和所述第二多流噪聲預(yù)測濾波器電路的數(shù)據(jù) 檢測器電路,所述數(shù)據(jù)檢測器電路可操作地用來至少部分地基于所述組合分支度量,提供 與所述第一數(shù)據(jù)輸入和所述第二數(shù)據(jù)輸入對應(yīng)的檢測輸出。
3. 如權(quán)利要求2所述的數(shù)據(jù)處理系統(tǒng),所述系統(tǒng)進(jìn)一步包含: 數(shù)據(jù)解碼器電路,可操作地用來對所述檢測輸出應(yīng)用數(shù)據(jù)解碼算法,以恢復(fù)與所述第 一數(shù)據(jù)輸入和所述第二數(shù)據(jù)輸入對應(yīng)的原始數(shù)據(jù)集。
4. 如權(quán)利要求3所述的數(shù)據(jù)處理系統(tǒng),其中所述數(shù)據(jù)解碼算法是低密度奇偶校驗算 法。
5. 如權(quán)利要求2所述的數(shù)據(jù)處理系統(tǒng),其中所述數(shù)據(jù)檢測器電路應(yīng)用Viterbi算法數(shù) 據(jù)檢測。
6. 如權(quán)利要求1所述的數(shù)據(jù)處理系統(tǒng),其中所述第一多流噪聲預(yù)測濾波器電路的操作 至少部分地基于第一系數(shù)集,其中所述第二多流噪聲預(yù)測濾波器電路的操作至少部分地基 于第二系數(shù)集,以及其中所述系統(tǒng)進(jìn)一步包含: 校準(zhǔn)電路,可操作地用來: 基于所述第一數(shù)據(jù)輸入和理想的第一數(shù)據(jù)輸入之間的差別生成所述第一系數(shù)集; 基于所述第二數(shù)據(jù)輸入和理想的第二數(shù)據(jù)輸入之間的差別生成所述第二系數(shù)集。
7. 如權(quán)利要求1所述的數(shù)據(jù)處理系統(tǒng),其中所述組合電路是累加電路,可操作地用來 對所述第一中間輸出和至少所述第二中間輸出進(jìn)行求和以產(chǎn)生所述組合分支度量。
8. 如權(quán)利要求1所述的數(shù)據(jù)處理系統(tǒng),其中生成所述第一中間輸出通過使用第一線性 計算來完成,并且其中生成所述第二中間輸出通過使用第二線性計算來完成。
9. 如權(quán)利要求1所述的數(shù)據(jù)處理系統(tǒng),其中所述數(shù)據(jù)處理系統(tǒng)作為包括存儲介質(zhì)的存 儲設(shè)備的一部分來實現(xiàn),所述存儲介質(zhì)至少具有第一軌道和第二軌道;并且其中所述第一 數(shù)據(jù)輸入和所述第二數(shù)據(jù)輸入的組合是從包含如下內(nèi)容的組中選擇的:從所述第一軌道獲 得的第一數(shù)據(jù)輸入和第二數(shù)據(jù)輸入;以及從所述第一軌道獲得的第一數(shù)據(jù)輸入和從所述第 二軌道獲得的所述第二數(shù)據(jù)輸入。
10. 如權(quán)利要求1所述的數(shù)據(jù)處理系統(tǒng),其中所述數(shù)據(jù)處理系統(tǒng)作為包括存儲介質(zhì)的 存儲設(shè)備的一部分來實現(xiàn),所述存儲介質(zhì)具有若干軌道,其中所述第一數(shù)據(jù)輸入對應(yīng)于沿 著所述軌道中的特定一個的第一采樣位置,其中所述第二數(shù)據(jù)輸入對應(yīng)于沿著所述軌道中 的所述特定一個的第二采樣位置,并且其中在相同采樣時間對所述第一采樣位置和所述第 二采樣位置進(jìn)行采樣。
11. 如權(quán)利要求1所述的數(shù)據(jù)處理系統(tǒng),其中所述數(shù)據(jù)處理系統(tǒng)作為集成電路的一部 分來實現(xiàn)。
12. -種數(shù)據(jù)處理方法,所述方法包含: 根據(jù)第二數(shù)據(jù)輸入的先前實例和第一數(shù)據(jù)輸入的基于非矩陣的組合,使用第一多流噪 聲預(yù)測濾波器電路生成與所述第一數(shù)據(jù)輸入對應(yīng)的第一中間輸出; 根據(jù)所述第一數(shù)據(jù)輸入的先前實例和所述第二數(shù)據(jù)輸入的基于非矩陣的組合,使用第 二多流噪聲預(yù)測濾波器電路生成與所述第二數(shù)據(jù)輸入對應(yīng)的第二中間輸出;以及 對所述第一中間輸出和至少所述第二中間輸出進(jìn)行求和,以產(chǎn)生組合分支度量。
13. 如權(quán)利要求12所述的方法,其中所述方法進(jìn)一步包含:依據(jù)所述組合分支度量來 應(yīng)用數(shù)據(jù)檢測算法,以產(chǎn)生檢測輸出。
14. 一種存儲設(shè)備,所述存儲設(shè)備包含: 存儲介質(zhì); 頭組件,相對于所述存儲介質(zhì)設(shè)置并且可操作地用來提供與沿著所述存儲介質(zhì)的軌道 的信息對應(yīng)的第一感測信號和第二感測信號; 讀通道電路,包括: 模擬前端電路,可操作地用來提供與所述第一感測信號對應(yīng)的第一模擬信號,和與所 述第二感測信號對應(yīng)的第二模擬信號; 模數(shù)轉(zhuǎn)換器電路,可操作地用來對所述第一模擬信號進(jìn)行采樣,以產(chǎn)生第一數(shù)字采樣 序列,并且對所述第二模擬信號進(jìn)行采樣,以產(chǎn)生第二數(shù)字樣本序列; 均衡器電路,可操作地用來對所述第一數(shù)字樣本序列進(jìn)行均衡,以產(chǎn)生第一樣本集,并 且對所述第二數(shù)字樣本序列進(jìn)行均衡,以產(chǎn)生第二樣本集; 數(shù)據(jù)檢測器電路,包括: 第一多流噪聲預(yù)測濾波器電路,可操作地用來根據(jù)所述第二樣本集的相應(yīng)先前實例和 所述第一樣本集的基于非矩陣的組合,生成與所述第一樣本集對應(yīng)的第一中間輸出; 第二多流噪聲預(yù)測濾波器電路,可操作地用來根據(jù)所述第一樣本集的相應(yīng)先前實例和 所述第二樣本集的基于非矩陣的組合,生成與所述第二樣本集對應(yīng)的第二中間輸出;以及 組合電路,可操作地用來組合至少所述第一中間輸出和所述第二中間輸出,以產(chǎn)生組 合分支度量;并且 所述數(shù)據(jù)檢測器電路可操作地用來至少部分地基于所述組合分支度量來提供與所述 第一數(shù)據(jù)輸入和所述第二數(shù)據(jù)輸入對應(yīng)的檢測輸出。
15. 如權(quán)利要求14所述的存儲設(shè)備,其中所述讀通道電路進(jìn)一步包含: 數(shù)據(jù)解碼器電路,可操作地用來對所述檢測輸出應(yīng)用數(shù)據(jù)解碼算法,以恢復(fù)與所述第 一樣本集和所述第二樣本集對應(yīng)的原始數(shù)據(jù)集。
16. 如權(quán)利要求15所述的存儲設(shè)備,其中所述數(shù)據(jù)解碼算法是低密度奇偶校驗算法。
17. 如權(quán)利要求15所述的存儲設(shè)備,其中所述數(shù)據(jù)檢測器電路應(yīng)用Viterbi算法數(shù)據(jù) 檢測。
18. 如權(quán)利要求14所述的存儲設(shè)備,其中所述第一多流噪聲預(yù)測濾波器電路的操作至 少部分地基于第一系數(shù)集,其中所述第二多流噪聲預(yù)測濾波器電路的操作至少部分地基于 第二系數(shù)集,以及其中所述系統(tǒng)進(jìn)一步包含: 校準(zhǔn)電路,可操作地用來: 基于所述第一樣本集和理想的第一樣本集的相應(yīng)實例之間的差別生成所述第一系數(shù) 集;以及 基于所述第一樣本集和理想的第一樣本集的相應(yīng)實例之間的差別生成所述第二系數(shù) 集。
19. 如權(quán)利要求14所述的存儲設(shè)備,其中生成所述第一中間輸出通過使用第一線性計 算來完成,并且其中生成所述第二中間輸出通過使用第二線性計算來完成。
20. 如權(quán)利要求14所述的存儲設(shè)備,其中所述組合電路是累加電路,可操作地用來對 所述第一中間輸出和至少所述第二中間輸出進(jìn)行求和以產(chǎn)生所述組合分支度量。
【文檔編號】H03H21/00GK104426502SQ201410299606
【公開日】2015年3月18日 申請日期:2014年6月27日 優(yōu)先權(quán)日:2013年8月29日
【發(fā)明者】楊少華 申請人:Lsi公司
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1