逐次逼近模數(shù)轉(zhuǎn)換器及其轉(zhuǎn)換方法
【專利摘要】本發(fā)明中公開一種逐次逼近模數(shù)轉(zhuǎn)換器及其轉(zhuǎn)換方法，其中該逐次逼近模數(shù)轉(zhuǎn)換器包括：帶冗余位的分段多級電容陣列、比較器、權(quán)重存儲電路、編碼重建電路以及控制邏輯電路。本發(fā)明可以實現(xiàn)降低電路設(shè)計的復(fù)雜度，節(jié)省版圖面積和功耗，且不需要輔助電容陣列、輔助開關(guān)和控制邏輯，就能精確測量電容失配誤差并進行電容失配誤差校正。
【專利說明】逐次逼近模數(shù)轉(zhuǎn)換器及其轉(zhuǎn)換方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及模數(shù)轉(zhuǎn)換器【技術(shù)領(lǐng)域】，更確切的說涉及一種逐次逼近模數(shù)轉(zhuǎn)換器及其轉(zhuǎn)換方法。
【背景技術(shù)】
[0002]逐次逼近型模數(shù)(A/D，Analog to Digital)轉(zhuǎn)換器通常包含一個電容陣列，該陣列的精度決定了逐次逼近型A/D轉(zhuǎn)換器的精度。在逐次逼近型A/D轉(zhuǎn)換器的實現(xiàn)中，會遇到三個問題:
[0003](I)結(jié)構(gòu)問題:
[0004](a)如果電容陣列采用單段結(jié)構(gòu)，需要單位電容個數(shù)為:
[0005](I)
[0006]其中Ns為A/D轉(zhuǎn)換器的精度，可見單位電容的個數(shù)隨A/D轉(zhuǎn)換器精度的增加呈指數(shù)增加，當Ns較大時，需要的芯片面積和功耗都非常大，通常Ns大于10時，需要進行電容失配誤差修調(diào)。
[0007](b)如果電容陣列采用傳統(tǒng)的分段結(jié)構(gòu)，需要的單位電容數(shù)可以大幅度減少，例如，Ns為偶數(shù)時分為相同的兩端結(jié)構(gòu)，需要的單位電容個數(shù)為:
[0008]2-2^+1 (2)
[0009]可見，需要的單位電容個數(shù)減少，特別是在Ns較大時，減少很明顯，但是，分段結(jié)構(gòu)必然引入等效電容失配誤差，只要采用了分段結(jié)構(gòu)，就必須要進行電容失配誤差的修調(diào)，而分段結(jié)構(gòu)中電容失配誤差修調(diào)比單段結(jié)構(gòu)中電容失配誤差修調(diào)更復(fù)雜，傳統(tǒng)的電容失配誤差修調(diào)方法通常采用補償電容陣列對電容失配誤差進行補償，當某個電容參與了電荷的加減運算時，相應(yīng)的補償電容陣列對其失配誤差引起的電荷變化進行補償，補償電容陣列的精度必須達到I最低有效位(LSB7Least Significant Bit)以內(nèi)，因此，當Ns很大時,補償電容陣列必須采用復(fù)雜的結(jié)構(gòu)來實現(xiàn)高的補償精度，因此，補償電容陣列很難實現(xiàn)。
[0010]而在傳統(tǒng)結(jié)構(gòu)的逐次逼近型A/D轉(zhuǎn)換器中如果采用數(shù)字修調(diào)的方法，記錄每個電容的實際權(quán)重，即使能夠正確測量每個電容的實際權(quán)重，但是，在高位權(quán)重大于剩余所有位權(quán)重之和加ILSB時，會出現(xiàn)失碼現(xiàn)象。例如，一個4bit的A/D轉(zhuǎn)換器，實際權(quán)重為(9，3，2，I)，輸入輸出對應(yīng)關(guān)系為:
【權(quán)利要求】
1.一種逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，包括:帶冗余位的分段多級電容陣列、比較器、權(quán)重存儲電路、編碼重建電路以及控制邏輯電路，其中 所述帶冗余位的分段多級電容陣列，用于采集輸入電壓，然后在所述控制邏輯電路的控制下產(chǎn)生輸出電壓Vout+和Vout-;其包含第1級電容陣列，第2級電容陣列，…，第m級電容陣列，第1分段電容C1,第2分段電容C2,...,第(m-ι)分段電容C0lri),前(m-1)級電容陣列中每級電容陣列至少包含1個冗余位；第111級電容陣列需要的最小冗余位個數(shù)由工藝決定的電容失配的最大值決定，其中m為大于等于2的正整數(shù)； 所述比較器用于比較所述帶冗余位的分段多級電容陣列的輸出電壓Vout+和Vout-，并輸出比較結(jié)果； 所述權(quán)重存儲電路用于存儲所述帶冗余位的分段多級電容陣列中各組電容的權(quán)重值； 所述編碼重建電路用于根據(jù)比較器輸出結(jié)果和權(quán)重存儲電路中的電容權(quán)重，計算逐次逼近模數(shù)轉(zhuǎn)換器的輸出碼； 所述控制邏輯電路用于根據(jù)控制邏輯控制上述帶冗余位的分段多級電容陣列、比較器、權(quán)重存儲電路以及編 碼重建電路進行相應(yīng)操作。
2.根據(jù)權(quán)利要求1所述的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，工藝和電路結(jié)構(gòu)決定的電容失配誤差最大值為Nmismatdi max個最低有效位權(quán)重，所述第m級電容陣列需要的最小冗余位個數(shù)為 Nrjlin = 1g2 (2.Nmismatch—max) °
3.根據(jù)權(quán)利要求1所述的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，所述帶冗余位的分段多級電容陣列中冗余位位于與其權(quán)重相同的有效位的后一位。
4.根據(jù)權(quán)利要求1所述的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，所述帶冗余位的分段多級電容陣列中第1級電容陣列包含正端電容cn，C12,…，cn，clr, c1(i+1)，…，Qn,> Chi,及負端電容 c’n，C’12，一，C’n，CVC’1(i+1)，…，Cini,，其中 C11 和1組，其權(quán)重為W11 ；C12和C’ 12為I組,其權(quán)重為W12 ；…；CK和C’lni為I組，其權(quán)重力1;冗余電容Clr和C’ k為1組，其權(quán)重為 第2級電容陣列包含正端電容C21，C22,…，C2i，C2,，C2(i+1)，…，C2a2以及負端電容c’21，C 22，…，C 2i，C 2r，C 2(i+l)，…，C 2nz， 其中C21和C’ 21為I組，其權(quán)重為W21 ；C22和C’ 22為I組，其權(quán)重為w22;..C7,和C'_?為i組，其權(quán)重為R ;冗余電容C2r和(:’&為1組，其權(quán)重為 W2r ； 以此類推，第m級電容陣列包含正端電容Cml，Cm2，…，Qni，Qnrl，QnCi+l)，…，9 Cmr2?…，c?k 以及負端電容c’ml，c’m2，…，c’，…，c’_m，c’mr2，…，c’?k，其中 Cml 和c’ M為I組,其權(quán)重為Wnil ；Cm2和C’ 為I組,其權(quán)重為Wni2 ；…-,CmnJWCmrtm^ I組，其權(quán)重為,-? ；cmrl和C，mrl為1組，其權(quán)重為Wmrl ；...;冗余電容Cmrk和C，mrk為1組，其權(quán)重為Wmrko
5.根據(jù)權(quán)利要求4所述的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，所述第1分段電容C1為第I級電容陣列最后1個電容C1,,的2倍，C1等于C’!;所述第2分段電容C2為第2級電容陣列最后1個電容C2n2的2倍，C2等于C’ 2 ;…；所述第(m-Ι)分段電容Cm為第(m_l)級電容陣列最后I個電容,的2倍，C(m_D等于C’ (m_D。
6.根據(jù)權(quán)利要求1所述的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，所述帶冗余位的分段多級電容陣列和比較器均同時采用差分結(jié)構(gòu)連接或同時采用單端結(jié)構(gòu)連接。
7.一種實現(xiàn)逐次逼近模數(shù)轉(zhuǎn)換的方法，其特征在于，包括: 帶冗余位的分段多級電容陣列采樣； 控制第I級電容陣列所有開關(guān)接，得到輸出電壓Vout+和Vout-的第1次輸出； 比較器比較輸出電壓Vout+和Vout-的第1次輸出，得到輸出結(jié)果R11 ； 根據(jù)比較器輸出結(jié)果R11,控制開關(guān)K11的連接方式，得到輸出電壓Vout+和Vout-的第2次輸出；同時編碼重建電路從權(quán)重存儲電路中讀取與K11相連接的電容C11的權(quán)重W11,并計算相應(yīng)的權(quán)重值，得到Drat = R11.W11 ； 比較器比較輸出電壓Vout+和Vout-的第2次輸出，得到輸出結(jié)果R12 ； 根據(jù)比較器輸出 結(jié)果R12，控制開關(guān)K12的連接方式，得到輸出電壓Vout+和Vout-的第3次輸出；同時編碼重建電路從權(quán)重存儲電路中讀取與K12相連接的電容C12的權(quán)重W12，并計算相應(yīng)的權(quán)重值，與上次輸出結(jié)果相加，得到Dwt = R11.ffn+R12.W12 ； 循環(huán)上述步驟，直到完成最后一個開關(guān)Kmrit的連接方式控制，此時得到重建碼輸出結(jié)果=Dout = R11.Wn+R12.W12+...+Rmrk.WmrkO
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，比較器進行比較時，若輸出電壓Vout+大于Vout-，比較器輸出結(jié)果為1，否則，比較器輸出結(jié)果為O。
9.根據(jù)權(quán)利要求7所述的方法，其特征在于，還包括電容失配誤差測量的步驟，具體包括: 設(shè)置權(quán)重存儲電路初始值為理想權(quán)重； 進行模數(shù)轉(zhuǎn)換得到比較器輸出結(jié)果和重建碼輸出結(jié)果； 在偏差平方和最小的約束條件下，對重建碼輸出結(jié)果進行曲線擬合； 根據(jù)實際輸出曲線與擬合曲線之間的誤差估計電容實際權(quán)重。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述設(shè)置權(quán)重存儲電路初始值為理想權(quán)重具體包括: 有效位權(quán)重設(shè)置，其中第I級電容陣列有效位個數(shù)為Ii1,第2級電容陣列有效位個數(shù)為n9,...,第m級電容陣列有效位個數(shù)為nm ;第I級電容陣列最高位權(quán)重W11的理想值為W1 in =T+n^n'--1，第I級電容陣列次高位權(quán)重W12的理想值為=2n'+m2，…，第m級電容陣列第I位權(quán)重Wnil的理想值為= 2~-1 ?,第m級電容陣列次高位權(quán)重Wni2的理想值為=2^—2，…，第m級電容陣列第nm位權(quán)重的理想值為I ; 冗余位權(quán)重設(shè)置，其中第I級電容陣列中冗余位權(quán)重理想值與其前I個有效位權(quán)重理想值相同，即Widralli = Widealli ;第2級電容陣列中冗余位權(quán)重理想值與其前I個有效位權(quán)重理想值相同，即Wideal& = Wideal2i ;…，第m電容陣列中冗余位權(quán)重理想值與其前I個有效位權(quán)重理想值相同，可能為多個，即為: W= 9° = I "idealmrk ^1
Widealmr (k—I) = 21 = 2
Widealmr (k—2) = 2。= 4W=idealmrl=2k-1
11.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述進行模數(shù)轉(zhuǎn)換得到比較器輸出結(jié)果和重建碼輸出結(jié)果具體包括: 輸入信號特征已知的輸入信號，輸入信號幅度需大于模數(shù)轉(zhuǎn)換器輸入信號范圍的一半; 模數(shù)轉(zhuǎn)換器根據(jù)設(shè)置的理想權(quán)重值，進行模數(shù)轉(zhuǎn)換，得到比較器輸出結(jié)果和重建碼輸出結(jié)果，采樣點的個數(shù)N必須大于2n1+n2+...+nm,η為大于I的自然數(shù)。
12.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述在偏差平方和最小的約束條件下，對重建碼輸出結(jié)果進行曲線擬合具體包括: 假設(shè)輸入信號函數(shù)為f(i)，輸出信號為D-α) ;1和0_(1)已知，在偏差平方和最小的約束條件下
13.根據(jù)權(quán)利要求12所述的方法，其特征在于，所述根據(jù)實際輸出曲線與擬合曲線之間的誤差估計電容實際權(quán)重具體包括: a)計算第I個實際輸出值與擬合值之間的誤差
err{\) = DuJ(- J {1) b)根據(jù)誤差值，按權(quán)重比例，估計電容實際權(quán)重
14.根據(jù)權(quán)利要求9所述的方法，其特征在于，還包括電容失配誤差校正步驟具體包括: 將估計得到的電容實際權(quán)重寫入權(quán)重存儲電路； 進行模數(shù)轉(zhuǎn)換，利用電容實際權(quán)重得到校正后的重建碼輸出。
【文檔編號】H03M1/38GK103929178SQ201410177109
【公開日】2014年7月16日 申請日期:2014年4月29日 優(yōu)先權(quán)日:2014年4月29日
【發(fā)明者】李婷, 李儒章, 張勇, 黃正波, 陳光炳, 王健安, 王育新, 付東兵, 王妍, 王旭 申請人:中國電子科技集團公司第二十四研究所