一種多相時(shí)鐘發(fā)生電路的制作方法
【專利摘要】本發(fā)明涉及一種多相時(shí)鐘發(fā)生電路，該電路包括：輸入節(jié)點(diǎn)、N個(gè)第一延遲單元及N個(gè)輸出節(jié)點(diǎn)，N為大于或等于2的正整數(shù)；第一個(gè)第一延遲單元的第一延遲輸入端連接至所述輸入節(jié)點(diǎn)，第一延遲輸出端連接至第一個(gè)輸出節(jié)點(diǎn)；第二至第N-1個(gè)第一延遲單元的第一延遲輸入端連接至上一個(gè)第一延遲單元的第一延遲輸出端，第一延遲輸出端分別連接至下一個(gè)第一延遲單元的第一延遲輸入端及其對(duì)應(yīng)序號(hào)的輸出節(jié)點(diǎn)，第N個(gè)第一延遲單元的第一延遲輸出端連接至第N個(gè)輸出節(jié)點(diǎn)；所述第一延遲控制端連接至延遲調(diào)制信號(hào)；所述輸出節(jié)點(diǎn)適于輸出一路相應(yīng)的相移時(shí)鐘信號(hào)。本發(fā)明能夠輸出精確相移的多相時(shí)鐘信號(hào)。
【專利說明】—種多相時(shí)鐘發(fā)生電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路【技術(shù)領(lǐng)域】，特別涉及一種多相時(shí)鐘發(fā)生電路。
【背景技術(shù)】
[0002]在半導(dǎo)體集成電路中，需要采用頻率一樣的、保持額定相位差的多個(gè)時(shí)鐘，這樣的多個(gè)時(shí)鐘被稱為多相時(shí)鐘。在采用多相時(shí)鐘的場(chǎng)合下，以往采用鎖相環(huán)等構(gòu)成的時(shí)鐘發(fā)生電路生成多相時(shí)鐘并進(jìn)行輸出，然后再將多相時(shí)鐘傳送到所需的電路模塊。
[0003]傳統(tǒng)的多相時(shí)鐘產(chǎn)生及傳送電路采用鎖相環(huán)PLL結(jié)合延時(shí)鎖相環(huán)DLL技術(shù)(或者PLL結(jié)合延遲單元技術(shù))實(shí)現(xiàn)，為了將多相時(shí)鐘分配到所需的電路單元模塊中，采用專用布線的技術(shù)。但是，采用上述方式實(shí)現(xiàn)的多相時(shí)鐘由于傳送過程中沒有檢測(cè)及調(diào)整機(jī)制，很容易受工藝的影響而造成相位的偏差。
【發(fā)明內(nèi)容】

[0004]本發(fā)明技術(shù)方案所解決的技術(shù)問題為，如何提供一種輸出精確相移的多相時(shí)鐘產(chǎn)生電路。
[0005]基于上述技術(shù)問題，本發(fā)明技術(shù)方案提供了一種多相時(shí)鐘發(fā)生電路，包括:輸入節(jié)點(diǎn)、N個(gè)第一延遲單元及N個(gè)輸出節(jié)點(diǎn)，N為大于或等于2的正整數(shù)；
[0006]所述輸入節(jié)點(diǎn)連接至原始時(shí)鐘信號(hào)；
[0007]所述第一延遲單元包括第一延遲輸入端、第一延遲輸出端及第一延遲控制端，第一個(gè)第一延遲單元的第一延遲輸入端連接至所述輸入節(jié)點(diǎn)，第一延遲輸出端連接至第一個(gè)輸出節(jié)點(diǎn)；第二至第N-1個(gè)第一延遲單元的第一延遲輸入端連接至上一個(gè)第一延遲單元的第一延遲輸出端，第一延遲輸出端分別連接至下一個(gè)第一延遲單元的第一延遲輸入端及其對(duì)應(yīng)序號(hào)的輸出節(jié)點(diǎn)，第N個(gè)第一延遲單元的第一延遲輸出端連接至第N個(gè)輸出節(jié)點(diǎn)；所述第一延遲單元的第一延遲控制端連接至延遲調(diào)制信號(hào)；
[0008]第一個(gè)輸出節(jié)點(diǎn)適于輸出與所述原始時(shí)鐘信號(hào)具備相位差的一路相移時(shí)鐘信號(hào)，第二至第N個(gè)輸出節(jié)點(diǎn)適于輸出與前一個(gè)輸出節(jié)點(diǎn)所輸出相移時(shí)鐘信號(hào)具備相位差的另一路相移時(shí)鐘信號(hào)。
[0009]可選的，所述第一延遲單元包括若干串聯(lián)的反相器，第一個(gè)反相器的輸入端連接至所述第一延遲單元的第一延遲輸入端，最后一個(gè)反相器的輸出端連接至所述第一延遲單元的第一延遲輸出端；
[0010]所述第一延遲單元的第一延遲控制端所連接的延遲調(diào)制信號(hào)適于調(diào)整所述反相器的延遲時(shí)間。
[0011]可選的，所述延遲調(diào)制信號(hào)通過調(diào)整所述反相器的充放電電流以調(diào)整其延遲時(shí)間。
[0012]可選的，所述延遲調(diào)制信號(hào)通過調(diào)整所述反相器的負(fù)載電容以調(diào)整其延遲時(shí)間。
[0013]可選的，所述的相時(shí)鐘發(fā)生電路還包括:反饋單元；所述反饋單元包括:
[0014]反饋節(jié)點(diǎn)，適于獲取第一個(gè)輸出節(jié)點(diǎn)所輸出的相移時(shí)鐘信號(hào)作為反饋信號(hào)；
[0015]異或門單元，包括第一異或門輸入端、第二異或門輸入端及異或門輸出端，所述第一異或門輸入端連接至所述輸入節(jié)點(diǎn)，第二異或門輸入端連接至所述反饋信號(hào)，所述異或門單元適于根據(jù)所述原始時(shí)鐘信號(hào)和反饋信號(hào)在所述異或門輸出端輸出倍頻信號(hào)；
[0016]占空比檢測(cè)單元，包括第一檢測(cè)輸入端、第二檢測(cè)輸入端及檢測(cè)輸出端，所述第一檢測(cè)輸入端連接至所述倍頻信號(hào)，所述第二檢測(cè)輸入端連接至基準(zhǔn)信號(hào)，所述占空比檢測(cè)單元適于對(duì)所述倍頻信號(hào)進(jìn)行積分以獲取直流部分，并基于所述倍頻信號(hào)的直流部分和基準(zhǔn)信號(hào)在所述檢測(cè)輸出端輸出可控所述倍頻信號(hào)占空比的延遲調(diào)制信號(hào)；所述基準(zhǔn)信號(hào)的取值與所控倍頻信號(hào)的占空比相關(guān)。
[0017]可選的，所述反饋單元還包括:第二延遲單元；
[0018]所述第二延遲單元包括第二延遲輸入端、第二延遲輸出端及第二延遲控制端，所述第二延遲輸入端連接至所述輸入節(jié)點(diǎn)，第二延遲輸出端連接至所述反饋節(jié)點(diǎn)，第二延遲控制端連接至所述延遲調(diào)制信號(hào)。
[0019]可選的,所述占空比檢測(cè)單元包括:比較單元、電阻單元及電容單元；
[0020]所述比較單元包括第一比較輸入端、第二比較輸入端及比較輸出端，所述第二比較輸入端連接至所述第二檢測(cè)輸入端，所述比較輸出端連接至所述檢測(cè)輸出端；
[0021]所述電阻單元的一端連接至所述第一檢測(cè)輸入端，另一端連接至所述第一比較輸入端;
[0022]所述電容單元的一端連接至所述第一比較輸入端，另一端連接至所述比較輸出端。
[0023]可選的，N為4，所述相移時(shí)鐘信號(hào)為90°相移時(shí)鐘信號(hào)，所控倍頻信號(hào)的占空比為50%，所述基準(zhǔn)信號(hào)的取值為二分之一的電源信號(hào)。
[0024]可選的，N為8，所述相移時(shí)鐘信號(hào)為45°相移時(shí)鐘信號(hào)，所控倍頻信號(hào)的占空比為25%,所述基準(zhǔn)信號(hào)的取值為四分之一的電源信號(hào)。
[0025]可選的，其特征在于，N為16，所述相移時(shí)鐘信號(hào)為22.5°相移時(shí)鐘信號(hào)，所控倍頻信號(hào)的占空比為12.5%，所述基準(zhǔn)信號(hào)的取值為八分之一的電源信號(hào)。
[0026]本發(fā)明技術(shù)方案的有益效果至少為:
[0027]本發(fā)明技術(shù)方案利用多個(gè)延遲單元對(duì)輸入的原始時(shí)鐘信號(hào)依次進(jìn)行延遲并在其對(duì)應(yīng)輸出節(jié)點(diǎn)輸出依次延遲后的相移時(shí)鐘信號(hào)，通過對(duì)延遲單元延遲控制端輸入的延遲調(diào)制信號(hào)的統(tǒng)一調(diào)控，實(shí)現(xiàn)輸出的相移時(shí)鐘信號(hào)嚴(yán)格地具備統(tǒng)一的相位差，從而保證多相時(shí)鐘產(chǎn)生的精度。
[0028]在可選方案中，所述延遲單元的實(shí)現(xiàn)主要基于其反相器，所述延遲調(diào)制信號(hào)具體是通過調(diào)整所述反相器的延遲時(shí)間至實(shí)現(xiàn)時(shí)鐘信號(hào)的相移的；所述延遲調(diào)制信號(hào)可以通過影響所述反相器的充放電電流對(duì)所述反相器的延遲時(shí)間進(jìn)行調(diào)整，也可以通過影響所述反相器的負(fù)載電容對(duì)所述反相器的延遲時(shí)間進(jìn)行調(diào)整。使用反相器作為延遲單元，實(shí)現(xiàn)延遲效果，有利于延遲調(diào)節(jié)，且結(jié)構(gòu)簡(jiǎn)單，適應(yīng)各種類型的多相位時(shí)鐘信號(hào)。
[0029]在可選方案中，還可以通過反饋單元，建立相移時(shí)鐘信號(hào)所具備相位差與延遲調(diào)制信號(hào)之間的反饋與矯正關(guān)系，從而進(jìn)一步提高本發(fā)明技術(shù)方案多相時(shí)鐘產(chǎn)生的精度。具體的，反饋單元對(duì)輸入時(shí)鐘信號(hào)和多相時(shí)鐘信號(hào)的反饋信號(hào)進(jìn)行異或以獲得時(shí)鐘信號(hào)的倍頻信號(hào)，通過保持所述倍頻信號(hào)的占空比這一過程，獲得該過程中所產(chǎn)生的延遲調(diào)制信號(hào)，從而實(shí)現(xiàn)各第一延遲單元的延遲控制?！緦＠綀D】

【附圖說明】
[0030]圖1為本發(fā)明技術(shù)方案提供的一種多相時(shí)鐘發(fā)生電路的結(jié)構(gòu)示意圖；
[0031]圖2為原始時(shí)鐘信號(hào)CKIN與相移時(shí)鐘信號(hào)CK_D1、相移時(shí)鐘信號(hào)CK_D2、相移時(shí)鐘信號(hào)CK_D3及相移時(shí)鐘信號(hào)CK_D4的波形示意圖；
[0032]圖3原始時(shí)鐘信號(hào)CKIN、相移時(shí)鐘信號(hào)CK_D1、相移時(shí)鐘信號(hào)CK_D2、相移時(shí)鐘信號(hào)CK_D3、相移時(shí)鐘信號(hào)CK_D4、反饋信號(hào)CK_D0及倍頻信號(hào)CK_X的波形示意圖；
[0033]圖4為本發(fā)明技術(shù)方案提供的另一種多相時(shí)鐘發(fā)生電路的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0034]為了使本發(fā)明的目的、特征和效果能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】做詳細(xì)說明。
[0035]在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的方式至實(shí)施，因此本發(fā)明不受下面公開的具體實(shí)施例的限制。
[0036]如圖1所示的一種多相時(shí)鐘發(fā)生電路1，為四相位時(shí)鐘發(fā)生電路，包括:輸入節(jié)點(diǎn)100、第一延遲單元101至104及輸出節(jié)點(diǎn)105至108。
[0037]輸入節(jié)點(diǎn)100連接至原始時(shí)鐘信號(hào)CKIN。
[0038]第一延遲單元101包括第一延遲輸入端111、第一延遲輸出端112及第一延遲控制端113，第一延遲單元102包括第一延遲輸入端121、第一延遲輸出端122及第一延遲控制端123，第一延遲單元103包括第一延遲輸入端131、第一延遲輸出端132及第一延遲控制端133，第一延遲單元104包括第一延遲輸入端141、第一延遲輸出端142及第一延遲控制端143。其中:
[0039]第一延遲輸入端111連接至輸入節(jié)點(diǎn)100，第一延遲輸出端112連接至輸出節(jié)點(diǎn)105，第一延遲單元101對(duì)所述原始時(shí)鐘信號(hào)CKIN的時(shí)域進(jìn)行延遲，以在所述第一延遲輸出端112輸出與原始時(shí)鐘信號(hào)CKIN具備90°相位差的相移時(shí)鐘信號(hào)CK_D1。因此，輸出節(jié)點(diǎn)105輸出一路90°相移時(shí)鐘信號(hào)CK_D1。
[0040]第一延遲輸入端121連接至第一延遲輸出端112，第一延遲輸出端122連接至輸出節(jié)點(diǎn)106，第一延遲單元102對(duì)所述相移時(shí)鐘信號(hào)CK_D1的時(shí)域進(jìn)行延遲，以在所述第一延遲輸出端122輸出與相移時(shí)鐘信號(hào)CK_D1具備90°相位差的相移時(shí)鐘信號(hào)CK_D2。因此，輸出節(jié)點(diǎn)106輸出一路90°相移時(shí)鐘信號(hào)CK_D2。
[0041]第一延遲輸入端131連接至第一延遲輸出端122，第一延遲輸出端132連接至輸出節(jié)點(diǎn)107，第一延遲單元103對(duì)所述相移時(shí)鐘信號(hào)CK_D2的時(shí)域進(jìn)行延遲，以在所述第一延遲輸出端132輸出與相移時(shí)鐘信號(hào)CK_D2具備90°相位差的相移時(shí)鐘信號(hào)CK_D3。因此，輸出節(jié)點(diǎn)107輸出一路90°相移時(shí)鐘信號(hào)CK_D3。
[0042]第一延遲輸入端141連接至第一延遲輸出端132，第一延遲輸出端142連接至輸出節(jié)點(diǎn)108，第一延遲單元104對(duì)所述相移時(shí)鐘信號(hào)CK_D3的時(shí)域進(jìn)行延遲，以在所述第一延遲輸出端142輸出與相移時(shí)鐘信號(hào)CK_D3具備90°相位差的相移時(shí)鐘信號(hào)CK_D4。因此，輸出節(jié)點(diǎn)108輸出一路90°相移時(shí)鐘信號(hào)CK_D4。
[0043]第一延遲控制端113、第一延遲控制端123、第一延遲控制端133及第一延遲控制端143分別連接至延遲調(diào)制信號(hào)Vctrl。
[0044]在本實(shí)施例中，相移時(shí)鐘信號(hào)CK_D1、相移時(shí)鐘信號(hào)CK_D2、相移時(shí)鐘信號(hào)CK_D3及相移時(shí)鐘信號(hào)CK_D4互為正交時(shí)鐘信號(hào)。
[0045]本實(shí)施例的這種調(diào)制，實(shí)質(zhì)受延遲調(diào)制信號(hào)Vctrl的控制。延遲調(diào)制信號(hào)Vctrl與上述90°的相位差是有關(guān)聯(lián)的。
[0046]圖2是一則原始時(shí)鐘信號(hào)CKIN與相移時(shí)鐘信號(hào)CK_D1、相移時(shí)鐘信號(hào)CK_D2、相移時(shí)鐘信號(hào)CK_D3及相移時(shí)鐘信號(hào)CK_D4的波形示意圖，從圖中可見，相移時(shí)鐘信號(hào)CK_D1在時(shí)域上比原始時(shí)鐘信號(hào)CKIN延遲了時(shí)間t，相移時(shí)鐘信號(hào)CK_D2在時(shí)域上比相移時(shí)鐘信號(hào)CK_D1延遲了時(shí)間t，相移時(shí)鐘信號(hào)CK_D3在時(shí)域上比相移時(shí)鐘信號(hào)CK_D2延遲了時(shí)間t，相移時(shí)鐘信號(hào)CK_D4在時(shí)域上比相移時(shí)鐘信號(hào)CK_D3延遲了時(shí)間t。時(shí)間t為(1/4)*T，其中，T為原始時(shí)鐘信號(hào)CKIN的周期。
[0047]因此可知，在本實(shí)施例中，第一延遲單元101至104的延遲時(shí)間為四分之一周期，該周期為所述原始時(shí)鐘信號(hào)CKIN的周期，當(dāng)?shù)谝谎舆t單元101至104的延遲時(shí)間為四分之一周期，上述相移時(shí)鐘信號(hào)所具備的相位差則可恒為90°相位。
[0048]因此可以通過設(shè)計(jì)延遲調(diào)制信號(hào)Vctrl與所述延遲時(shí)間之間的控制關(guān)系，以保持輸出相移時(shí)鐘信號(hào)的相位差:
[0049]當(dāng)所述第一延遲單元的延遲時(shí)間不足四分之一周期時(shí)，使所述延遲調(diào)制信號(hào)Vctrl的電壓值升高，使第一延遲單元的延遲時(shí)間增至四分之一周期，以保證輸出相移時(shí)鐘信號(hào)的相移精度；
[0050]當(dāng)所述第一延遲單元的延遲時(shí)間超過四分之一周期時(shí)，使所述延遲調(diào)制信號(hào)Vctrl的電壓值下降，使第一延遲單元的延遲時(shí)間減至四分之一周期，以保證輸出相移時(shí)鐘信號(hào)的相移精度。
[0051]實(shí)現(xiàn)延遲調(diào)制信號(hào)Vctrl與所述延遲時(shí)間之間的控制關(guān)系可以有很多。在本實(shí)施例的多相時(shí)鐘發(fā)生電路I中，繼續(xù)參考圖1，還包括反饋單元109?；诜答亞卧?09,多相時(shí)鐘發(fā)生電路I采用了一種反饋方式，將所述相移時(shí)鐘信號(hào)CK_D1進(jìn)行反饋，以得到反饋單元109輸出的延遲調(diào)制信號(hào)Vctrl。
[0052]具體的,所述反饋單元109包括:
[0053]反饋節(jié)點(diǎn)190，與第一延遲輸出端112連接，適于獲取相移時(shí)鐘信號(hào)CK_D1作為反饋信號(hào)CK_D0 ；
[0054]異或門單元191，包括第一異或門輸入端90、第二異或門輸入端91及異或門輸出立而92 ；
[0055]第一異或門輸入端90連接至輸入節(jié)點(diǎn)100，以接入所述原始時(shí)鐘信號(hào)CKIN ；
[0056]第二異或門輸入端91連接至反饋信號(hào)CK_D0 ；
[0057]異或門單元191適于根據(jù)原始時(shí)鐘信號(hào)CKIN和反饋信號(hào)CK_D0在異或門輸出端92輸出倍頻信號(hào)CK_X ；
[0058]繼續(xù)參考圖1,反饋單元109還包括:占空比檢測(cè)單元192。占空比檢測(cè)單元192包括第一檢測(cè)輸入端93、第二檢測(cè)輸入端94及檢測(cè)輸出端95。第一檢測(cè)輸入端93連接至倍頻信號(hào)CK_X，第二檢測(cè)輸入端94連接至基準(zhǔn)信號(hào)VBIAS。
[0059]本實(shí)施例的反饋單元109實(shí)際是通過時(shí)鐘信號(hào)CKIN和反饋信號(hào)CK_D0的倍頻，在時(shí)域上依據(jù)占空比至檢測(cè)所述延遲時(shí)間，以獲得延遲時(shí)間和延遲調(diào)制信號(hào)Vctrl之間的控制關(guān)系。占空比檢測(cè)單元192通過對(duì)所述倍頻信號(hào)CK_X進(jìn)行積分以獲取直流部分，并基于倍頻信號(hào)CK_X的直流部分和基準(zhǔn)信號(hào)VBIAS在所述檢測(cè)輸出端95輸出可控所述倍頻信號(hào)CK_X占空比的延遲調(diào)制信號(hào)Vctrl?；谏鲜?，延遲時(shí)間和延遲調(diào)制信號(hào)Vctrl之間的控制關(guān)系在倍頻信號(hào)CK_X占空比與延遲調(diào)制信號(hào)Vctrl的控制關(guān)系上得到了實(shí)現(xiàn)。本實(shí)施例的第一延遲單元的延遲時(shí)間與延遲調(diào)制信號(hào)Vctrl的控制關(guān)系為:當(dāng)延遲調(diào)制信號(hào)Vctrl的電壓值增大，延遲時(shí)間增大，延遲調(diào)制信號(hào)Vctrl的電壓值減小,延遲時(shí)間減小。
[0060]基準(zhǔn)信號(hào)VBIAS是檢測(cè)倍頻信號(hào)CK_X的占空比是否穩(wěn)定的一項(xiàng)指標(biāo)，其取值與所控倍頻信號(hào)CK_X的占空比相關(guān)。對(duì)于本實(shí)施例的90°相移時(shí)鐘信號(hào)，基準(zhǔn)信號(hào)VBIAS的電壓值取二分之一倍的電源電壓值。
[0061]圖3是一則原始時(shí)鐘信號(hào)CKIN、相移時(shí)鐘信號(hào)CK_D1、相移時(shí)鐘信號(hào)CK_D2、相移時(shí)鐘信號(hào)CK_D3、相移時(shí)鐘信號(hào)CK_D4、反饋信號(hào)CK_D0及倍頻信號(hào)CK_X的波形示意圖。
[0062]從圖3可知，反饋信號(hào)CK_D0的波形與相移時(shí)鐘信號(hào)CK_D1 —致。倍頻信號(hào)CK_X是對(duì)原始時(shí)鐘信號(hào)CKIN和反饋信號(hào)CK_D0異或所得，其頻率為原始時(shí)鐘信號(hào)CKIN的兩倍，倍頻信號(hào)CK_X的周期T’為(1/2) *T，倍頻信號(hào)CK_X的占空比為50%，可以給出一則倍頻信號(hào)CK_X占空比與延遲調(diào)制信號(hào)Vctrl的控制關(guān)系:若倍頻信號(hào)CK_X的占空比少于50%，倍頻信號(hào)CK_X的直流信號(hào)的電壓值則小于二分之一的電源電壓值，延遲調(diào)制信號(hào)Vctrl上升；若倍頻信號(hào)CK_X的占空比高于50%，倍頻信號(hào)CK_X的直流信號(hào)的電壓值則高于二分之一的電源電壓值，延遲調(diào)制信號(hào)Vctrl下降。倍頻信號(hào)CK_X的占空比維持50%，延遲調(diào)制信號(hào)Vctrl則被保持不變。
[0063]繼續(xù)參考圖1，本實(shí)施例還給出了一則占空比檢測(cè)單元192的具體實(shí)施例:其中，占空比檢測(cè)單元192包括:比較單元0P、電阻單元R及電容單元C ；
[0064]比較單元OP包括第一比較輸入端10、第二比較輸入端11及比較輸出端12，第二比較輸入端11連接至所述第二檢測(cè)輸入端94，比較輸出端12連接至所述檢測(cè)輸出端95。
[0065]電阻單元R的一端連接至第一檢測(cè)輸入端93，另一端連接至所述第一比較輸入端10 ；
[0066]電容單元C的一端連接至第一比較輸入端10，另一端連接至比較輸出端12。
[0067]除了上述內(nèi)容，本實(shí)施例中，延遲調(diào)制信號(hào)Vctrl調(diào)整第一延遲單元的延遲時(shí)間的具體方式可以由如下結(jié)構(gòu)實(shí)現(xiàn):
[0068]第一延遲單元可以是由若干串聯(lián)的反相器構(gòu)成，在一個(gè)第一延遲單元內(nèi):所述第一個(gè)反相器的輸入端連接至所述第一延遲單元的第一延遲輸入端，最后一個(gè)反相器的輸出端連接至所述第一延遲單元的第一延遲輸出端；所述第一延遲單元的第一延遲控制端所連接的延遲調(diào)制信號(hào)適于調(diào)整所述反相器的延遲時(shí)間。所述延遲調(diào)制信號(hào)可以通過調(diào)整所述反相器的充放電電流以調(diào)整其延遲時(shí)間，也可以由所述延遲調(diào)制信號(hào)通過調(diào)整所述反相器的負(fù)載電容以調(diào)整其延遲時(shí)間。
[0069]需要對(duì)多相時(shí)鐘發(fā)生電路I進(jìn)行說明的是:
[0070]在多相時(shí)鐘發(fā)生電路I的穩(wěn)態(tài)過程中，各第一延遲單元對(duì)原始時(shí)鐘信號(hào)CKIN的延遲時(shí)間為四分之一的周期(本申請(qǐng)中所述周期均指原始時(shí)鐘信號(hào)CKIN的周期)；
[0071]反饋單元109為多相時(shí)鐘發(fā)生電路I的負(fù)反饋回路，其可保證各第一延遲單元的延遲時(shí)間準(zhǔn)確地保持為四分之一周期；
[0072]異或門單元109中，倍頻信號(hào)CK_X與原始時(shí)鐘信號(hào)CKIN和反饋信號(hào)CK_D0的差值信號(hào)相關(guān)，其主要基于延遲時(shí)間對(duì)所述差值信號(hào)展開倍頻；基于使倍頻信號(hào)CK_X保持占空比恒為50%，反饋單元109能夠使所述負(fù)反饋回路的占空比也保持為50% ；
[0073]比較單元OP具體可以采用運(yùn)算放大器實(shí)現(xiàn)，電阻單元R及電容單元C實(shí)質(zhì)組成了一種RC濾波器，倍頻信號(hào)CK_X通過該RC濾波器以獲得其直流部分；
[0074]基準(zhǔn)信號(hào)VBIAS為基于電源信號(hào)的偏置電壓,其在多相時(shí)鐘發(fā)生電路I中取二分之一的電源電壓值；
[0075]多相時(shí)鐘發(fā)生電路I基于所述負(fù)反饋單元的負(fù)反饋回路，其工作過程為:當(dāng)?shù)谝谎舆t單元的延遲時(shí)間少于四分之一周期，倍頻信號(hào)CK_X的占空比少于50%，延遲調(diào)制信號(hào)Vctrl上升，延遲時(shí)間則增至四分之一周期；第一延遲單元的延遲時(shí)間超過四分之一周期，倍頻信號(hào)CK_X的占空比大于50%，延遲調(diào)制信號(hào)Vctrl下降，延遲時(shí)間則減小四分之一周期；上述工作過程的穩(wěn)態(tài)為:第一延遲單元的延遲時(shí)間為四分之一周期，則倍頻信號(hào)CK_X的占空比保持，延遲調(diào)制信號(hào)Vctrl保持不變。
[0076]本實(shí)施例還提供了一種如圖4所示的多相時(shí)鐘發(fā)生電路2，也為四相位時(shí)鐘發(fā)生電路，不同于多相時(shí)鐘發(fā)生電路I之處在于，其反饋單元109’除了包括反饋單元109的構(gòu)成，還包括:第二延遲單元194 ；
[0077]第二延遲單元194的結(jié)構(gòu)與所述第一延遲單元類似。
[0078]第二延遲單元194包括第二延遲輸入端20、第二延遲輸出端21及第二延遲控制端22。第二延遲輸入端20連接至所述輸入節(jié)點(diǎn)100，第二延遲輸出端21連接至反饋節(jié)點(diǎn)190，第二延遲控制端22連接至延遲調(diào)制信號(hào)Vctrl。
[0079]多相時(shí)鐘發(fā)生電路2的其他結(jié)構(gòu)可參考多相時(shí)鐘發(fā)生電路I的相關(guān)論述。
[0080]多相時(shí)鐘發(fā)生電路2中，第二延遲單元194的結(jié)構(gòu)與第一延遲單元101類似，其實(shí)際是反饋了第一延遲單元101的信號(hào)關(guān)系，并在所述反饋節(jié)點(diǎn)190提供反饋信號(hào)CK_D0。這種反饋方式使得電路的可靠性更強(qiáng)，防止信號(hào)串?dāng)_，提高電路穩(wěn)定性。
[0081]還可以對(duì)本實(shí)施例的多相時(shí)鐘發(fā)生電路I和多相時(shí)鐘發(fā)生電路2進(jìn)行擴(kuò)展，實(shí)現(xiàn)2M相位時(shí)鐘發(fā)生電路(M為大于或等于3的自然數(shù)):
[0082]此時(shí)，本發(fā)明技術(shù)方案的多相時(shí)鐘發(fā)生電路可以包括:
[0083]輸入節(jié)點(diǎn)、N個(gè)第一延遲單元及N個(gè)輸出節(jié)點(diǎn)，N為大于或等于2的正整數(shù)，其中，N=2m ；
[0084]所述輸入節(jié)點(diǎn)連接至原始時(shí)鐘信號(hào)(CKIN)；
[0085]所述第一延遲單元包括第一延遲輸入端、第一延遲輸出端及第一延遲控制端，第一個(gè)第一延遲單元的第一延遲輸入端連接至所述輸入節(jié)點(diǎn)，第一延遲輸出端連接至第一個(gè)輸出節(jié)點(diǎn)；第二至第N-1個(gè)第一延遲單元的第一延遲輸入端連接至上一個(gè)第一延遲單元的第一延遲輸出端，第一延遲輸出端分別連接至下一個(gè)第一延遲單元的第一延遲輸入端及其對(duì)應(yīng)序號(hào)的輸出節(jié)點(diǎn)，第N個(gè)第一延遲單元的第一延遲輸出端連接至第N個(gè)輸出節(jié)點(diǎn)；所述第一延遲單元的第一延遲控制端連接至延遲調(diào)制信號(hào)；
[0086]第一個(gè)輸出節(jié)點(diǎn)適于輸出與所述原始時(shí)鐘信號(hào)具備相位差的一路相移時(shí)鐘信號(hào)，第二至第N個(gè)輸出節(jié)點(diǎn)適于輸出與前一個(gè)輸出節(jié)點(diǎn)所輸出相移時(shí)鐘信號(hào)具備相位差的另一路相移時(shí)鐘信號(hào)。
[0087]對(duì)于2M相位時(shí)鐘發(fā)生電路，其輸出的相移時(shí)鐘信號(hào)為(360° /2M)相移的時(shí)鐘信號(hào)，每一個(gè)輸出節(jié)點(diǎn)所輸出的相移時(shí)鐘信號(hào)在時(shí)域上對(duì)前一輸出節(jié)點(diǎn)延遲了(1/2M)周期。
[0088]當(dāng)然,本實(shí)施例位時(shí)鐘發(fā)生電路也可包括反饋單元,所述反饋單元包括反饋節(jié)點(diǎn)、異或門單元及占空比檢測(cè)單元，所述反饋節(jié)點(diǎn)適于獲取第一個(gè)輸出節(jié)點(diǎn)所輸出的相移時(shí)鐘信號(hào)作為反饋信號(hào)，所述占空比檢測(cè)單元適于輸出所述延遲調(diào)制信號(hào)。2"相位時(shí)鐘發(fā)生電路的反饋單元結(jié)構(gòu)實(shí)現(xiàn)可適用反饋單元109或反饋單元109’。
[0089]2M相位時(shí)鐘發(fā)生電路的其他連接結(jié)構(gòu)可參考多相時(shí)鐘發(fā)生電路I和多相時(shí)鐘發(fā)生電路2的相關(guān)電路結(jié)構(gòu)。
[0090]當(dāng)M=3，N=8，所述相移時(shí)鐘信號(hào)為45°相移時(shí)鐘信號(hào)，此時(shí)，反饋單元內(nèi)所控倍頻信號(hào)的占空比為25%，所述基準(zhǔn)信號(hào)的取值為四分之一的電源電壓值。
[0091]當(dāng)M=4，N為16，所述相移時(shí)鐘信號(hào)為22.5°相移時(shí)鐘信號(hào)，此時(shí)，反饋單元內(nèi)所控倍頻信號(hào)的占空比為12.5%，所述基準(zhǔn)信號(hào)的取值為八分之一的電源信號(hào)。
[0092]本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
【權(quán)利要求】
1.一種多相時(shí)鐘發(fā)生電路，其特征在于，包括:輸入節(jié)點(diǎn)、N個(gè)第一延遲單元及N個(gè)輸出節(jié)點(diǎn)，N為大于或等于2的正整數(shù)； 所述輸入節(jié)點(diǎn)連接至原始時(shí)鐘信號(hào)； 所述第一延遲單元包括第一延遲輸入端、第一延遲輸出端及第一延遲控制端，第一個(gè)第一延遲單元的第一延遲輸入端連接至所述輸入節(jié)點(diǎn)，第一延遲輸出端連接至第一個(gè)輸出節(jié)點(diǎn)；第二至第N-1個(gè)第一延遲單元的第一延遲輸入端連接至上一個(gè)第一延遲單元的第一延遲輸出端，第一延遲輸出端分別連接至下一個(gè)第一延遲單元的第一延遲輸入端及其對(duì)應(yīng)序號(hào)的輸出節(jié)點(diǎn)，第N個(gè)第一延遲單元的第一延遲輸出端連接至第N個(gè)輸出節(jié)點(diǎn)；所述第一延遲單元的第一延遲控制端連接至延遲調(diào)制信號(hào)； 第一個(gè)輸出節(jié)點(diǎn)適于輸出與所述原始時(shí)鐘信號(hào)具備相位差的一路相移時(shí)鐘信號(hào)，第二至第N個(gè)輸出節(jié)點(diǎn)適于輸出與前一個(gè)輸出節(jié)點(diǎn)所輸出相移時(shí)鐘信號(hào)具備相位差的另一路相移時(shí)鐘信號(hào)。
2.如權(quán)利要求1所述的多相時(shí)鐘發(fā)生電路，其特征在于，所述第一延遲單元包括若干串聯(lián)的反相器，第一個(gè)反相器的輸入端連接至所述第一延遲單元的第一延遲輸入端，最后一個(gè)反相器的輸出端連接至所述第一延遲單元的第一延遲輸出端； 所述第一延遲單元的第一延遲控制端所連接的延遲調(diào)制信號(hào)適于調(diào)整所述反相器的延遲時(shí)間。
3.如權(quán)利要求2所述的多相時(shí)鐘發(fā)生電路，其特征在于，所述延遲調(diào)制信號(hào)通過調(diào)整所述反相器的充放電電流以調(diào)整其延遲時(shí)間。
4.如權(quán)利要求2所述的多相時(shí)鐘發(fā)生電路，其特征在于，所述延遲調(diào)制信號(hào)通過調(diào)整所述反相器的負(fù)載電容以調(diào)整其延遲時(shí)間。
5.如權(quán)利要求1所述的多相時(shí)鐘發(fā)生電路，其特征在于，還包括:反饋單元；所述反饋單元包括: 反饋節(jié)點(diǎn)，適于獲取第一個(gè)輸出節(jié)點(diǎn)所輸出的相移時(shí)鐘信號(hào)作為反饋信號(hào)； 異或門單元，包括第一異或門輸入端、第二異或門輸入端及異或門輸出端，所述第一異或門輸入端連接至所述輸入節(jié)點(diǎn)，第二異或門輸入端連接至所述反饋信號(hào)，所述異或門單元適于根據(jù)所述原始時(shí)鐘信號(hào)和反饋信號(hào)在所述異或門輸出端輸出倍頻信號(hào)； 占空比檢測(cè)單元，包括第一檢測(cè)輸入端、第二檢測(cè)輸入端及檢測(cè)輸出端，所述第一檢測(cè)輸入端連接至所述倍頻信號(hào)，所述第二檢測(cè)輸入端連接至基準(zhǔn)信號(hào)，所述占空比檢測(cè)單元適于對(duì)所述倍頻信號(hào)進(jìn)行積分以獲取直流部分，并基于所述倍頻信號(hào)的直流部分和基準(zhǔn)信號(hào)在所述檢測(cè)輸出端輸出可控所述倍頻信號(hào)占空比的延遲調(diào)制信號(hào)；所述基準(zhǔn)信號(hào)的取值與所控倍頻信號(hào)的占空比相關(guān)。
6.如權(quán)利要求5所述的多相時(shí)鐘發(fā)生電路，其特征在于，所述反饋單元還包括:第二延遲單元； 所述第二延遲單元包括第二延遲輸入端、第二延遲輸出端及第二延遲控制端，所述第二延遲輸入端連接至所述輸入節(jié)點(diǎn)，第二延遲輸出端連接至所述反饋節(jié)點(diǎn)，第二延遲控制端連接至所述延遲調(diào)制信號(hào)。
7.如權(quán)利要求5所述的多相時(shí)鐘發(fā)生電路，其特征在于，所述占空比檢測(cè)單元包括匕較單元、電阻單元及電容單元；所述比較單元包括第一比較輸入端、第二比較輸入端及比較輸出端，所述第二比較輸入端連接至所述第二檢測(cè)輸入端，所述比較輸出端連接至所述檢測(cè)輸出端； 所述電阻單元的一端連接至所述第一檢測(cè)輸入端，另一端連接至所述第一比較輸入端; 所述電容單元的一端連接至所述第一比較輸入端，另一端連接至所述比較輸出端。
8.如權(quán)利要求5所述的多相時(shí)鐘發(fā)生電路，其特征在于，N為4，所述相移時(shí)鐘信號(hào)為90°相移時(shí)鐘信號(hào)，所控倍頻信號(hào)的占空比為50%，所述基準(zhǔn)信號(hào)的取值為二分之一的電源信號(hào)。
9.如權(quán)利要求5所述的多相時(shí)鐘發(fā)生電路，其特征在于，N為8，所述相移時(shí)鐘信號(hào)為45°相移時(shí)鐘信號(hào)，所控倍頻信號(hào)的占空比為25%，所述基準(zhǔn)信號(hào)的取值為四分之一的電源信號(hào)。
10.如權(quán)利要求5所述的多相時(shí)鐘發(fā)生電路，其特征在于，N為16，所述相移時(shí)鐘信號(hào)為22.5°相移時(shí)鐘信號(hào)，所控倍頻信號(hào)的占空比為12.5%，所述基準(zhǔn)信號(hào)的取值為八分之一的電源信號(hào)。
【文檔編號(hào)】H03K3/02GK103840796SQ201410080877
【公開日】2014年6月4日 申請(qǐng)日期:2014年3月6日 優(yōu)先權(quán)日:2014年3月6日
【發(fā)明者】陳丹鳳 申請(qǐng)人:上海華虹宏力半導(dǎo)體制造有限公司