顯示器接口、操作方法以及包括所述顯示器接口的裝置制造方法
【專利摘要】本發(fā)明公開了一種源極驅(qū)動器集成電路(IC)，其包括：邏輯電路，其配置為接收包括數(shù)據(jù)、指示壓縮或未壓縮數(shù)據(jù)的壓縮碼和時鐘信號的傳輸數(shù)據(jù)包，解譯壓縮碼，并且基于解譯結(jié)果產(chǎn)生睡眠模式使能信號；以及時鐘信號恢復(fù)電路，其配置為響應(yīng)于睡眠模式使能信號啟動壓控延遲線和電壓控制器振蕩器之一。
【專利說明】顯示器接口、操作方法以及包括所述顯示器接口的裝置
[0001]相關(guān)申請的交叉引用
[0002]本申請要求于2013年3月5日提交的韓國專利申請N0.10-2013-0023453的優(yōu)先權(quán)，該申請的內(nèi)容以引用方式全文并入本文中。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明構(gòu)思的實施例涉及一種顯示器接口，并且更具體地說，涉及這樣一種顯示器接口:其在兩根相鄰的線之間對線數(shù)據(jù)進行比較，并且根據(jù)比較結(jié)果壓縮將被傳輸?shù)臄?shù)據(jù)或者解壓已壓縮的數(shù)據(jù)，并且涉及包括所述顯示器接口的顯示裝置。
【背景技術(shù)】
[0004]隨著諸如筆記本計算機和平板個人計算機(PC)之類的移動裝置的顯示器尺寸的增大以及顯示器分辨率的增大，顯示器接口的操作速度應(yīng)該相似地增加，并且其功耗應(yīng)該降低。當(dāng)通過顯示器接口傳輸?shù)娘@示數(shù)據(jù)的量增加時，顯示器接口的功耗也增大。

【發(fā)明內(nèi)容】

[0005]在以下描述中將在某種程度上闡述本發(fā)明總體構(gòu)思的額外特征和用途，并且所述特征和用途通過說明書將在某種程度上變得明顯，或者通過本發(fā)明總體構(gòu)思的實踐可以在某種程度上學(xué)習(xí)到所述特征和用途。
[0006]可通過提供一種時序控制器來實現(xiàn)本發(fā)明構(gòu)思的以上和/或其它特征和用途，所述時序控制器包括:邏輯電路，其配置為將先前線數(shù)據(jù)與當(dāng)前線數(shù)據(jù)進行比較，基于比較結(jié)果壓縮所述當(dāng)前線數(shù)據(jù)，并且產(chǎn)生傳輸數(shù)據(jù)包，所述傳輸數(shù)據(jù)包包括指示壓縮或未壓縮所述當(dāng)前線數(shù)據(jù)的壓縮碼、壓縮的數(shù)據(jù)和睡眠數(shù)據(jù)；以及發(fā)送器，其配置為發(fā)送所述傳輸數(shù)據(jù)包。
[0007]所述邏輯電路可包括:線數(shù)據(jù)比較器，其配置為將所述先前線數(shù)據(jù)與所述當(dāng)前線數(shù)據(jù)進行比較并且基于比較結(jié)果產(chǎn)生所述壓縮碼；以及數(shù)據(jù)產(chǎn)生電路，其配置為基于所述壓縮碼壓縮所述當(dāng)前線數(shù)據(jù)，并產(chǎn)生所述傳輸數(shù)據(jù)包。
[0008]所述邏輯電路可配置為產(chǎn)生所述壓縮的數(shù)據(jù)，所述壓縮的數(shù)據(jù)包括基于比較結(jié)果檢測到的多個改變的像素和像素的像素數(shù)據(jù)。
[0009]所述邏輯電路可配置為當(dāng)發(fā)送所述睡眠數(shù)據(jù)時產(chǎn)生發(fā)送器睡眠模式使能信號，并且所述發(fā)送器響應(yīng)于所述發(fā)送器睡眠模式使能信號而不啟動。
[0010]本發(fā)明構(gòu)思的以上和/或其它特征和用途還提供了一種源極驅(qū)動器集成電路(IC)，包括:邏輯電路，其配置為接收包括數(shù)據(jù)、指示壓縮或未壓縮所述數(shù)據(jù)的壓縮碼和時鐘信號的傳輸數(shù)據(jù)包，解譯所述壓縮碼，并且基于解譯結(jié)果產(chǎn)生睡眠模式使能信號；以及時鐘信號恢復(fù)電路，其配置為響應(yīng)于所述睡眠模式使能信號啟動壓控延遲線或者電壓控制器振蕩器。
[0011]所述壓控延遲線可配置為響應(yīng)于指示未壓縮所述數(shù)據(jù)的睡眠模式使能信號產(chǎn)生多個第一恢復(fù)時鐘信號，并且所述電壓控制器振蕩器可配置為響應(yīng)于指示壓縮所述數(shù)據(jù)的睡眠模式使能信號產(chǎn)生多個第二恢復(fù)時鐘信號。
[0012]所述源極驅(qū)動器IC還可包括控制電壓保持電路，其配置為當(dāng)啟動所述電壓控制器振蕩器時將恒定控制電壓供應(yīng)至所述電壓控制器振蕩器。
[0013]所述電壓控制器振蕩器可配置為共享所述壓控延遲線的一部分。
[0014]所述源極驅(qū)動器IC還可包括:基準(zhǔn)時鐘產(chǎn)生電路，其配置為基于所述時鐘信號產(chǎn)生基準(zhǔn)時鐘信號；相位頻率檢測器，其配置為接收所述基準(zhǔn)時鐘信號和所述壓控延遲線的輸出時鐘信號；控制電壓產(chǎn)生電路，其配置為響應(yīng)于從所述相位頻率檢測器輸出的至少一個控制信號產(chǎn)生控制電壓，所述控制電壓被供應(yīng)至所述壓控延遲線；以及控制電壓保持電路，其配置為響應(yīng)于所述睡眠模式使能信號保持所述控制電壓恒定。
[0015]可替換地，所述源極驅(qū)動器IC還可包括:基準(zhǔn)時鐘產(chǎn)生電路，其配置為基于所述時鐘信號產(chǎn)生基準(zhǔn)時鐘信號；開關(guān)式相位檢測器，其配置為接收所述基準(zhǔn)時鐘信號和所述壓控延遲線的輸出時鐘信號；以及控制電壓供應(yīng)電路，其配置為響應(yīng)于從所述開關(guān)式相位檢測器輸出的至少一個控制信號產(chǎn)生計數(shù)值，基于所述計數(shù)值產(chǎn)生控制電壓，并且將所述控制電壓供應(yīng)至所述壓控延遲線。
[0016]可替換地，所述源極驅(qū)動器IC還可包括:基準(zhǔn)時鐘產(chǎn)生電路，其配置為基于所述時鐘信號產(chǎn)生基準(zhǔn)時鐘信號；時間數(shù)字轉(zhuǎn)換器，其配置為接收所述基準(zhǔn)時鐘信號和所述壓控延遲線的輸出時鐘信號；數(shù)字環(huán)路濾波器，其連接至所述時間數(shù)字轉(zhuǎn)換器；以及控制電壓供應(yīng)電路，其配置為基于從所述數(shù)字環(huán)路濾波器輸出的控制碼產(chǎn)生控制電壓，并且將所述控制電壓供應(yīng)至所述壓控延遲線。
[0017]所述時鐘信號恢復(fù)電路可包括選擇電路，其配置為響應(yīng)于所述睡眠模式使能信號輸出所述壓控延遲線的恢復(fù)時鐘信號或者所述電壓控制器振蕩器的恢復(fù)時鐘信號。
[0018]所述邏輯電路可配置為基于從所述壓控延遲線和所述電壓控制器振蕩器之一輸出的恢復(fù)時鐘信號從所述數(shù)據(jù)恢復(fù)顯示數(shù)據(jù)。
[0019]所述壓控延遲線可包括串聯(lián)連接的多個壓控延遲線單元。所述時鐘信號恢復(fù)電路可包括:反相器，其配置為接收所述多個壓控延遲線單元中的一個的輸出信號；以及選擇電路，其配置為響應(yīng)于所述睡眠模式使能信號將基于所述時鐘信號產(chǎn)生的基準(zhǔn)時鐘信號和所述反相器的輸出信號之一施加至第一壓控延遲線單元。所述電壓控制器振蕩器可包括所述多個壓控延遲線單元中的一部分和所述反相器。
[0020]本發(fā)明構(gòu)思的以上和/或其它特征和用途還提供了一種顯示裝置，包括:顯示面板；以及源極驅(qū)動器1C，其配置為基于顯示數(shù)據(jù)對所述顯示面板進行驅(qū)動。所述源極驅(qū)動器IC可包括:邏輯電路，其配置為接收具有數(shù)據(jù)、指示壓縮或未壓縮所述數(shù)據(jù)的壓縮碼和時鐘信號的傳輸數(shù)據(jù)包，解譯所述壓縮碼，并且基于解譯結(jié)果產(chǎn)生睡眠模式使能信號；以及時鐘信號恢復(fù)電路，其配置為響應(yīng)于所述睡眠模式使能信號啟動壓控延遲線或電壓控制器振蕩器。所述邏輯電路可配置為基于從所述壓控延遲線或所述電壓控制器振蕩器輸出的恢復(fù)時鐘信號從所述數(shù)據(jù)中恢復(fù)所述顯示數(shù)據(jù)。
[0021]所述壓控延遲線可包括串聯(lián)連接的多個壓控延遲線單元。所述時鐘信號恢復(fù)電路可包括:反相器，其配置為接收所述多個壓控延遲線單元中的一個的輸出信號；以及選擇電路，其配置為響應(yīng)于所述睡眠模式使能信號將基于所述時鐘信號產(chǎn)生的基準(zhǔn)時鐘信號或所述反相器的輸出信號施加至第一壓控延遲線單元。所述電壓控制器振蕩器可包括所述多個壓控延遲線單元中的一部分和所述反相器。
[0022]所述壓控延遲線可配置為響應(yīng)于指示未壓縮所述數(shù)據(jù)的睡眠模式使能信號產(chǎn)生恢復(fù)時鐘信號，并且所述電壓控制器振蕩器配置為響應(yīng)于指示壓縮所述數(shù)據(jù)的睡眠模式使能信號產(chǎn)生恢復(fù)時鐘信號。
[0023]所述顯示裝置還可包括控制電壓保持電路，其配置為響應(yīng)于所述睡眠模式使能信號將恒定的控制電壓供應(yīng)至所述電壓控制器振蕩器。
[0024]所述電壓控制器振蕩器可配置為共享所述壓控延遲線的一部分。
[0025]所述顯示裝置還可包括:基準(zhǔn)時鐘產(chǎn)生電路，其配置為基于所述時鐘信號產(chǎn)生基準(zhǔn)時鐘信號；相位頻率檢測器，其配置為接收所述基準(zhǔn)時鐘信號和所述壓控延遲線的輸出時鐘信號；控制電壓產(chǎn)生電路，其配置為響應(yīng)于從所述相位頻率檢測器輸出的至少一個控制信號產(chǎn)生控制電壓，所述控制電壓被供應(yīng)至所述壓控延遲線；以及控制電壓保持電路，其配置為響應(yīng)于所述睡眠模式使能信號保持所述控制電壓恒定。
[0026]可替換地，所述顯示裝置還可包括:基準(zhǔn)時鐘產(chǎn)生電路，其配置為基于所述時鐘信號產(chǎn)生基準(zhǔn)時鐘信號；開關(guān)式相位檢測器，其配置為接收所述基準(zhǔn)時鐘信號和所述壓控延遲線的輸出時鐘信號；以及控制電壓供應(yīng)電路，其配置為響應(yīng)于從所述開關(guān)式相位檢測器輸出的至少一個控制信號產(chǎn)生計數(shù)值、基于所述計數(shù)值產(chǎn)生控制電壓、并且將所述控制電壓供應(yīng)至所述壓控延遲線。
[0027]可替換地，所述顯示裝置還可包括:基準(zhǔn)時鐘產(chǎn)生電路，其配置為基于所述時鐘信號產(chǎn)生基準(zhǔn)時鐘信號；時間數(shù)字轉(zhuǎn)換器，其配置為接收所述基準(zhǔn)時鐘信號和所述壓控延遲線的輸出時鐘信號；數(shù)字環(huán)路濾波器，其連接至所述時間數(shù)字轉(zhuǎn)換器；以及控制電壓供應(yīng)電路，其配置為基于從所述數(shù)字環(huán)路濾波器輸出的控制碼產(chǎn)生控制電壓，并且將所述控制電壓供應(yīng)至所述壓控延遲線。
[0028]所述顯示裝置可為移動設(shè)備。
[0029]本發(fā)明構(gòu)思的以上和/或其它特征和用途還提供了一種操作顯示器接口的方法，所述方法包括步驟:將先前線數(shù)據(jù)與當(dāng)前線數(shù)據(jù)進行比較；基于比較結(jié)果產(chǎn)生指示壓縮或未壓縮所述當(dāng)前線數(shù)據(jù)的壓縮碼；基于所述壓縮碼壓縮所述當(dāng)前線數(shù)據(jù)；產(chǎn)生包括所述壓縮碼、壓縮的數(shù)據(jù)和睡眠數(shù)據(jù)的傳輸數(shù)據(jù)包；以及通過通道發(fā)送所述傳輸數(shù)據(jù)包。
[0030]所述方法還可包括步驟:通過所述通道接收所述傳輸數(shù)據(jù)包；解譯包括在所述傳輸數(shù)據(jù)包中的所述壓縮碼；基于解譯結(jié)果產(chǎn)生睡眠模式使能信號；以及響應(yīng)于所述睡眠模式使能信號啟動壓控延遲線或者電壓控制器振蕩器。
[0031]本發(fā)明構(gòu)思的以上和/或其它特征和用途還提供了一種集成電路，其包括:電路，其配置為壓縮用于顯示裝置的線數(shù)據(jù)，并且產(chǎn)生包括編碼的數(shù)據(jù)包，所述編碼具有壓縮狀態(tài)指示和關(guān)于睡眠模式的信息；以及發(fā)送器，其配置為發(fā)送所述數(shù)據(jù)包。
[0032]所述壓縮狀態(tài)可為未壓縮的狀態(tài)。
[0033]所述壓縮狀態(tài)可為通過改變的像素信息編碼(CPIE)方法和行程長度編碼(RLE)方法中的至少一種方法來進行壓縮的狀態(tài)。
[0034]本發(fā)明構(gòu)思的以上和/或其它特征和用途還提供了一種操作顯示器接口的方法，所述方法包括步驟:壓縮用于顯示器的當(dāng)前線數(shù)據(jù)；以及產(chǎn)生包括當(dāng)前線數(shù)據(jù)和編碼的數(shù)據(jù)包，所述編碼具有壓縮狀態(tài)指示和關(guān)于睡眠模式的信息。
[0035]所述方法還可包括發(fā)送所述數(shù)據(jù)包。
[0036]所述壓縮的步驟可包括將當(dāng)前線數(shù)據(jù)與先前線數(shù)據(jù)進行比較。
[0037]所述數(shù)據(jù)包還可包括被配置為在所述睡眠模式期間發(fā)送的數(shù)據(jù)。
[0038]本發(fā)明構(gòu)思的以上和/或其它特征和用途還提供了一種集成電路，包括:第一電路，其配置為接收包括關(guān)于睡眠模式的信息的數(shù)據(jù)包，并且響應(yīng)于所述信息產(chǎn)生信號；以及第二電路，其配置為響應(yīng)于所述信號啟動壓控延遲線和電壓控制器振蕩器之一。
[0039]所述壓控延遲線可包括第一壓控延遲線和第二壓控延遲線，并且所述電壓控制器振蕩器可包括所述第一壓控延遲線和反相器。
[0040]本發(fā)明構(gòu)思的以上和/或其它特征和用途還提供了一種操作時序控制器的方法，包括步驟:接收包括關(guān)于睡眠模式的信息的數(shù)據(jù)包；響應(yīng)于所述信息產(chǎn)生信號；以及響應(yīng)于所述信號啟動壓控延遲線和電壓控制器振蕩器之一。
[0041]所述方法還可包括步驟:利用所述壓控延遲線和所述電壓控制器振蕩器之一產(chǎn)生時鐘信號；以及利用所述時鐘信號來從所述數(shù)據(jù)包恢復(fù)數(shù)據(jù)。
[0042]所述關(guān)于睡眠模式的信息可被包括在編碼中，并且所述編碼還可包括所述數(shù)據(jù)包中的數(shù)據(jù)的壓縮狀態(tài)指示。
[0043]所述數(shù)據(jù)包還可包括被配置為在所述睡眠模式期間發(fā)送的數(shù)據(jù)。
【專利附圖】

【附圖說明】
[0044]從以下結(jié)合附圖對實施例的描述中，本發(fā)明總體構(gòu)思的這些和/或其它特征和用途將變得清楚和更加容易理解，圖中:
[0045]圖1是示出根據(jù)本發(fā)明構(gòu)思的實施例的顯示模塊的框圖；
[0046]圖2是示出圖1所示的時序控制器和源極驅(qū)動器集成電路(IC)的示例的示意性框圖；
[0047]圖3是示出根據(jù)本發(fā)明構(gòu)思的實施例的時序控制器的示意性框圖:
[0048]圖4A至圖4C是示出根據(jù)本發(fā)明構(gòu)思的實施例的數(shù)據(jù)包的示圖；
[0049]圖5A和圖5B是示出根據(jù)本發(fā)明構(gòu)思的實施例的包括壓縮碼的數(shù)據(jù)包的示圖；
[0050]圖6是示出根據(jù)本發(fā)明構(gòu)思的實施例的壓縮算法的示圖；
[0051]圖7A至圖7C是示出根據(jù)本發(fā)明構(gòu)思的多個實施例的數(shù)據(jù)包的示圖；
[0052]圖8A至圖SC是示出根據(jù)本發(fā)明構(gòu)思的多個實施例的傳輸數(shù)據(jù)包的示圖；
[0053]圖9是示出根據(jù)本發(fā)明構(gòu)思的實施例的時鐘信號數(shù)據(jù)恢復(fù)(CDR)電路的示意性框圖；
[0054]圖10是示出圖9所示的CDR電路的操作的示例的時序圖；
[0055]圖11是示出圖9所示的基準(zhǔn)時鐘產(chǎn)生電路的操作信號的示例的時序圖；
[0056]圖12是示出圖9所示的基準(zhǔn)時鐘產(chǎn)生電路的示例的示意性框圖；
[0057]圖13是示出圖9所示的時鐘信號恢復(fù)電路的示例的電路圖；
[0058]圖14是示出圖13所示的時鐘信號恢復(fù)電路的操作的示例的時序圖；
[0059]圖15至圖17是示出根據(jù)本發(fā)明構(gòu)思的多個實施例的CDR電路的示意性框圖；
[0060]圖18是示出圖17所示的數(shù)模轉(zhuǎn)換器(DAC)的示例的電路圖；[0061]圖19和圖20是示出根據(jù)本發(fā)明構(gòu)思的多個實施例的CDR電路的示意性框圖；
[0062]圖21是示出根據(jù)本發(fā)明構(gòu)思的實施例的時序控制器的操作的流程圖；
[0063]圖22是示出根據(jù)本發(fā)明構(gòu)思的實施例的CDR電路以及邏輯電路和驅(qū)動模塊的操作的流程圖；
[0064]圖23是示出根據(jù)本發(fā)明構(gòu)思的實施例的時序控制器的示意性框圖；
[0065]圖24A和圖24B是示出圖1所示的顯示面板的像素結(jié)構(gòu)的示例的示圖；
[0066]圖25是示出圖1所示的源極驅(qū)動器IC的驅(qū)動器單元陣列的示例的示意圖；以及
[0067]圖26是示出根據(jù)本發(fā)明構(gòu)思的實施例的包括顯示模塊的顯示裝置的框圖。
【具體實施方式】
[0068]現(xiàn)在將詳細(xì)描述本發(fā)明總體構(gòu)思的實施例，其示例示于附圖中，其中相同的附圖標(biāo)記始終表示相同的元件。下面描述實施例以在參照附圖的同時解釋本發(fā)明總體構(gòu)思。
[0069]然而，本發(fā)明總體構(gòu)思可按照許多不同的形式實現(xiàn)，并且不應(yīng)理解為限于本文所闡述的實施例。相反，提供這些實施例是為了使得本發(fā)明將是徹底和完整的，并將把本發(fā)明的范圍完全傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚起見，層和區(qū)的尺寸和相對尺寸可夸大。
[0070]應(yīng)該理解，當(dāng)一個元件被稱作“連接”或“結(jié)合”至另一元件時，所述一個元件可直接連接或結(jié)合至所述另一元件，或者可存在中間元件。相反，當(dāng)一個元件被稱作“直接連接”或“直接結(jié)合”至另一元件時，則不存在中間元件。如本文所用，術(shù)語“和/或”包括一個或多個相關(guān)所列項的任何和所有組合，并且可簡寫為“/”。
[0071]應(yīng)該理解，雖然本文可使用術(shù)語第一、第二等來描述各種元件，但是這些元件不應(yīng)受這些術(shù)語的限制。這些術(shù)語僅用于將一個元件與另一元件區(qū)分開。例如，在不脫離本發(fā)明的教導(dǎo)的情況下，第一信號可被稱作第二信號，并且相似地，第二信號也可被稱作第一信號。
[0072]本文所用的專用術(shù)語僅是為了描述特定實施例的目的，并且不旨在限制本發(fā)明總體構(gòu)思。如本文所用，除非上下文另外明確指出，否則單數(shù)形式“一”、“一個”和“該”也旨在包括復(fù)數(shù)形式。還應(yīng)該理解，當(dāng)本說明書使用術(shù)語“包括”、“包括……的”、“包含”和“包含……的”時，指存在所列特征、區(qū)域、整數(shù)、步驟、操作、元件和/或組件，但不排除存在或添加一個或多個其它特征、區(qū)域、整數(shù)、步驟、操作、元件、組件和/或它們的組。
[0073]除非另外定義，否則本文所用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)具有與本發(fā)明所屬領(lǐng)域的普通技術(shù)人員通常理解的含義相同的含義。還應(yīng)該理解，諸如在通用詞典中定義的那些的術(shù)語應(yīng)該被解釋為具有與它們在相關(guān)領(lǐng)域的語境和/或本申請的上下文中的含義一致的含義，并且不應(yīng)按照過于理想化或過于正式的含義解釋它們，除非本文明確地進行了這樣的限定。
[0074] 在下面描述的實施例中，顯示器接口包括時序控制器和/或源極驅(qū)動器集成電路(IC)。時序控制器可壓縮圖像數(shù)據(jù)，并可產(chǎn)生包括壓縮碼的傳輸數(shù)據(jù)包，所述壓縮碼指示壓縮或未壓縮圖像數(shù)據(jù)。源極驅(qū)動器IC可解譯包括在傳輸數(shù)據(jù)包中的壓縮碼，可根據(jù)解譯結(jié)果利用壓控延遲線或壓控振蕩器產(chǎn)生恢復(fù)時鐘信號，并可利用恢復(fù)時鐘信號解壓被壓縮的數(shù)據(jù)。[0075]圖1是示出根據(jù)本發(fā)明構(gòu)思的實施例的顯示模塊100的框圖。
[0076]顯示模塊100可包括時序控制器110、功率管理集成電路(PMIC) 120、多個源極驅(qū)動器集成電路(IC) 130-1至130-S(其中S是自然數(shù))、多個柵極驅(qū)動器集成電路(IC) 140-1至140-G(其中G是自然數(shù))和顯示面板150。
[0077]時序控制器110可控制源極驅(qū)動器IC130-1至130-S和柵極驅(qū)動器IC140-1至140-G的操作。時序控制器110可將先前線數(shù)據(jù)與當(dāng)前線數(shù)據(jù)進行比較，可基于比較結(jié)果壓縮當(dāng)前線數(shù)據(jù)，并可通過通道將傳輸數(shù)據(jù)包發(fā)送至源極驅(qū)動器IC130-1至130-S，傳輸數(shù)據(jù)包可包括指示壓縮或未壓縮當(dāng)前線數(shù)據(jù)的壓縮碼、壓縮的數(shù)據(jù)和睡眠數(shù)據(jù))。
[0078]睡眠數(shù)據(jù)可為直流(DC)電平的一組數(shù)據(jù)，例如，不切換(toggle)的低電平或者信號。因此，可在睡眠模式下或在睡眠周期中發(fā)送睡眠數(shù)據(jù)，并且時序控制器110的功耗可因此而降低。
[0079]PMIC120可將必要的操作電壓供應(yīng)至?xí)r序控制器110、源極驅(qū)動器IC130-1至130-S和柵極驅(qū)動器IC140-1至140-G。源極驅(qū)動器IC130-1至130-S和柵極驅(qū)動器IC140-1至140-G可驅(qū)動包括在顯示面板150中的多個像素。
[0080]圖2是示出圖1所示的時序控制器110和源極驅(qū)動器IC130-1的示例的示意性框圖。圖3是示出根據(jù)本發(fā)明構(gòu)思的一些實施例的時序控制器110的示意性框圖。參照圖2和圖3，時序控制器110可包括鎖相回路(PLL) 111、邏輯電路113和發(fā)送器115。
[0081]PLLlll可將時鐘信號CLK施加至邏輯電路113和發(fā)送器115。
[0082]邏輯電路113可逐像素地將原始顯示數(shù)據(jù)ODATA中的先前線數(shù)據(jù)與原始顯示數(shù)據(jù)ODATA中的當(dāng)前線數(shù)據(jù)進行比較，可基于比較結(jié)果壓縮當(dāng)前線數(shù)據(jù)，并可將傳輸數(shù)據(jù)包DIN發(fā)送至發(fā)送器115，傳輸數(shù)據(jù)包DIN可包括指示壓縮或未壓縮當(dāng)前線數(shù)據(jù)的壓縮碼CPRS、壓縮的數(shù)據(jù)和睡眠數(shù)據(jù)。作為邏輯電路113的一個示例，邏輯電路113A可包括第一線緩沖器113-1、第二線緩沖器113-3、線數(shù)據(jù)比較器113-5和數(shù)據(jù)產(chǎn)生電路113-7A。
[0083]第一線緩沖器113-1可存儲第(K-1)個線數(shù)據(jù)，即，原始顯示數(shù)據(jù)ODATA中的先前線數(shù)據(jù)。第二線緩沖器113-3可存儲第K個線數(shù)據(jù)，即，原始顯示數(shù)據(jù)ODATA中的當(dāng)前線數(shù)據(jù)。
[0084]線數(shù)據(jù)比較器113-5可逐像素地將先前線數(shù)據(jù)與當(dāng)前線數(shù)據(jù)進行比較，并可產(chǎn)生指示壓縮或未壓縮當(dāng)前線數(shù)據(jù)的壓縮碼CPRS，并可產(chǎn)生與當(dāng)前線數(shù)據(jù)相關(guān)的數(shù)據(jù)(下文中，稱作“相關(guān)數(shù)據(jù)”)DATA。
[0085]壓縮碼CPRS可包括指示壓縮或未壓縮的僅一個比特?？商鎿Q地，壓縮碼CPRS可包括指示壓縮或未壓縮與壓縮方法或算法二者的兩個或更多個比特?？商鎿Q地，壓縮碼CPRS可包括含有對壓縮或未壓縮、壓縮算法和額外信息(例如，關(guān)于圖25中的開關(guān)信號SB的信息)的指示的多個比特。
[0086]在下文中，為了清楚起見并保持描述簡單，假設(shè)壓縮碼CPRS包括指示壓縮或未壓縮與壓縮算法二者的兩個比特。相關(guān)數(shù)據(jù)DATA可為當(dāng)前線數(shù)據(jù)、壓縮所需的當(dāng)前線數(shù)據(jù)的一部分或被壓縮的當(dāng)前線數(shù)據(jù)。
[0087]數(shù)據(jù)產(chǎn)生電路113-7A通過使用壓縮碼CPRS、時鐘信號CLK和相關(guān)數(shù)據(jù)DATA可產(chǎn)生其中可嵌入時鐘信號CLK的傳輸數(shù)據(jù)包DIN。
[0088]作為發(fā)送器115的一個示例，發(fā)送器115A可響應(yīng)于時鐘信號CLK將傳輸數(shù)據(jù)包DIN轉(zhuǎn)換為差分信號，并且可通過通道101將差分信號發(fā)送至源極驅(qū)動器IC130-1。此時，通道101可為介質(zhì)，例如可發(fā)送差分信號的信號線。
[0089]源極驅(qū)動器IC130-1至130-S中的每一個可具有彼此基本相同的結(jié)構(gòu)。因此，描述源極驅(qū)動器IC130-1的結(jié)構(gòu)和操作。源極驅(qū)動器IC130-1可包括接收器模擬前端(RXAFE) 131、時鐘信號數(shù)據(jù)恢復(fù)(CDR)電路133和邏輯電路和驅(qū)動模塊137。
[0090]RXAFE131可從通過通道101接收到的差分信號中恢復(fù)傳輸數(shù)據(jù)包DIN。響應(yīng)于選擇信號，即睡眠模式使能信號SLP，CDR電路133可通過使用可包括在例如時鐘信號恢復(fù)電路135中的壓控延遲線(VCDL)和電壓控制器振蕩器(VCO)之一產(chǎn)生多個恢復(fù)時鐘信號CK。
[0091]邏輯電路和驅(qū)動模塊137可解譯通過⑶R電路133輸出的延遲的數(shù)據(jù)包DDATA中含有的壓縮碼CPRS，可根據(jù)解譯結(jié)果產(chǎn)生睡眠模式使能信號SLP，并可通過使用由⑶R電路133產(chǎn)生的恢復(fù)時鐘信號CK恢復(fù)從時序控制器110發(fā)送的數(shù)據(jù)。
[0092]邏輯電路和驅(qū)動模塊137可向顯示面板150驅(qū)動已恢復(fù)的數(shù)據(jù)。換句話說，邏輯電路和驅(qū)動模塊137可執(zhí)行邏輯電路的功能(通過利用從CDR電路133輸出的恢復(fù)時鐘信號CK來恢復(fù)從時序控制器110發(fā)送的數(shù)據(jù))和驅(qū)動模塊的功能(向顯示面板150驅(qū)動已恢復(fù)的數(shù)據(jù))二者。
[0093]圖4A至4C是示出根據(jù)本發(fā)明構(gòu)思的實施例的數(shù)據(jù)包的示圖。圖5A和圖5B是示出根據(jù)本發(fā)明構(gòu)思的實施例的包括壓縮碼CPRS的數(shù)據(jù)包的示圖。
[0094]圖4A示出了常規(guī)時序控制器產(chǎn)生的數(shù)據(jù)包的示例。圖4B示出了時序控制器110產(chǎn)生的數(shù)據(jù)包的一個示 例。圖4C示出了時序控制器110產(chǎn)生的數(shù)據(jù)包的另一個示例。
[0095]參照圖4A至圖4C,第一字段SOL可為線起始(start_of-line)字段,其包括數(shù)據(jù)傳輸?shù)钠鹗嫉耐ㄖ獦邮?。第二字段CONFIG可為構(gòu)造字段，其包括包構(gòu)造數(shù)據(jù)。壓縮碼CPRS可包含在第二字段CONFIG中。
[0096]第三字段可為壓縮顯示數(shù)據(jù)字段，其包括壓縮的顯示數(shù)據(jù)。第四字段WAIT可為等待字段，為接收器等待時間設(shè)置該字段。第五字段SLEEP可為睡眠狀態(tài)字段，并且可不包含數(shù)據(jù)?？稍诘谖遄侄蜸LEEP期間發(fā)送睡眠數(shù)據(jù)。因此，第五字段和睡眠數(shù)據(jù)均可由SLEEP表示。第六字段HBP可為空白時間字段(例如，水平空白周期)，并可表示顯示數(shù)據(jù)的終止。
[0097]傳輸數(shù)據(jù)包DIN可選擇性地包括第四字段WAIT和第六字段HBP。圖4B和圖4C所示的傳輸數(shù)據(jù)包DIN可為示例。如圖4A至圖4C所示，數(shù)據(jù)包可具有相同的線時間，即，相同的第K個線時間。
[0098]圖5A示出了用于正常的顯示數(shù)據(jù)的數(shù)據(jù)包格式的示例。圖4A中示出的數(shù)據(jù)包可對應(yīng)于圖5A中示出的數(shù)據(jù)包格式。圖5B示出了用于壓縮的顯示數(shù)據(jù)的數(shù)據(jù)包格式的示例。圖4B中示出的傳輸數(shù)據(jù)包DIN可對應(yīng)于圖5B中示出的數(shù)據(jù)包格式。
[0099]第二字段CONFIG可含有壓縮碼CPRS〈1: 0>。例如，2b’00的壓縮碼CPRS〈1: 0>可表示包括正常的顯示數(shù)據(jù)(即，未壓縮的當(dāng)前線數(shù)據(jù))的數(shù)據(jù)包的傳輸。例如，2b’01的壓縮碼CPRS〈1: 0>可表示包括已利用第一壓縮算法(例如，改變的像素信息編碼(CPIE))壓縮的顯示數(shù)據(jù)的數(shù)據(jù)包的傳輸。
[0100]例如，213’10的壓縮碼0?1?〈1: 0>可表示包括已利用第二壓縮算法(例如，行程長度編碼(RLE))壓縮的顯示數(shù)據(jù)的數(shù)據(jù)包的傳輸。
[0101]例如，213’11的壓縮碼0?1?〈1: 0>可表示包括已利用第三壓縮算法(例如，CPIE和RLE的組合)壓縮的顯示數(shù)據(jù)的數(shù)據(jù)包的傳輸。
[0102]提及的三種壓縮算法可為示例?？衫绨凑罩圃焐痰倪x擇來選擇壓縮當(dāng)前線數(shù)據(jù)的算法。根據(jù)壓縮碼CPRS〈1: 0>，數(shù)據(jù)產(chǎn)生電路113-7A可產(chǎn)生包括未壓縮的當(dāng)前線數(shù)據(jù)的傳輸數(shù)據(jù)包DIN或者包括已利用選自多個壓縮算法的算法壓縮的數(shù)據(jù)的傳輸數(shù)據(jù)包DIN。
[0103]圖6是示出根據(jù)本發(fā)明構(gòu)思的實施例的壓縮算法的示圖。
[0104]參照圖6，當(dāng)?shù)谝痪€數(shù)據(jù)為“AAAAABBBBBCCCCC”時，數(shù)據(jù)產(chǎn)生電路113-7A可根據(jù)CPIE輸出“AAAAABBBBBCCCCC”。當(dāng)?shù)诙€數(shù)據(jù)為“AAAABBBBBCCCCCC”時，數(shù)據(jù)產(chǎn)生電路113-7A 可根據(jù) CPIE 輸出 “5B10C”。
[0105]換句話說，當(dāng)將第一線數(shù)據(jù)與第二線數(shù)據(jù)進行比較時，“5B10C”可表示第五像素數(shù)據(jù)改變?yōu)椤癇”，并且第十像素數(shù)據(jù)改變?yōu)镃。根據(jù)CPIE和RLE的組合產(chǎn)生的“8A213A1”可表示從第八像素數(shù)據(jù)開始的兩個像素數(shù)據(jù)改變?yōu)锳，并且從第十三像素數(shù)據(jù)開始的一個像素數(shù)據(jù)改變?yōu)锳。
[0106]圖7A至圖7C是示出根據(jù)本發(fā)明構(gòu)思的多個實施例的數(shù)據(jù)包的示圖。圖7A示出了包括未壓縮的顯示數(shù)據(jù)的傳輸數(shù)據(jù)包DIN的示例。傳輸數(shù)據(jù)包DIN可包括例如未壓縮的顯示數(shù)據(jù)和水平空白周期HBP。
[0107]圖7B示出了包括壓縮的顯示數(shù)據(jù)⑶D和睡眠數(shù)據(jù)SLEEP的傳輸數(shù)據(jù)包DIN的一個示例。傳輸數(shù)據(jù)包DIN可包括例如壓縮的顯示數(shù)據(jù)CDD、睡眠數(shù)據(jù)SLEEP和水平空白周期HBP。
[0108]圖7C示出了包括壓縮的顯示數(shù)據(jù)⑶D和睡眠數(shù)據(jù)SLEEP的傳輸數(shù)據(jù)包DIN的另一個示例。傳輸數(shù)據(jù)包DIN可包括例如壓縮的顯示數(shù)據(jù)⑶D和睡眠數(shù)據(jù)SLEEP。
[0109]圖8A至圖SC是示出根據(jù)本發(fā)明構(gòu)思的多個實施例的傳輸數(shù)據(jù)包DIN的示圖。
[0110]圖8A示出了包括時鐘信號CLK和顯示數(shù)據(jù)的正常傳輸數(shù)據(jù)包DIN的示例。顯示數(shù)據(jù)可包括例如24個比特RGB像素數(shù)據(jù)。可在例如兩個相鄰的時鐘信號CLK之間插入12個比特數(shù)據(jù)。例如，第一個八比特可為紅色(R)像素數(shù)據(jù)，第二個八比特可為綠色(G)像素數(shù)據(jù)，并且第三個八比特可為藍(lán)色(B)像素數(shù)據(jù)。
[0111]圖SB示出了包括基于先前線數(shù)據(jù)與當(dāng)前線數(shù)據(jù)的比較結(jié)果檢測到的多個改變的像素和像素的像素數(shù)據(jù)的傳輸數(shù)據(jù)包DIN的示例。換句話說，圖SB示出了當(dāng)僅一部分當(dāng)前線數(shù)據(jù)與先前線數(shù)據(jù)不同時的傳輸數(shù)據(jù)包DIN。
[0112]例如，與先前線數(shù)據(jù)相比，當(dāng)前線數(shù)據(jù)中的僅第30個和第50個像素的像素數(shù)據(jù)改變時，邏輯電路113可產(chǎn)生包括各個改變的像素和各個像素的像素數(shù)據(jù)的編號IPN和2PN的傳輸數(shù)據(jù)包DIN。因此，可壓縮當(dāng)前線數(shù)據(jù)。
[0113]參照圖SC，當(dāng)先前線數(shù)據(jù)與當(dāng)前線數(shù)據(jù)完全相同時，邏輯電路113可產(chǎn)生例如包括預(yù)定編號TON、時鐘信號CLK和睡眠數(shù)據(jù)SLEEP的傳輸數(shù)據(jù)包DIN。因此，可壓縮當(dāng)前線數(shù)據(jù)。
[0114]圖9是示出根據(jù)本發(fā)明構(gòu)思的實施例的時鐘信號數(shù)據(jù)恢復(fù)(CDR)電路133A的示意性框圖。圖10是示出圖9所示的CDR電路133A的操作的示例的時序圖。
[0115]參照圖2和圖9 ADR電路133A可為圖2所示的⑶R電路133的一個示例。⑶R電路133A可包括基準(zhǔn)時鐘產(chǎn)生電路210、相位頻率檢測器(PFD) 230、控制電壓產(chǎn)生電路250、鎖定檢測器270和時鐘信號恢復(fù)電路135。在下文中，為了清楚起見并有利于描述，在圖9、圖15、圖16和圖17中，分別將邏輯電路和驅(qū)動模塊137與⑶R電路133A、133B、133C和133D 一起示出。
[0116]基準(zhǔn)時鐘產(chǎn)生電路210可延遲傳輸數(shù)據(jù)包DIN并可將延遲的數(shù)據(jù)包DDATA發(fā)送至邏輯電路和驅(qū)動模塊137。響應(yīng)于低電平的鎖定檢測信號LD，基準(zhǔn)時鐘產(chǎn)生電路210還可輸出包括在傳輸數(shù)據(jù)包DIN中的時鐘信號CLK作為基準(zhǔn)時鐘信號CKKEF。
[0117]響應(yīng)于高電平的鎖定檢測信號LD，基準(zhǔn)時鐘產(chǎn)生電路210可通過利用包括在傳輸數(shù)據(jù)包DIN中的時鐘信號CLK、窗信號CKwin和下降沿控制信號CKpm產(chǎn)生基準(zhǔn)時鐘信號CKref。
[0118]例如，基準(zhǔn)時鐘產(chǎn)生電路210可通過利用窗信號CKwin檢測互補時鐘信號的下降沿?；パa時鐘信號可為與時鐘信號CLK互補的時鐘信號。可替換地，基準(zhǔn)時鐘產(chǎn)生電路210可通過利用窗信號CKwin檢測時鐘信號CLK的上升沿或下降沿。
[0119]基準(zhǔn)時鐘產(chǎn)生電路210可產(chǎn)生可響應(yīng)于互補時鐘信號的下降沿而上升的基準(zhǔn)時鐘信號CKkef，還可產(chǎn)生可響應(yīng)于下降沿控制信號CKpm的上升沿而下降的基準(zhǔn)時鐘信號CKref。
[0120]PFD230可將基準(zhǔn)時鐘信號CKkef的相位和頻率與從時鐘信號恢復(fù)電路135輸出的輸出時鐘信號CKvaa的相位和頻率進行比較，并可根據(jù)比較結(jié)果產(chǎn)生第一控制信號UP和/或第二控制信號DN。
[0121]控制電壓產(chǎn)生電路250可響應(yīng)于第一控制信號UP和/或第二控制信號DN輸出控制電壓Vcm。
[0122]例如，可將電荷泵/環(huán)路濾波器(CP/LF)用作控制電壓產(chǎn)生電路250。CP/LF250可響應(yīng)于第一控制信號UP輸出具有升高的電平的控制電壓并可響應(yīng)于第二控制信號DN輸出具有降低的電平的控制電壓Vem。
[0123]換句話說，電荷泵(CP)可響應(yīng)于第一控制信號UP或第二控制信號DN輸出具有調(diào)整后的電平的控制電壓VCTKp環(huán)路濾波器(LF)可對控制電壓Vcm執(zhí)行低通濾波，并可輸出低通濾波后的控制電壓
[0124]鎖定檢測器270可響應(yīng)于第一控制信號UP和/或第二控制信號DN產(chǎn)生指示鎖定狀態(tài)或未鎖定狀態(tài)的鎖定檢測信號LD。例如，當(dāng)延遲鎖定環(huán)路(DLL)鎖定時，鎖定檢測器270可產(chǎn)生高電平的鎖定檢測信號LD。
[0125]時鐘信號恢復(fù)電路135包括壓控延遲線(VOTL)、電壓控制器振蕩器(VCO)和產(chǎn)生窗信號CKwin和下降沿控制信號CKfaix的控制信號產(chǎn)生器135A。
[0126]參照圖10和圖13，當(dāng)睡眠模式使能信號SLP處于低電平時，時鐘信號恢復(fù)電路135可通過利用V⑶L136-4產(chǎn)生恢復(fù)時鐘信號CK，并且當(dāng)睡眠模式使能信號SLP處于高電平時，時鐘信號恢復(fù)電路135可通過利用VC0136-3產(chǎn)生恢復(fù)時鐘信號CK。
[0127]圖12是示出圖9所示的基準(zhǔn)時鐘產(chǎn)生電路210的示例的示意性框圖。參照圖12,基準(zhǔn)時鐘產(chǎn)生電路210可包括時鐘產(chǎn)生器211、選擇電路212和延遲電路213。
[0128]時鐘產(chǎn)生器211可通過利用包括在傳輸數(shù)據(jù)包DIN中的時鐘信號CLK、窗信號CKwra和下降沿控制信號CKpm產(chǎn)生基準(zhǔn)時鐘信號CKKEF。
[0129]選擇電路212可響應(yīng)于鎖定檢測信號LD輸出包括在傳輸數(shù)據(jù)包DIN中的時鐘信號CLK或基準(zhǔn)時鐘信號CKKEF。[0130]延遲電路213可延遲傳輸數(shù)據(jù)包DIN，并可將延遲的數(shù)據(jù)包DDATA發(fā)送至邏輯電路和驅(qū)動模塊137。
[0131]圖13是示出圖9所示的時鐘信號恢復(fù)電路135的示例的電路圖。時鐘信號恢復(fù)電路135可包括反相器136-1、選擇電路136-2和多個VCDL單元CL_1至CL_2N。
[0132]反相器136-1可形成反饋環(huán)路以構(gòu)成VC0136-3。換句話說，參照圖13和圖14，當(dāng)睡眠模式使能信號SLP處于低電平(SLP=L)時，V⑶L136-4可通過利用V⑶L單元CL_1至CL_2N產(chǎn)生恢復(fù)時鐘信號CK1至CK2N。
[0133]然而，參照圖13和圖14，當(dāng)睡眠模式使能信號SLP處于高電平(SLP=H)時，VC0136-3可通過利用反相器136-1和V⑶L單元CL_1至CL_N產(chǎn)生恢復(fù)時鐘信號CK1至CKN。
[0134]VCDL單元CL_1至CL_N可被VCDL136-4和VC0136-3共享。換句話說，參照圖14，當(dāng)睡眠模式使能信號SLP處于低電平(SLP=L)時，時鐘信號恢復(fù)電路135可在VCDL模式下操作，在VCDL模式中，時鐘信號恢復(fù)電路135可利用VCDL136-4產(chǎn)生恢復(fù)時鐘信號CK1至CK2N。
[0135]參照圖14，當(dāng)睡眠模式使能信號SLP處于高電平(SLP=H)時，時鐘信號恢復(fù)電路135可在VCO模式下操作，在VCO模式中，時鐘信號恢復(fù)電路135可利用VC0136-3產(chǎn)生恢復(fù)時鐘信號CK1至CKN。
[0136]選擇電路136-2可響應(yīng)于睡眠模式使能信號SLP輸出基準(zhǔn)時鐘信號CKkef或反相器136-1的輸出信號。V⑶L136-4可響應(yīng)于選擇電路136-2的輸出信號CKin和控制電壓Vcm產(chǎn)生恢復(fù)時鐘信號CK1至CK2N，以使得恢復(fù)時鐘信號CK1至CK2n中的每一個具有彼此不同的相位。兩個相鄰的恢復(fù)時鐘信號之間的延遲時間tD可以是恒定的。
[0137]圖15至圖17是分別示出根據(jù)本發(fā)明構(gòu)思的多個實施例的⑶R電路133BU33C和133D的示意性框圖。圖18是示出圖17所示的數(shù)模轉(zhuǎn)換器(DAC) 252的示例的電路圖。圖19和圖20是分別示出根據(jù)本發(fā)明構(gòu)思的多個實施例的CDR電路133E和133F的示意性框圖。
[0138]參照圖9和圖15，除控制電壓保持電路290之外，⑶R電路133B的結(jié)構(gòu)和操作可與CDR電路133A的結(jié)構(gòu)和操作基本相同。當(dāng)時鐘信號恢復(fù)電路135按照VCO模式操作時，控制電壓保持電路290可防止控制電壓Vcm漂移。控制電壓保持電路290可包括電容器291、模數(shù)轉(zhuǎn)換器(ADC) 293、數(shù)模轉(zhuǎn)換器(DAC) 295和多個開關(guān)SWl和SW2。
[0139]當(dāng)睡眠模式使能信號SLP處于高電平時，可閉合開關(guān)SWl和SW2。因此，ADC293可將電容器291的控制電壓Vem轉(zhuǎn)換為數(shù)字碼C0D，并且DAC295可將數(shù)字碼COD轉(zhuǎn)換為控制電壓因此，當(dāng)時鐘信號恢復(fù)電路135在VCO模式下操作時，控制電壓Vcm可通過控制電壓保持電路290保持在特定電平。
[0140]參照圖9和圖16,除開關(guān)式(bang-bang)相位檢測器(F1D) 231_1和控制電壓供應(yīng)電路231-2之外，⑶R電路133C的結(jié)構(gòu)和操作可與⑶R電路133A的結(jié)構(gòu)和操作基本相同。
[0141]開關(guān)式TO231-1可接收基準(zhǔn)時鐘信號CKkef和時鐘信號恢復(fù)電路135的輸出時鐘信號CKvm。控制電壓供應(yīng)電路231-2可響應(yīng)于從開關(guān)式TO231-1輸出的第一控制信號UP和第二控制信號DN中的至少一個產(chǎn)生計數(shù)值，可基于計數(shù)值產(chǎn)生控制電壓VCT&，并可將控制電壓Vem供應(yīng)至?xí)r鐘信號恢復(fù)電路135。
[0142]控制電壓供應(yīng)電路231-2可包括例如升/降計數(shù)器(UP/DN計數(shù)器)和數(shù)模轉(zhuǎn)換器(DAC)。升/降計數(shù)器可響應(yīng)于從開關(guān)式TO231-1輸出的第一控制信號UP和第二控制信號DN中的至少一個產(chǎn)生計數(shù)值。DAC可基于計數(shù)值產(chǎn)生控制電壓Vem,并可將控制電壓Vctel供應(yīng)至?xí)r鐘信號恢復(fù)電路135。
[0143]當(dāng)時鐘信號恢復(fù)電路135在VCO模式下操作時，包括升/降計數(shù)器和DAC的控制電壓供應(yīng)電路231-2可用作將控制電壓Vem保持在特定電平的控制電壓保持電路。例如該DAC可通過圖18所示的DAC252來實現(xiàn)，并且該DAC可基于基準(zhǔn)時鐘信號CKkef和計數(shù)值產(chǎn)生控制電壓Vcm。
[0144]參照圖9和圖17，除時間數(shù)字轉(zhuǎn)換器(TDC) 233_1、數(shù)字環(huán)路濾波器(DLF) 233-2和控制電壓供應(yīng)電路251之外，⑶R電路133D的結(jié)構(gòu)和操作可與⑶R電路133A的結(jié)構(gòu)和操作基本相同。TDC233-1可接收基準(zhǔn)時鐘信號CKkef和時鐘信號恢復(fù)電路135的輸出時鐘信號CKVQ)l。DLF233-2可連接至TDC233-1。DLF233-2可響應(yīng)于從TDC233-1輸出的第一控制信號UP和第二控制信號DN中的至少一個產(chǎn)生數(shù)字碼D〈L-1: 0>。
[0145]控制電壓供應(yīng)電路251可基于從DLF233-2輸出的數(shù)字碼D〈L_1: 0>產(chǎn)生控制電壓V.，并可將控制電壓V.供應(yīng)至?xí)r鐘信號恢復(fù)電路135。例如，控制電壓供應(yīng)電路251可通過圖18所示的DAC252來實現(xiàn)。DAC252可基于包括在傳輸數(shù)據(jù)包DIN中的數(shù)據(jù)DATA和數(shù)字碼D〈L-1: 0>產(chǎn)生控制電壓Vem。當(dāng)時鐘信號恢復(fù)電路135在VCO模式下操作時，控制電壓供應(yīng)電路251可用作將控制電壓Vem保持在特定電平的控制電壓保持電路。
[0146]參照圖18，DAC252可基 于包括在傳輸數(shù)據(jù)包DIN中的數(shù)據(jù)DATA和數(shù)字碼D〈L-1: 0>輸出控制電壓VCTKl。作為一個示例，圖18示出了 10比特DAC252?；鶞?zhǔn)特征DY(Y=0、1、2……9)和DYb可分別表示互補信號。基準(zhǔn)特征Vb可表示供應(yīng)至晶體管Xl至x512的操作電壓。晶體管xl至x512可具有加權(quán)尺寸(weighted size)?？苫诒忍谼O至D9控制基準(zhǔn)電流IKEF。
[0147]可通過電流鏡將基準(zhǔn)電流Ikef鏡像處理為鏡像電流Ivcm?？蓮幕鶞?zhǔn)電流Ikef產(chǎn)生第一電壓控制信號Vctku,并且可從鏡像電流Itojl產(chǎn)生第二電壓控制信號控制電壓Vctrl可包括第一電壓控制信號Vctru和/或第二電壓控制信號V。.。
[0148]參照圖9和圖19，時鐘信號恢復(fù)電路135可包括可彼此分離的壓控延遲線(VCDL) 135-1和電壓控制器振蕩器(VCO) 135-2，以及選擇電路135-3。當(dāng)睡眠模式使能信號SLP處于低電平時，可關(guān)閉VC0135-2。
[0149]當(dāng)睡眠模式使能信號SLP處于低電平時，時鐘信號恢復(fù)電路135可通過利用V⑶L135-1產(chǎn)生恢復(fù)時鐘信號CK < O:N-1>。換句話說，選擇電路135-3可響應(yīng)于處于低電平的睡眠模式使能信號SLP輸出由V⑶L135-1產(chǎn)生的恢復(fù)時鐘信號CK〈0:N_1>。
[0150]參照圖9和圖20，時鐘信號恢復(fù)電路135可包括可彼此分離的V⑶L135-1和VC0135-2,以及選擇電路135-3。當(dāng)睡眠模式使能信號SLP處于高電平時，可關(guān)閉元件135A、135-1、210、230、250 和 270。
[0151]當(dāng)睡眠模式使能信號SLP處于高電平時，時鐘信號恢復(fù)電路135可通過利用VC0135-2產(chǎn)生恢復(fù)時鐘信號CK〈0:N-1>。換句話說，選擇電路135-3可響應(yīng)于處于高電平的睡眠模式使能信號SLP輸出由VC0135-2產(chǎn)生的恢復(fù)時鐘信號CK〈0
[0152]圖21是示出根據(jù)本發(fā)明構(gòu)思的實施例的時序控制器110的操作的流程圖。參照圖1至圖SC和圖21，在操作SllO中，時序控制器110可在兩根相鄰的線之間對線數(shù)據(jù)進行比較。例如，時序控制器110可將先前線數(shù)據(jù)與當(dāng)前線數(shù)據(jù)進行比較。
[0153]在操作S120中，時序控制器110可產(chǎn)生指示壓縮或未壓縮當(dāng)前線數(shù)據(jù)的壓縮碼CPRS。在操作S130中，時序控制器110可產(chǎn)生包括壓縮碼CPRS、壓縮的數(shù)據(jù)和睡眠數(shù)據(jù)SLEEP的傳輸數(shù)據(jù)包DIN，并可通過發(fā)送器115發(fā)送傳輸數(shù)據(jù)包DIN。
[0154]圖22是示出根據(jù)本發(fā)明構(gòu)思的實施例的CDR電路133和邏輯電路和驅(qū)動模塊137的操作的流程圖。參照圖1、圖2、圖9至圖20和圖22，在操作S210中，邏輯電路和驅(qū)動模塊137可接收可包括數(shù)據(jù)、壓縮碼CPRS和時鐘信號CLK的傳輸數(shù)據(jù)包DIN，并可解譯壓縮碼CPRS。
[0155]在操作S220中，邏輯電路和驅(qū)動模塊137可基于解譯結(jié)果產(chǎn)生睡眠模式使能信號SLP。在操作S230中，⑶R電路133可確定睡眠模式使能信號SLP的電平。
[0156]當(dāng)睡眠模式使能信號SLP處于高電平時，在操作S231中，時鐘信號恢復(fù)電路135可在VCO模式下操作，并因此可通過利用VC0136-3產(chǎn)生恢復(fù)時鐘信號CK。當(dāng)睡眠模式使能信號SLP處于低電平時，在操作S233中，時鐘信號恢復(fù)電路135可在VCDL模式下操作，并因此可利用V⑶L136-4產(chǎn)生恢復(fù)時鐘信號CK。
[0157]在操作S240中，邏輯電路和驅(qū)動模塊137可利用恢復(fù)時鐘信號CK恢復(fù)包括在傳輸數(shù)據(jù)包DIN中的數(shù)據(jù)。邏輯電路和驅(qū)動模塊137可利用恢復(fù)的數(shù)據(jù)驅(qū)動顯示面板150。
[0158]圖23是示出根據(jù)本發(fā)明構(gòu)思的實施例的時序控制器110的示意性框圖。參照圖
2、圖3和圖23，邏輯電路113B可包括第一線緩沖器113-1、第二線緩沖器113-3、線數(shù)據(jù)比較器113-5和數(shù)據(jù)產(chǎn)生電路113-7B。
[0159]數(shù)據(jù)產(chǎn)生電路113-7B可基于壓縮碼CPRS產(chǎn)生發(fā)送器睡眠模式使能信號SLP'?？身憫?yīng)于發(fā)送器睡眠模式使能信號SLP'啟動或不啟動發(fā)送器115B。當(dāng)輸出睡眠數(shù)據(jù)時，可響應(yīng)于發(fā)送器睡眠模式使能信號SLP'不啟動發(fā)送器115B。
[0160]圖24A和圖24B是示出圖1所示的顯示面板150的像素結(jié)構(gòu)的示例的示圖。圖24A示出了其中像素可按照條紋圖案排列的顯示面板150的像素結(jié)構(gòu)的示例。在圖24A中，Yl至Y4可表示數(shù)據(jù)線，LI至L4可表示掃描線，R可表示紅色(R)像素，G可表示綠色(G)像素，并且B可表示藍(lán)色(B)像素。圖24B示出了其中像素可按照z字形圖案排列的顯示面板150的像素結(jié)構(gòu)的示例。在圖24B中，Yl至Y5可表示數(shù)據(jù)線，并且LI至L4可表示掃描線。
[0161]圖25是示出圖1所示的源極驅(qū)動器IC130-1的驅(qū)動器單元陣列的示例的示意圖。當(dāng)通過利用改變的像素信息編碼(CPIE)壓縮當(dāng)前線數(shù)據(jù)，并且顯示面板150的像素結(jié)構(gòu)具有z字形圖案時，源極驅(qū)動器IC130-1的驅(qū)動器單元陣列可具有圖25所示的結(jié)構(gòu)，以驅(qū)動利用CPIE壓縮的數(shù)據(jù)。
[0162]如圖25所示，源極驅(qū)動器IC130-1的驅(qū)動器單元陣列可包括開關(guān)陣列SWA。開關(guān)陣列SWA中的開關(guān)“偶”和“奇”可響應(yīng)于開關(guān)信號SB進行開關(guān)。偶編號的開關(guān)“偶”和奇編號的開關(guān)“奇”可彼此互補地操作。
[0163]可在壓縮碼CPRS中包括關(guān)于開關(guān)信號SB的信息。在這種情況下，邏輯電路和驅(qū)動模塊137可解譯包括在壓縮碼CPRS中的信息，并可基于解譯結(jié)果產(chǎn)生開關(guān)信號SB。
[0164]圖26是示出根據(jù)本發(fā)明構(gòu)思的實施例的包括顯示模塊100的顯示裝置300的框圖。參照圖1至圖26，顯示裝置300可包括處理器310和顯示模塊100。[0165]處理器310可包括例如中央處理單元(CPU) 311和顯示控制器313。處理器311可實現(xiàn)為例如應(yīng)用處理器或移動應(yīng)用處理器。
[0166]CPU311可通過總線控制顯示控制器313的操作。顯示控制器313可控制顯示模塊100的操作。例如，顯示控制器313可控制時序控制器110的操作。顯示裝置300可實現(xiàn)為例如便攜式電子裝置，其可表示移動設(shè)備。便攜式電子裝置可為例如筆記本計算機、移動電話、智能電話、平板個人計算機(PC)、個人數(shù)字助理(PDA)、企業(yè)數(shù)字助理(EDA)、數(shù)碼相機、數(shù)碼攝像機、便攜式多媒體播放器(PMP)、個人導(dǎo)航裝置或便攜式導(dǎo)航裝置(PND)、手持游戲控制臺、移動互聯(lián)網(wǎng)裝置(MID)或者電子書。
[0167]如上所述，根據(jù)本發(fā)明構(gòu)思的一些實施例，時序控制器可在兩根相鄰的線之間對線數(shù)據(jù)進行比較，并可基于比較結(jié)果壓縮將被傳輸?shù)臄?shù)據(jù)，從而減少發(fā)送的數(shù)據(jù)量。結(jié)果，可降低時序控制器的功耗。
[0168]另外，源極驅(qū)動器IC根據(jù)壓縮或未壓縮從時序控制器發(fā)送的數(shù)據(jù)可以選擇性地操作V⑶L或VC0。源極驅(qū)動器IC可利用V⑶L和VCO中的一個產(chǎn)生恢復(fù)時鐘信號，并可利用恢復(fù)時鐘信號恢復(fù)從時序控制器發(fā)送的數(shù)據(jù)。結(jié)果，也可降低源極驅(qū)動器IC的功耗。
[0169]雖然已經(jīng)顯示和描述了本發(fā)明總體構(gòu)思的一些實施例，但是本領(lǐng)域普通技術(shù)人員應(yīng)該理解，在不脫離本發(fā)明總體構(gòu)思的原理和精神的情況下，可對這些實施例作出改變，本發(fā)明總體構(gòu)思的范圍在權(quán)利要求及其等同物中限定。
【權(quán)利要求】
1.一種時序控制器，包括: 邏輯電路，其配置為將先前線數(shù)據(jù)與當(dāng)前線數(shù)據(jù)進行比較，基于比較結(jié)果壓縮所述當(dāng)前線數(shù)據(jù)，并且產(chǎn)生傳輸數(shù)據(jù)包，所述傳輸數(shù)據(jù)包包括指示壓縮或未壓縮所述當(dāng)前線數(shù)據(jù)的壓縮碼、壓縮的數(shù)據(jù)和睡眠數(shù)據(jù)；以及發(fā)送器，其配置為發(fā)送所述傳輸數(shù)據(jù)包。
2.根據(jù)權(quán)利要求1所述的時序控制器，其中所述邏輯電路包括: 線數(shù)據(jù)比較器，其配置為將所述先前線數(shù)據(jù)與所述當(dāng)前線數(shù)據(jù)進行比較并且基于比較結(jié)果產(chǎn)生所述壓縮碼；以及 數(shù)據(jù)產(chǎn)生電路，其配置為基于所述壓縮碼壓縮所述當(dāng)前線數(shù)據(jù)，并產(chǎn)生所述傳輸數(shù)據(jù)包。
3.根據(jù)權(quán)利要求1所述的時序控制器，其中所述邏輯電路配置為產(chǎn)生所述壓縮的數(shù)據(jù)，所述壓縮的數(shù)據(jù)包括基于 比較結(jié)果檢測到的多個改變的像素和像素的像素數(shù)據(jù)。
4.根據(jù)權(quán)利要求1所述的時序控制器，其中所述邏輯電路配置為當(dāng)發(fā)送所述睡眠數(shù)據(jù)時產(chǎn)生發(fā)送器睡眠模式使能信號，并且所述發(fā)送器響應(yīng)于所述發(fā)送器睡眠模式使能信號而不啟動。
5.一種源極驅(qū)動器集成電路(1C)，包括: 邏輯電路，其配置為接收包括數(shù)據(jù)、指示壓縮或未壓縮所述數(shù)據(jù)的壓縮碼和時鐘信號的傳輸數(shù)據(jù)包，解譯所述壓縮碼，并且基于解譯結(jié)果產(chǎn)生睡眠模式使能信號；以及 時鐘信號恢復(fù)電路，其配置為響應(yīng)于所述睡眠模式使能信號啟動壓控延遲線和電壓控制器振蕩器之一。
6.根據(jù)權(quán)利要求5所述的源極驅(qū)動器1C，其中所述壓控延遲線配置為響應(yīng)于表示未壓縮所述數(shù)據(jù)的睡眠模式使能信號產(chǎn)生多個第一恢復(fù)時鐘信號，并且所述電壓控制器振蕩器配置為響應(yīng)于表示壓縮所述數(shù)據(jù)的睡眠模式使能信號產(chǎn)生多個第二恢復(fù)時鐘信號。
7.根據(jù)權(quán)利要求5所述的源極驅(qū)動器1C，還包括控制電壓保持電路，其配置為當(dāng)啟動所述電壓控制器振蕩器時將恒定控制電壓供應(yīng)至所述電壓控制器振蕩器。
8.根據(jù)權(quán)利要求5所述的源極驅(qū)動器1C，其中所述電壓控制器振蕩器配置為共享所述壓控延遲線的一部分。
9.根據(jù)權(quán)利要求8所述的源極驅(qū)動器1C，還包括: 基準(zhǔn)時鐘產(chǎn)生電路，其配置為基于所述時鐘信號產(chǎn)生基準(zhǔn)時鐘信號； 相位頻率檢測器，其配置為接收所述基準(zhǔn)時鐘信號和所述壓控延遲線的輸出時鐘信號; 控制電壓產(chǎn)生電路，其配置為響應(yīng)于從所述相位頻率檢測器輸出的至少一個控制信號產(chǎn)生控制電壓，所述控制電壓被供應(yīng)至所述壓控延遲線；以及 控制電壓保持電路，其配置為響應(yīng)于所述睡眠模式使能信號保持所述控制電壓恒定。
10.根據(jù)權(quán)利要求8所述的源極驅(qū)動器1C，還包括: 基準(zhǔn)時鐘產(chǎn)生電路，其配置為基于所述時鐘信號產(chǎn)生基準(zhǔn)時鐘信號； 開關(guān)式相位檢測器，其配置為接收所述基準(zhǔn)時鐘信號和所述壓控延遲線的輸出時鐘信號；以及 控制電壓供應(yīng)電路，其配置為響應(yīng)于從所述開關(guān)式相位檢測器輸出的至少一個控制信號產(chǎn)生計數(shù)值，基于所述計數(shù)值產(chǎn)生控制電壓，并且將所述控制電壓供應(yīng)至所述壓控延遲線。
11.根據(jù)權(quán)利要求8所述的源極驅(qū)動器1C，還包括: 基準(zhǔn)時鐘產(chǎn)生電路，其配置為基于所述時鐘信號產(chǎn)生基準(zhǔn)時鐘信號； 時間數(shù)字轉(zhuǎn)換器，其配置為接收所述基準(zhǔn)時鐘信號和所述壓控延遲線的輸出時鐘信號; 數(shù)字環(huán)路濾波器，其連接至所述時間數(shù)字轉(zhuǎn)換器；以及 控制電壓供應(yīng)電路，其配置為基于從所述數(shù)字環(huán)路濾波器輸出的控制碼產(chǎn)生控制電壓，并且將所述控制電壓供應(yīng)至所述壓控延遲線。
12.根據(jù)權(quán)利要求5所述的源極驅(qū)動器1C，其中所述時鐘信號恢復(fù)電路包括選擇電路，其配置為響應(yīng)于所述睡眠模式使能信號輸出所述壓控延遲線的恢復(fù)時鐘信號或者所述電壓控制器振蕩器的恢復(fù)時鐘信號。
13.根據(jù)權(quán)利要求5所述的源極驅(qū)動器1C，其中所述邏輯電路配置為基于從所述壓控延遲線和所述電壓控制器振蕩器之一輸出的恢復(fù)時鐘信號從所述數(shù)據(jù)恢復(fù)顯示數(shù)據(jù)。
14.根據(jù)權(quán)利要求5所述的源極驅(qū)動器1C，其中: 所述壓控延遲線包括串聯(lián)連接的多個壓控延遲線單元； 所述時鐘信號恢復(fù)電路包括: 反相器，其配置為接收所述多個壓控延遲線單元中的一個的輸出信號；以及選擇電路，其配置為響應(yīng)于所述睡眠模式使能信號將基于所述時鐘信號產(chǎn)生的基準(zhǔn)時鐘信號和所述反相器的輸出信號之一施加至第一壓控延遲線單元；并且 所述電壓控制器振蕩器包括所述多個壓控延遲線單元中的一部分和所述反相器。
15.一種顯示裝置，包括: 顯示面板；以及 源極驅(qū)動器集成電路(IC)，其配置為基于顯示數(shù)據(jù)對所述顯示面板進行驅(qū)動，所述源極驅(qū)動器IC包括: 邏輯電路，其配置為接收具有數(shù)據(jù)、指示壓縮或未壓縮所述數(shù)據(jù)的壓縮碼和時鐘信號的傳輸數(shù)據(jù)包，解譯所述壓縮碼，并且基于解譯結(jié)果產(chǎn)生睡眠模式使能信號；以及 時鐘信號恢復(fù)電路，其配置為響應(yīng)于所述睡眠模式使能信號啟動壓控延遲線和電壓控制器振蕩器之一， 其中所述邏輯電路配置為基于從所述壓控延遲線和所述電壓控制器振蕩器之一輸出的恢復(fù)時鐘信號從所述數(shù)據(jù)中恢復(fù)所述顯示數(shù)據(jù)。
16.根據(jù)權(quán)利要求15所述的顯示裝置，其中: 所述壓控延遲線包括串聯(lián)連接的多個壓控延遲線單元； 所述時鐘信號恢復(fù)電路包括: 反相器，其配置為接收所述多個壓控延遲線單元中的一個的輸出信號；以及選擇電路，其配置為響應(yīng)于所述睡眠模式使能信號將基于所述時鐘信號產(chǎn)生的基準(zhǔn)時鐘信號和所述反相器的輸出信號之一施加至第一壓控延遲線單元；并且 所述電壓控制器振蕩器包括所述多個壓控延遲線單元中的一部分和所述反相器。
17.根據(jù)權(quán)利要求15所述的顯示裝置，其中所述壓控延遲線配置為響應(yīng)于指示未壓縮所述數(shù)據(jù)的睡眠模式使能信號產(chǎn)生恢復(fù)時鐘信號，并且所述電壓控制器振蕩器配置為響應(yīng)于指示壓縮所述數(shù)據(jù)的睡眠模式使能信號產(chǎn)生恢復(fù)時鐘信號。
18.根據(jù)權(quán)利要求15所述的顯示裝置，還包括控制電壓保持電路，其配置為響應(yīng)于所述睡眠模式使能信號將恒定的控制電壓供應(yīng)至所述電壓控制器振蕩器。
19.根據(jù)權(quán)利要求15所述的顯示裝置，其中所述電壓控制器振蕩器配置為共享所述壓控延遲線的一部分。
20.根據(jù)權(quán)利要求19所述的顯示裝置，還包括: 基準(zhǔn)時鐘產(chǎn)生電路，其配置為基于所述時鐘信號產(chǎn)生基準(zhǔn)時鐘信號； 相位頻率檢測器，其配置為接收所述基準(zhǔn)時鐘信號和所述壓控延遲線的輸出時鐘信號; 控制電壓產(chǎn)生電路，其配置為響應(yīng)于從所述相位頻率檢測器輸出的至少一個控制信號產(chǎn)生控制電壓，所述控制電壓被供應(yīng)至所述壓控延遲線；以及 控制電壓保持電路，其配置為響應(yīng)于所述睡眠模式使能信號保持所述控制電壓恒定。
21.根據(jù)權(quán)利要求19所述的顯示裝置，還包括: 基準(zhǔn)時鐘產(chǎn)生電路，其配置為基于所述時鐘信號產(chǎn)生基準(zhǔn)時鐘信號； 開關(guān)式相位檢測器，其配置為接收所述基準(zhǔn)時鐘信號和所述壓控延遲線的輸出時鐘信號；以及 控制電壓供應(yīng)電路，其配置為響應(yīng)于從所述開關(guān)式相位檢測器輸出的至少一個控制信號產(chǎn)生計數(shù)值，基于所述計數(shù)值產(chǎn)生控制電壓，并且將所述控制電壓供應(yīng)至所述壓控延遲線。
22.根據(jù)權(quán)利要求19所述的顯示裝置，還包括: 基準(zhǔn)時鐘產(chǎn)生電路，其配置為基于所述時鐘信號產(chǎn)生基準(zhǔn)時鐘信號； 時間數(shù)字轉(zhuǎn)換器，其配置為接收所述基準(zhǔn)時鐘信號和所述壓控延遲線的輸出時鐘信號; 數(shù)字環(huán)路濾波器，其連接至所述時間數(shù)字轉(zhuǎn)換器；以及 控制電壓供應(yīng)電路，其配置為基于從所述數(shù)字環(huán)路濾波器輸出的控制碼產(chǎn)生控制電壓，并且將所述控制電壓供應(yīng)至所述壓控延遲線。
23.根據(jù)權(quán)利要求15所述的顯示裝置，其中所述顯示裝置是移動設(shè)備。
24.一種操作顯示器接口的方法，所述方法包括步驟: 將先前線數(shù)據(jù)與當(dāng)前線數(shù)據(jù)進行比較； 基于比較結(jié)果產(chǎn)生指示壓縮或未壓縮所述當(dāng)前線數(shù)據(jù)的壓縮碼； 基于所述壓縮碼壓縮所述當(dāng)前線數(shù)據(jù)； 產(chǎn)生包括所述壓縮碼、壓縮的數(shù)據(jù)和睡眠數(shù)據(jù)的傳輸數(shù)據(jù)包；以及 通過通道發(fā)送所述傳輸數(shù)據(jù)包。
25.根據(jù)權(quán)利要求24所述的方法，還包括步驟: 通過所述通道接收所述傳輸數(shù)據(jù)包； 解譯包括在所述傳輸數(shù)據(jù)包中的所述壓縮碼； 基于解譯結(jié)果產(chǎn)生睡眠模式使能信號；以及 響應(yīng)于所述睡眠模式使能信號啟動壓控延遲線和電壓控制器振蕩器之一。
26.—種集成電路,包括: 電路，其配置為壓縮用于顯示裝置的線數(shù)據(jù)，并且產(chǎn)生包括編碼的數(shù)據(jù)包，所述編碼具有壓縮狀態(tài)指示和關(guān)于睡眠模式的信息；以及發(fā)送器，其配置為發(fā)送所述數(shù)據(jù)包。
27.根據(jù)權(quán)利要求26所述的集成電路，其中所述壓縮狀態(tài)為未壓縮的狀態(tài)。
28.根據(jù)權(quán)利要求26所述的集成電路，其中所述壓縮狀態(tài)為通過改變的像素信息編碼(CPIE)方法和行程長度編碼(RLE)方法中的至少一種方法來進行壓縮的狀態(tài)。
29.一種操作顯示器接口的方法，所述方法包括步驟: 壓縮用于顯示器的當(dāng)前線數(shù)據(jù)；以及 產(chǎn)生包括當(dāng)前線數(shù)據(jù)和編碼的數(shù)據(jù)包，所述編碼具有壓縮狀態(tài)指示和關(guān)于睡眠模式的信息。
30.根據(jù)權(quán)利要求2 9所述的方法，還包括發(fā)送所述數(shù)據(jù)包。
【文檔編號】H03M7/30GK104036753SQ201410078629
【公開日】2014年9月10日 申請日期:2014年3月5日 優(yōu)先權(quán)日:2013年3月5日
【發(fā)明者】林正泌, 李東明, 裴漢秀, 李佶勛, 李在烈 申請人:三星電子株式會社