防止反向電流傳輸?shù)纳侠娮桦娐返闹谱鞣椒?br> 【專利摘要】本實(shí)用新型涉及一種防止反向電流傳輸?shù)纳侠娮桦娐?。所述上拉電阻電路包括：輸入輸出端口、開關(guān)電路、第一P型場(chǎng)效應(yīng)晶體管、第一N型場(chǎng)效應(yīng)晶體管和電源；所述開關(guān)電路串聯(lián)連接于所述輸入輸出端口與所述電源之間；所述第一N場(chǎng)效應(yīng)型晶體管與所述第一P場(chǎng)效應(yīng)型晶體管共柵連接于所述電源；所述第一N型場(chǎng)效應(yīng)晶體管的漏極與所述第一P型場(chǎng)效應(yīng)晶體管的漏極連接，并與所述開關(guān)電路的控制端連接；當(dāng)所述電源無電，且所述輸入輸出端口有電時(shí)，所述第一N型場(chǎng)效應(yīng)晶體管關(guān)斷，所述第一P型場(chǎng)效應(yīng)晶體管導(dǎo)通，所述第一P型場(chǎng)效應(yīng)晶體管的漏極電壓控制所述開關(guān)電路斷開所述電源與所述輸入輸出端口的連接。
【專利說明】防止反向電流傳輸?shù)纳侠娮桦娐?br> 【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及輸入輸出電路，尤其涉及一種防止反向電流傳輸?shù)纳侠娮桦娐贰?br> 【背景技術(shù)】
[0002]隨著電子信息產(chǎn)業(yè)的迅猛發(fā)展，芯片之間通常通過輸入輸出(Input/Output，簡(jiǎn)稱:10)接口相連接，進(jìn)而傳輸信息。當(dāng)存在多個(gè)IO接口相連時(shí)，由于每個(gè)IO接口的上電時(shí)序不同，部分IO接口的電源無電，而部分IO接口的電源有電，當(dāng)有電的IO接口存在上拉電阻時(shí)，則將會(huì)導(dǎo)致有電的IO接口向無電的IO接口漏電。
[0003]如圖1所示，現(xiàn)有技術(shù)中設(shè)備的接口電路，該接口電路通過電阻RO將IO接口的電壓上拉至電源VCCO，當(dāng)IO接口被連接到另一有電的IO接口時(shí)，且此時(shí)VCCO無電，則將產(chǎn)生IO接口通過電阻RO向VCCO漏電，即存在反向電流的傳輸，當(dāng)多個(gè)IO接口同時(shí)傳輸反向電流時(shí)，反向電流過大，嚴(yán)重時(shí)可將IO接口的電壓拉低，甚至產(chǎn)生IO接口的功能錯(cuò)誤。
實(shí)用新型內(nèi)容
[0004]本實(shí)用新型提供了一種防止反向電流傳輸?shù)纳侠娮桦娐?，?shí)現(xiàn)了當(dāng)與輸出輸入接口連接的電源無電時(shí)，防止輸入輸出接口向其連接的電源進(jìn)行反向電流的傳輸，避免輸入輸出接口的功能錯(cuò)誤，并且本實(shí)用新型提供的防止反向電流傳輸?shù)纳侠娮桦娏鹘Y(jié)構(gòu)簡(jiǎn)單，節(jié)約成本。
[0005]在第一方面，本實(shí)用新型實(shí)施例提供了一種防止反向電流傳輸?shù)纳侠娮桦娐?，所述上拉電阻電路包?輸入輸出端口、開關(guān)電路、第一 P型場(chǎng)效應(yīng)晶體管、第一 N型場(chǎng)效應(yīng)晶體管和電源；
[0006]所述開關(guān)電路串聯(lián)連接于所述輸入輸出端口與所述電源之間；
[0007]所述第一 N型場(chǎng)效應(yīng)型晶體管與所述第一 P場(chǎng)效應(yīng)型晶體管共柵連接于所述電源；
[0008]所述第一 N型場(chǎng)效應(yīng)晶體管的漏極與所述第一 P型場(chǎng)效應(yīng)晶體管的漏極連接，并與所述開關(guān)電路的控制端連接；
[0009]當(dāng)所述電源無電，且所述輸入輸出端口有電時(shí)，所述第一 N型場(chǎng)效應(yīng)晶體管關(guān)斷，所述第一 P型場(chǎng)效應(yīng)晶體管導(dǎo)通，所述第一 P型場(chǎng)效應(yīng)晶體管的漏極電壓控制所述開關(guān)電路斷開所述電源與所述輸入輸出端口的連接。
[0010]優(yōu)選地，當(dāng)所述電源有電，且所述輸入輸出端口無電時(shí)，所述第一 N型場(chǎng)效應(yīng)晶體管導(dǎo)通，所述第一 P型場(chǎng)效應(yīng)晶體管關(guān)斷，所述第一 P型場(chǎng)效應(yīng)晶體管的漏極電壓控制所述開關(guān)電路閉合所述電源與所述輸入輸出端口的連接。
[0011]優(yōu)選地，所述開關(guān)電路包括第二 P型場(chǎng)效應(yīng)晶體管和第三P型場(chǎng)效應(yīng)晶體管；
[0012]所述第二 P型場(chǎng)效應(yīng)晶體管與所述第三P型場(chǎng)效應(yīng)晶體管串聯(lián)連接，所述第二 P型場(chǎng)效應(yīng)晶體管的漏極與所述電源連接，所述第三P型場(chǎng)效應(yīng)晶體管的源極與所述輸入輸出端口連接，所述第二 P型場(chǎng)效應(yīng)晶體管與所述第三P型場(chǎng)效應(yīng)晶體管共柵連接，形成所述開關(guān)電路的控制端，并與所述第一 N型場(chǎng)效應(yīng)晶體管的漏極、所述第一 P型場(chǎng)效應(yīng)晶體管的漏極連接；
[0013]當(dāng)所述電源無電，且所述輸入輸出端口有電時(shí)，所述第一 N型場(chǎng)效應(yīng)晶體管關(guān)斷，所述第一 P型場(chǎng)效應(yīng)晶體管導(dǎo)通，所述第一 P型場(chǎng)效應(yīng)晶體管的漏極電壓被拉升至等于所述輸入輸出端口的電壓，使得所述第二 P型場(chǎng)效應(yīng)晶體管與所述第三P型場(chǎng)效應(yīng)晶體管關(guān)斷，進(jìn)而斷開所述電源與所述輸入輸出端口的連接；
[0014]當(dāng)所述電源有電，且所述輸入輸出端口無電時(shí)，所述第一 N型場(chǎng)效應(yīng)晶體管導(dǎo)通，所述第一 P型場(chǎng)效應(yīng)晶體管關(guān)斷，所述第一 P場(chǎng)效應(yīng)晶體管的漏極電壓被下拉至0V，使得所述第二 P型場(chǎng)效應(yīng)晶體管與所述第三P型場(chǎng)效應(yīng)晶體管導(dǎo)通，進(jìn)而閉合所述電源與所述輸入輸出端口的連接。
[0015]優(yōu)選地，所述開關(guān)電路還包括負(fù)載電阻。
[0016]優(yōu)選地，所述負(fù)載電阻一端與所述第二 P型場(chǎng)效應(yīng)晶體管的源極連接，另一端與所述第三P型場(chǎng)效應(yīng)晶體管的漏極連接；或者
[0017]所述負(fù)載電阻一端與所述電源連接，另一端與所述第二 P型場(chǎng)效應(yīng)晶體管的漏極連接；或者
[0018]所述負(fù)載電阻一端與所述第三P型場(chǎng)效應(yīng)晶體管的源極連接，另一端與所述輸入輸出端口連接。
[0019]本實(shí)用新型實(shí)施例提供的防止反向電流傳輸?shù)纳侠娮桦娐方鉀Q了現(xiàn)有技術(shù)中IO接口通過電阻RO向VCCO傳輸反向電流的問題，實(shí)現(xiàn)了當(dāng)與輸出輸入接口連接的電源無電時(shí)，防止輸入輸出接口向其連接的電源進(jìn)行反向電流的傳輸，避免輸入輸出接口的功能錯(cuò)誤，并且本實(shí)用新型實(shí)施例提供的防止反向電流傳輸?shù)纳侠娮桦娐放c輸入輸出端口電路結(jié)構(gòu)簡(jiǎn)單，節(jié)約成本。
【專利附圖】

【附圖說明】
[0020]圖1為現(xiàn)有技術(shù)提供的設(shè)備的接口電路；
[0021]圖2為本實(shí)用新型實(shí)施例提供的一種防止反向電流傳輸?shù)纳侠娮桦娐罚?br> [0022]圖3為本實(shí)用新型實(shí)施例提供的另一種防止反向電流傳輸?shù)纳侠娮桦娐罚?br> [0023]圖4為本實(shí)用新型實(shí)施例提供的再一種防止反向電流傳輸?shù)纳侠娮桦娐罚?br> [0024]圖5為本實(shí)用新型實(shí)施例提供的一種輸入輸出端口電路。
【具體實(shí)施方式】
[0025]為使本實(shí)用新型實(shí)施例的技術(shù)方案以及優(yōu)點(diǎn)表達(dá)的更清楚，下面通過附圖和實(shí)施例，對(duì)本實(shí)用新型的技術(shù)方案做進(jìn)一步的詳細(xì)描述。
[0026]圖2為本實(shí)用新型實(shí)施例提供的一種防止反向電流傳輸?shù)纳侠娮桦娐?；如圖2所不，該上拉電阻電路包括輸入輸出端口 10、開關(guān)電路、第一 P型場(chǎng)效應(yīng)晶體管P1、第一 N型場(chǎng)效應(yīng)晶體管NI和電源VCC。
[0027]本實(shí)用新型實(shí)施例中，開關(guān)電路串聯(lián)連接于輸入輸出端口 IO與電源VCC之間，第一 N場(chǎng)效應(yīng)型晶體管NI與第一 P場(chǎng)效應(yīng)型晶體管Pl共柵連接于電源；第一 N型場(chǎng)效應(yīng)晶體管NI的漏極與第一 P型場(chǎng)效應(yīng)晶體管Pl的漏極連接，并與開關(guān)電路的控制端連接；第一N型場(chǎng)效應(yīng)晶體管NI的源極與地端GND連接；第一 P型場(chǎng)效應(yīng)晶體管Pl的源極與輸入輸出端口 IO連接。
[0028]進(jìn)一步地，工作原理如下:
[0029]當(dāng)電源VCC無電，且輸入輸出端口 IO有電時(shí)，電源VCC為0V，則第一 N型場(chǎng)效應(yīng)晶體管NI關(guān)斷，第一 P型場(chǎng)效應(yīng)晶體管Pl導(dǎo)通，第一 P型場(chǎng)效應(yīng)晶體管Pl的漏極電壓(即圖中節(jié)點(diǎn)A)被拉升至等于輸入輸出端口 IO的電壓，該漏極電壓控制開關(guān)電路的控制端斷開電源VCC與輸入輸出端口 IO的連接，進(jìn)而實(shí)現(xiàn)了防止反向電流的傳輸。
[0030]當(dāng)電源VCC有電，且輸入輸出端口 IO無電時(shí)，輸入輸出端口 IO為0V，則第一 N型場(chǎng)效應(yīng)晶體管NI導(dǎo)通，第一 P型場(chǎng)效應(yīng)晶體管Pl關(guān)斷，第一 P型場(chǎng)效應(yīng)晶體管Pl的漏極電壓(即圖中節(jié)點(diǎn)A)被下拉至等于地電壓，即漏極電壓為0V，該漏極電壓控制開關(guān)電路的控制端閉合電源VCC與輸入輸出端口 IO的連接，實(shí)現(xiàn)電源VCC和輸入輸出端口 IO之間的上拉電阻功能。
[0031]可以理解的是，開關(guān)電路的阻值可作為上拉電阻的阻值。
[0032]圖2所示的防止反向電流傳輸?shù)纳侠娮桦娐分械拈_關(guān)電路可通過多種具體形式實(shí)現(xiàn)，下面以開關(guān)電路中包括多個(gè)P型場(chǎng)效應(yīng)晶體管為例，對(duì)本實(shí)用新型實(shí)施例的技術(shù)方案做進(jìn)一步的詳細(xì)描述。
[0033]圖3為本實(shí)用新型實(shí)施例提供的另一種防止反向電流傳輸?shù)纳侠娮桦娐?；如圖3所不，該上拉電阻電路包括輸入輸出端口 10、開關(guān)電路、第一 P型場(chǎng)效應(yīng)晶體管P1、第一 N型場(chǎng)效應(yīng)晶體管NI和電源VCC ;其中，所述開關(guān)電路:第二 P型場(chǎng)效應(yīng)晶體管P2、第三P型場(chǎng)效應(yīng)晶體管P3。
[0034]本實(shí)用新型實(shí)施例中，開關(guān)電路串聯(lián)連接于輸入輸出端口 IO與電源VCC之間，第
一N場(chǎng)效應(yīng)型晶體管NI與第一 P場(chǎng)效應(yīng)型晶體管Pl共柵連接于電源；第一 N型場(chǎng)效應(yīng)晶體管NI的漏極與第一 P型場(chǎng)效應(yīng)晶體管Pl的漏極連接，并與第二 P型場(chǎng)效應(yīng)晶體管P2、第三場(chǎng)效應(yīng)晶體管P3的柵極連接；第一 N型場(chǎng)效應(yīng)晶體管NI的源極與地端GND連接；第一P型場(chǎng)效應(yīng)晶體管Pl的源極與輸入輸出端口 IO連接；第二 P型場(chǎng)效應(yīng)晶體管P2與第三P型場(chǎng)效應(yīng)晶體管P3串聯(lián)連接，且第二 P型場(chǎng)效應(yīng)晶體管P2與第三P型場(chǎng)效應(yīng)晶體管P3共柵連接，形成開關(guān)電路的控制端;第二 P型場(chǎng)效應(yīng)晶體管P2的漏極與電源VCC連接；第三P型場(chǎng)效應(yīng)晶體管P3的源極與輸入輸出端口 IO連接。
[0035]進(jìn)一步地，工作原理如下:
[0036]當(dāng)電源VCC無電，且輸入輸出端口 IO有電時(shí)，電源VCC為0V，則第一 N型場(chǎng)效應(yīng)晶體管NI關(guān)斷，第一 P型場(chǎng)效應(yīng)晶體管Pl導(dǎo)通，第一 P型場(chǎng)效應(yīng)晶體管Pl的漏極電壓(即圖中節(jié)點(diǎn)A)被拉升至等于輸入輸出端口 IO的電壓，由于第二 P型晶體管P2和第三P型晶體管P3的柵源電壓為0V，第一 P型場(chǎng)效應(yīng)晶體管Pl的漏極電壓使得第二 P型場(chǎng)效應(yīng)晶體管P2與第三P型場(chǎng)效應(yīng)晶體管P3關(guān)斷(即開關(guān)電路的控制端關(guān)斷)，進(jìn)而斷開電源VCC與輸入輸出端口 IO的連接，進(jìn)而實(shí)現(xiàn)了防止反向電流的傳輸。
[0037]當(dāng)電源VCC有電，且輸入輸出端口 IO無電時(shí)，輸入輸出端口 IO為0V，則第一 N型場(chǎng)效應(yīng)晶體管NI導(dǎo)通，第一 P型場(chǎng)效應(yīng)晶體管Pl關(guān)斷，第一 P型場(chǎng)效應(yīng)晶體管Pl的漏極電壓(即圖中節(jié)點(diǎn)A)被下拉至等于地電壓，即漏極電壓為0V，該漏極電壓使得第二 P型場(chǎng)效應(yīng)晶體管P2與第三P型場(chǎng)效應(yīng)晶體管P3導(dǎo)通(即開關(guān)電路的控制端閉合)，進(jìn)而閉合電源VCC與輸入輸出端口 IO的連接，實(shí)現(xiàn)電源VCC和輸入輸出端口 IO之間的上拉電阻功能。
[0038]可以理解的是，將第二 P型場(chǎng)效應(yīng)晶體管P2和第三P型場(chǎng)效應(yīng)晶體管P3進(jìn)行串聯(lián)，第二P型場(chǎng)效應(yīng)晶體管P2和第三P型場(chǎng)效應(yīng)晶體管P3的阻值可作為上拉電阻的阻值。
[0039]圖4為本實(shí)用新型實(shí)施例提供的再一種防止反向電流傳輸?shù)纳侠娮桦娐罚蝗鐖D4所不，該上拉電阻電路包括輸入輸出端口 10、開關(guān)電路、第一 P型場(chǎng)效應(yīng)晶體管P1、第一 N型場(chǎng)效應(yīng)晶體管NI和電源VCC ;其中，所述開關(guān)電路:第二 P型場(chǎng)效應(yīng)晶體管P2、第三P型場(chǎng)效應(yīng)晶體管P3和負(fù)載電阻Rl。
[0040]本實(shí)用新型實(shí)施例中，開關(guān)電路串聯(lián)連接于輸入輸出端口 IO與電源VCC之間，第
一N場(chǎng)效應(yīng)型晶體管NI與第一 P場(chǎng)效應(yīng)型晶體管Pl共柵連接于電源；第一 N型場(chǎng)效應(yīng)晶體管NI的漏極與第一 P型場(chǎng)效應(yīng)晶體管Pl的漏極連接，并與第二 P型場(chǎng)效應(yīng)晶體管P2、第三場(chǎng)效應(yīng)晶體管P3的柵極連接；第一 N型場(chǎng)效應(yīng)晶體管NI的源極與地端GND連接；第一P型場(chǎng)效應(yīng)晶體管Pl的源極與輸入輸出端口 IO連接；第二 P型場(chǎng)效應(yīng)晶體管P2與第三P型場(chǎng)效應(yīng)晶體管P3串聯(lián)連接，且第二 P型場(chǎng)效應(yīng)晶體管P2與第三P型場(chǎng)效應(yīng)晶體管P3共柵連接，形成開關(guān)電路的控制端;第二 P型場(chǎng)效應(yīng)晶體管P2的漏極與電源VCC連接；第三P型場(chǎng)效應(yīng)晶體管P3的源極通過負(fù)載電阻Rl與輸入輸出端口 IO連接。
[0041]進(jìn)一步地，工作原理如下:
[0042]當(dāng)電源VCC無電，且輸入輸出端口 IO有電時(shí)，電源VCC為0V，則第一 N型場(chǎng)效應(yīng)晶體管NI關(guān)斷，第一 P型場(chǎng)效應(yīng)晶體管Pl導(dǎo)通，第一 P型場(chǎng)效應(yīng)晶體管Pl的漏極電壓(即圖中節(jié)點(diǎn)A)被拉升至等于輸入輸出端口 IO的電壓，由于第二 P型晶體管P2和第三P型晶體管P3的柵源電壓為0V，第一 P型場(chǎng)效應(yīng)晶體管Pl的漏極電壓使得第二 P型場(chǎng)效應(yīng)晶體管P2與第三P型場(chǎng)效應(yīng)晶體管P3關(guān)斷(即開關(guān)電路的控制端關(guān)斷)，進(jìn)而斷開電源VCC與輸入輸出端口 IO的連接，進(jìn)而實(shí)現(xiàn)了防止反向電流的傳輸。
[0043]當(dāng)電源VCC有電，且輸入輸出端口 IO無電時(shí)，輸入輸出端口 IO為0V，則第一 N型場(chǎng)效應(yīng)晶體管NI導(dǎo)通，第一 P型場(chǎng)效應(yīng)晶體管Pl關(guān)斷，第一 P型場(chǎng)效應(yīng)晶體管Pl的漏極電壓(即圖中節(jié)點(diǎn)A)被下拉至等于地電壓，即漏極電壓為0V，該漏極電壓使得第二 P型場(chǎng)效應(yīng)晶體管P2與第三P型場(chǎng)效應(yīng)晶體管P3導(dǎo)通(即開關(guān)電路的控制端閉合)，進(jìn)而閉合電源VCC與輸入輸出端口 IO的連接，實(shí)現(xiàn)電源VCC和輸入輸出端口 IO之間的上拉電阻功能。
[0044]可以理解的是，通過串聯(lián)負(fù)載電阻R1，可對(duì)第二 P型場(chǎng)效應(yīng)晶體管P2和第三P型場(chǎng)效應(yīng)晶體管P3的串聯(lián)阻值進(jìn)行調(diào)整，得到合適的上拉電阻值，在本實(shí)用新型實(shí)施例中，該負(fù)載電阻Rl的串聯(lián)位置可以改變，在圖4中，以負(fù)載電阻Rl串聯(lián)在第三P型場(chǎng)效應(yīng)晶體管P3與輸入輸出端口 IO之間為例進(jìn)行說明，在實(shí)際應(yīng)用中，還可將負(fù)載電阻Rl —端與第
二P型場(chǎng)效應(yīng)晶體管P2的源極連接，另一端與第三P型場(chǎng)效應(yīng)晶體管P3的漏極連接；或者，負(fù)載電阻Rl —端與電源VCC連接，另一端與第二 P型場(chǎng)效應(yīng)晶體管P2的漏極連接。
[0045]為使本實(shí)用新型實(shí)施例的技術(shù)方案以及優(yōu)點(diǎn)表達(dá)的更清楚，下面通過附圖和實(shí)施例，對(duì)本實(shí)用新型的技術(shù)方案做進(jìn)一步的詳細(xì)描述。
[0046]圖5為本實(shí)用新型實(shí)施例提供的一種輸入輸出端口電路；如圖5所示，該輸入輸出端口電路包括:如前述實(shí)施例描述的上拉電阻電路和驅(qū)動(dòng)電路；驅(qū)動(dòng)電路與上拉電阻電路中的第一 P型場(chǎng)效應(yīng)晶體管Pl的源極和上拉電阻電路中的開關(guān)電路連接。[0047]所述驅(qū)動(dòng)電路實(shí)現(xiàn)多個(gè)數(shù)字芯片之間的通訊，例如，實(shí)現(xiàn)第一處理器與第二處理器、或存儲(chǔ)器之間的通訊。
[0048]其中，所述驅(qū)動(dòng)電路包括:反相器、緩沖器和第二 N型場(chǎng)效應(yīng)型晶體管N2 ;第二 N型場(chǎng)效應(yīng)晶體管N2的柵極與反相器的輸出端連接，第二 N型場(chǎng)效應(yīng)型晶體管N2的漏極與第一 P型場(chǎng)效應(yīng)晶體管Pl的源極連接，第二 N型場(chǎng)效應(yīng)型晶體管N2的源極與地端連接，緩沖器的輸入端與開關(guān)電路連接。在本實(shí)用新型實(shí)施例中，反相器的輸入端接收外部器件傳輸?shù)妮敵鲂盘?hào)(例如，接收處理器傳輸?shù)妮敵鲂盘?hào))，緩沖器的輸出端向外部器件傳輸輸入信號(hào)(例如，向處理器傳輸?shù)妮斎胄盘?hào));
[0049]進(jìn)一步地，工作原理如下:
[0050]當(dāng)上拉電阻電路中的電源VCC無電，且輸入輸出端口 IO有電時(shí)，電源VCC為0V，則第一 N型場(chǎng)效應(yīng)晶體管NI關(guān)斷，第一 P型場(chǎng)效應(yīng)晶體管Pl導(dǎo)通，第一 P型場(chǎng)效應(yīng)晶體管Pl的漏極電壓(即圖中節(jié)點(diǎn)A)被拉升至等于輸入輸出端口 IO的電壓，該漏極電壓控制開關(guān)電路的控制端斷開電源VCC與輸入輸出端口 IO的連接，進(jìn)而實(shí)現(xiàn)了防止反向電流的傳輸；此時(shí)，由于電源VCC無電，反相器和緩沖器均不工作，第二 N型場(chǎng)效應(yīng)晶體管N21處于截止?fàn)顟B(tài)。
[0051]當(dāng)電源VCC有電，且輸入輸出端口 IO無電時(shí)，輸入輸出端口 IO為0V，則第一 N型場(chǎng)效應(yīng)晶體管NI導(dǎo)通，第一 P型場(chǎng)效應(yīng)晶體管Pl關(guān)斷，第一 P型場(chǎng)效應(yīng)晶體管Pl的漏極電壓(即圖中節(jié)點(diǎn)A)被下拉至等于地電壓，即漏極電壓為0V，該漏極電壓控制開關(guān)電路的控制端閉合電源VCC與輸入輸出端口 IO的連接，實(shí)現(xiàn)電源VCC和輸入輸出端口 IO之間的上拉電阻功能。
[0052]進(jìn)一步地，在一種實(shí)現(xiàn)方式中，當(dāng)反相器輸入端接收的輸出信號(hào)為高電平時(shí)，反相器通過輸出端輸出低電平，第二 N型場(chǎng)效應(yīng)晶體管N2的柵極為低電平，使得第二 N型場(chǎng)效應(yīng)晶體管N2關(guān)斷，輸入輸出接口 IO被上拉電阻電路拉升至等于電源VCC的電壓；當(dāng)反相器輸入端接收的輸出信號(hào)為高電平時(shí)，輸入輸出端口 IO也可能由外部電路控制,此時(shí),可通過緩沖器來檢測(cè)外部信號(hào)，進(jìn)而產(chǎn)生輸入信號(hào)。
[0053]在另一種實(shí)現(xiàn)方式中，當(dāng)反相器接收端接收的輸出信號(hào)為低電平時(shí)，反相器通過輸出端輸出高電平，使得第二 N型場(chǎng)效應(yīng)晶體管N2導(dǎo)通，輸入輸出接口 IO被下拉至等于地電壓。
[0054]本實(shí)用新型實(shí)施例提供的防止反向電流傳輸?shù)纳侠娮桦娐方鉀Q了現(xiàn)有技術(shù)中IO接口通過電阻RO向VCCO傳輸反向電流的問題，實(shí)現(xiàn)了當(dāng)與輸出輸入接口連接的電源無電時(shí)，防止輸入輸出接口向其連接的電源進(jìn)行反向電流的傳輸，避免輸入輸出接口的功能錯(cuò)誤，并且本實(shí)用新型提供的防止反向電流傳輸?shù)纳侠娮桦娏鹘Y(jié)構(gòu)簡(jiǎn)單，節(jié)約成本。
[0055]以上所述的【具體實(shí)施方式】，對(duì)本實(shí)用新型的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本實(shí)用新型的【具體實(shí)施方式】而已，并不用于限定本實(shí)用新型的保護(hù)范圍，凡在本實(shí)用新型的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種防止反向電流傳輸?shù)纳侠娮桦娐?，其特征在于，所述上拉電阻電路包?輸入輸出端口、開關(guān)電路、第一 P型場(chǎng)效應(yīng)晶體管、第一 N型場(chǎng)效應(yīng)晶體管和電源； 所述開關(guān)電路串聯(lián)連接于所述輸入輸出端口與所述電源之間； 所述第一 N型場(chǎng)效應(yīng)晶體管與所述第一 P場(chǎng)效應(yīng)型晶體管共柵連接于所述電源； 所述第一 N型場(chǎng)效應(yīng)晶體管的漏極與所述第一 P型場(chǎng)效應(yīng)晶體管的漏極連接，并與所述開關(guān)電路的控制端連接； 當(dāng)所述電源無電，且所述輸入輸出端口有電時(shí)，所述第一 N型場(chǎng)效應(yīng)晶體管關(guān)斷，所述第一 P型場(chǎng)效應(yīng)晶體管導(dǎo)通，所述第一 P型場(chǎng)效應(yīng)晶體管的漏極電壓控制所述開關(guān)電路斷開所述電源與所述輸入輸出端口的連接。
2.根據(jù)權(quán)利要求1所述的上拉電阻電路，其特征在于，當(dāng)所述電源有電，且所述輸入輸出端口無電時(shí)，所述第一 N型場(chǎng)效應(yīng)晶體管導(dǎo)通，所述第一 P型場(chǎng)效應(yīng)晶體管關(guān)斷，所述第一P型場(chǎng)效應(yīng)晶體管的漏極電壓控制所述開關(guān)電路閉合所述電源與所述輸入輸出端口的連接。
3.根據(jù)權(quán)利要求1或2所述的上拉電阻電路，其特征在于，所述開關(guān)電路包括第二P型場(chǎng)效應(yīng)晶體管和第三P型場(chǎng)效應(yīng)晶體管； 所述第二 P型場(chǎng)效應(yīng)晶體管與所述第三P型場(chǎng)效應(yīng)晶體管串聯(lián)連接，所述第二 P型場(chǎng)效應(yīng)晶體管的漏極與所述電源連接，所述第三P型場(chǎng)效應(yīng)晶體管的源極與所述輸入輸出端口連接，所述第二 P型場(chǎng)效應(yīng)晶體管與所述第三P型場(chǎng)效應(yīng)晶體管共柵連接，形成所述開關(guān)電路的控制端，并與所述第一 N型場(chǎng)效應(yīng)晶體管的漏極、所述第一 P型場(chǎng)效應(yīng)晶體管的漏極連接； 當(dāng)所述電源無電，且所述輸入輸出端口有電時(shí)，所述第一 N型場(chǎng)效應(yīng)晶體管關(guān)斷，所述第一 P型場(chǎng)效應(yīng)晶體管導(dǎo)通，所述第一 P型場(chǎng)效應(yīng)晶體管的漏極電壓被拉升至等于所述輸入輸出端口的電壓，使得所述第二 P型場(chǎng)效應(yīng)晶體管與所述第三P型場(chǎng)效應(yīng)晶體管關(guān)斷，進(jìn)而斷開所述電源與所述輸入輸出端口的連接； 當(dāng)所述電源有電，且所述輸入輸出端口無電時(shí)，所述第一 N型場(chǎng)效應(yīng)晶體管導(dǎo)通，所述第一 P型場(chǎng)效應(yīng)晶體管關(guān)斷，所述第一 P場(chǎng)效應(yīng)晶體管的漏極電壓被下拉至0V，使得所述第二 P型場(chǎng)效應(yīng)晶體管與所述第三P型場(chǎng)效應(yīng)晶體管導(dǎo)通，進(jìn)而閉合所述電源與所述輸入輸出端口的連接。
4.根據(jù)權(quán)利要求3所述的上拉電阻電路，其特征在于，所述開關(guān)電路還包括負(fù)載電阻。
5.根據(jù)權(quán)利要求4所述的上拉電阻電路，其特征在于，所述負(fù)載電阻一端與所述第二P型場(chǎng)效應(yīng)晶體管的源極連接，另一端與所述第三P型場(chǎng)效應(yīng)晶體管的漏極連接；或者 所述負(fù)載電阻一端與所述電源連接，另一端與所述第二 P型場(chǎng)效應(yīng)晶體管的漏極連接；或者 所述負(fù)載電阻一端與所述第三P型場(chǎng)效應(yīng)晶體管的源極連接，另一端與所述輸入輸出端口連接。
【文檔編號(hào)】H03K19/0185GK203537368SQ201320612472
【公開日】2014年4月9日 申請(qǐng)日期:2013年9月25日 優(yōu)先權(quán)日:2013年9月25日
【發(fā)明者】王釗 申請(qǐng)人:無錫中星微電子有限公司