專利名稱：一種irig-b碼解碼器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于電子通信技術(shù)領(lǐng)域，特別是指一種解碼器，尤其是一種IRIG-B碼解碼器。
背景技術(shù)：
IRIG (Inter-Range Instrumentation Group 祀場儀器組)是美國 RCC (RangeCommanders Council祀場司令委員會)下屬機(jī)構(gòu)，可以用來與時(shí)統(tǒng)總站對時(shí)，校正時(shí)間，也可以通過時(shí)間碼對時(shí)統(tǒng)設(shè)備精確授時(shí)，其所制定的IRIG標(biāo)準(zhǔn)，成為國際通用標(biāo)準(zhǔn)。IRIG的串行時(shí)間碼標(biāo)準(zhǔn)規(guī)定了 A、B、C、D、E、G、H七種格式(C碼已經(jīng)取消)，其中，B格式時(shí)間碼由于時(shí)幀周期為I秒，適合人們的需求，得到了最廣泛的應(yīng)用，絕大多數(shù)場合使用的IRIG時(shí)間碼都是B格式碼，也就是IRIG-B碼。由于IRIG-B碼又分為AC (交流)碼和DC (直流)碼，現(xiàn)有的產(chǎn)品方案中，很多設(shè)計(jì)只能解碼AC碼或DC碼，并且在設(shè)計(jì)中有的只采用單片機(jī)進(jìn)行解碼，這樣易出現(xiàn)解碼誤差較大甚至出錯(cuò)的情況。一般在解碼AC碼中，均采用過零、放大和采樣等器模塊。因?yàn)锳C碼輸入的幅值不是固定的(0.5 10Vp-p)，當(dāng)放大器的放大倍數(shù)固定，勢必會導(dǎo)致AC輸入信號的范圍有所限制。在采樣器中有的采用常規(guī)的采樣方法，對整個(gè)AC信號進(jìn)行采樣分析，造成數(shù)據(jù)分析量大、影響處理器工作效率。隨著客戶的要求越來越高，只設(shè)計(jì)解AC碼或DC碼已不能滿足需求了，應(yīng)采用兩種碼同時(shí)能解。在解碼設(shè)計(jì)中，采用FPGA與單片機(jī)相結(jié)合來處理數(shù)據(jù)，能達(dá)到高效、精確、方便的目的。另外，如果AC碼輸入信號幅值范圍有所限制，也難以滿足客戶的，采用自動增益控制，能有效的解決幅值問題。

實(shí)用新型內(nèi)容本實(shí)用新型的目的是針對現(xiàn)有的技術(shù)存在上述問題，提出了一種減少大量的數(shù)據(jù)分析，提高效率，能達(dá)到高效、精確的IRIG-B碼解碼器。為達(dá)到上述目的，本實(shí)用新型采用了下列技術(shù)方案:一種IRIG-B碼解碼器，包括DC碼解碼模塊、AC碼解碼模塊、FPGA芯片；DC碼解碼模塊包括:D C碼接口、電平轉(zhuǎn)換電路。D C碼通過D C碼接口輸入到電平轉(zhuǎn)換電路，進(jìn)行轉(zhuǎn)換后輸入到FPGA芯片進(jìn)行解碼；AC碼解碼模塊包括:采樣時(shí)鐘產(chǎn)生模塊、信號采樣處理模塊、以及能夠?qū)崿F(xiàn)對輸入的AC碼進(jìn)行隔離保護(hù)的隔離變壓器；采樣時(shí)鐘產(chǎn)生模塊包括過零與分壓電路、FPGA芯片，隔離變壓器輸出的信號經(jīng)過采樣時(shí)鐘產(chǎn)生模塊產(chǎn)生采樣時(shí)鐘信號，作為單片機(jī)的采樣時(shí)鐘；信號采樣處理模塊包括絕對值與分壓電路、跟隨器、自動增益控制、模擬開關(guān)、單片機(jī)，隔離變壓器隔離后的信號通過絕對值與分壓電路分為兩路，一路直接送入單片機(jī)檢測電壓峰值；另一路通過跟隨器后進(jìn)行自動增益控制，輸出的信號經(jīng)模擬開關(guān)保護(hù)后輸入到單片機(jī)進(jìn)行采樣。在上述的一種IRIG-B碼解碼器中，所述的單片機(jī)檢查信號時(shí)能夠?qū)⒉贿m信號反饋給自動增益模塊，調(diào)節(jié)放大比例以適于單片機(jī)的額定輸入范圍。與現(xiàn)有技術(shù)相比，本實(shí)用新型的優(yōu)點(diǎn)在于:能夠同時(shí)對IRIG-B (AC)碼和IRIG-B (DC)碼進(jìn)行解碼，采用了單片機(jī)和FPGA聯(lián)合進(jìn)行解碼分析和計(jì)算，提高了解碼信號的速率、時(shí)間精確度和減少解碼錯(cuò)誤的發(fā)生。另外對IRIG-B(AC)碼輸入電壓范圍不受限制，采用了一個(gè)高幅值檢測和自動增益控制電路，對信號的電壓進(jìn)行自動調(diào)節(jié)，使信號電壓達(dá)到可測范圍內(nèi)，并且在外部IRIG-B碼輸入接口和單片機(jī)信號輸入接口分別采用了隔離和模擬開關(guān)等保護(hù)電路，有效的保證了電路的可靠性。

為了更清楚地說明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1為DC和AC碼解碼流程圖；圖2為DC碼解碼流程圖；圖3為AC碼解碼流程圖；圖4為過零比較電路原理圖；圖5為絕對值與分壓電路原理圖。圖6為ACC波形圖；圖7是自動增益控制原理具體實(shí)施方式
下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。如圖1、2所示，一種IRIG-B碼解碼器，包括DC碼解碼模塊、AC碼解碼模塊、FPGA芯片；DC碼解碼模塊包括:D C碼接口、電平轉(zhuǎn)換電路。D C碼通過D C碼接口輸入到電平轉(zhuǎn)換電路，進(jìn)行轉(zhuǎn)換后輸入到FPGA芯片進(jìn)行解碼；AC碼解碼模塊包括:采樣時(shí)鐘產(chǎn)生模塊、信號采樣處理模塊、以及能夠?qū)崿F(xiàn)對輸入的AC碼進(jìn)行隔離保護(hù)的隔離變壓器。采樣時(shí)鐘產(chǎn)生模塊包括過零與分壓電路、FPGA芯片，隔離變壓器輸出的信號經(jīng)過采樣時(shí)鐘產(chǎn)生模塊產(chǎn)生采樣時(shí)鐘信號，作為單片機(jī)的采樣時(shí)鐘；信號采樣處理模塊包括絕對值與分壓電路、跟隨器、自動增益控制、模擬開關(guān)、單片機(jī)，隔離變壓器隔離后的信號通過絕對值與分壓電路分為兩路，一路直接送入單片機(jī)檢測電壓峰值；另一路通過跟隨器后進(jìn)行自動增益控制，輸出的信號經(jīng)模擬開關(guān)保護(hù)后輸入到單片機(jī)進(jìn)行采樣。如圖3和圖4所示，IRIG-B交流碼(AC)經(jīng)標(biāo)準(zhǔn)接口后，通過隔離變壓器進(jìn)行電路保護(hù)，隔離后的信號經(jīng)過過零與分壓電路處理，產(chǎn)生頻率1kHz、幅值為3V的脈沖信號A1KC，將AlKC脈沖信號送到FPGA模塊，F(xiàn)PGA模塊進(jìn)行I倍頻得到頻率為2kHz的脈沖信號，將此頻率為2kHz的脈沖信號作為單片機(jī)的采樣時(shí)鐘。如圖5所示，同時(shí)隔離變壓器隔離后的信號經(jīng)過絕對值與分壓電路處理后，得到信號ACC，ACC信號的波形圖如圖6所示，ACC信號將分為兩路，一路ACC信號直接送入單片機(jī)檢測電壓峰值；如圖7所示，另一路ACC信號通過跟隨器后進(jìn)行自動增益控制，輸出的信號ACC_1通過模擬開關(guān)保護(hù)后輸入到單片機(jī)進(jìn)行采樣，其中絕對值與分壓電路是將AC碼的負(fù)半軸信號變?yōu)檎胼S信號并分壓，從而實(shí)現(xiàn)對AC碼的讀??；另外，單片機(jī)檢查信號時(shí)能夠?qū)⒉贿m信號反饋給自動增益模塊，調(diào)節(jié)放大比例以適于單片機(jī)的額定輸入范圍。以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種IRIG-B碼解碼器，包括DC碼解碼模塊、AC碼解碼模塊、FPGA芯片；DC碼解碼模塊包括:D C碼接口、電平轉(zhuǎn)換電路；D C碼通過D C碼接口輸入到電平轉(zhuǎn)換電路，進(jìn)行轉(zhuǎn)換后輸入到FPGA芯片進(jìn)行解碼；AC碼解碼模塊包括:采樣時(shí)鐘產(chǎn)生模塊、信號采樣處理模塊、以及能夠?qū)崿F(xiàn)對輸入的AC碼進(jìn)行隔離保護(hù)的隔離變壓器；采樣時(shí)鐘產(chǎn)生模塊包括過零與分壓電路、FPGA芯片，隔離變壓器輸出的信號經(jīng)過采樣時(shí)鐘產(chǎn)生模塊產(chǎn)生采樣時(shí)鐘信號，作為單片機(jī)的采樣時(shí)鐘；信號采樣處理模塊包括絕對值與分壓電路、跟隨器、自動增益控制、模擬開關(guān)、單片機(jī)，隔離變壓器隔離后的信號通過絕對值與分壓電路分為兩路，一路直接送入單片機(jī)檢測電壓峰值；另一路通過跟隨器后進(jìn)行自動增益控制，輸出的信號經(jīng)模擬開關(guān)保護(hù)后輸入到單片機(jī)進(jìn)行采樣。
2.根據(jù)權(quán)利要求1中所述的一種IRIG-B碼解碼器，其特征在于，所述的單片機(jī)檢查信號時(shí)能夠?qū)⒉贿m信號反饋給自動增益模塊，調(diào)節(jié)放大比例以適于單片機(jī)的額定輸入范圍。
專利摘要本實(shí)用新型屬于電子通信技術(shù)領(lǐng)域，特別是指一種解碼器，尤其是一種IRIG-B碼解碼器。包括DC碼解碼模塊、AC碼解碼模塊、FPGA芯片；DC碼解碼模塊包括ＤＣ碼接口、電平轉(zhuǎn)換電路。ＤＣ碼通過ＤＣ碼接口輸入到電平轉(zhuǎn)換模塊，進(jìn)行轉(zhuǎn)換后輸入到FPGA芯片進(jìn)行解碼；AC碼解碼模塊包括采樣時(shí)鐘產(chǎn)生模塊、信號采樣處理模塊、以及能夠?qū)崿F(xiàn)對輸入的AC碼進(jìn)行隔離保護(hù)的隔離變壓器。本實(shí)用新型的優(yōu)點(diǎn)在于能夠同時(shí)對IRIG-B(AC)碼和IRIG-B(DC)碼進(jìn)行解碼，為了解決解碼信號的速率、時(shí)間精確度和減少解碼錯(cuò)誤的發(fā)生，選用了單片機(jī)和FPGA聯(lián)合進(jìn)行解碼分析和計(jì)算。
文檔編號H03M9/00GK203057114SQ20132001840
公開日2013年7月10日 申請日期2013年1月14日 優(yōu)先權(quán)日2013年1月14日
發(fā)明者賀惠農(nóng), 朱軍偉, 秦巍, 陳柊 申請人:杭州億恒科技有限公司