一種可控電位配置裝置和電子產(chǎn)品的制作方法
【專利摘要】本發(fā)明公開了一種可控電位配置裝置和電子產(chǎn)品。該裝置包括：開關(guān)、第一電阻、第二電阻、第三電阻、第一或門和第二或門；第一或門的第一輸入端與第二或門的輸出端連接，第二輸入端與開關(guān)的一端相連接；第二或門的第一輸入端與第一或門的輸出端連接，第二輸入端為控制信號(hào)輸入端；第二或門的輸出端為電位信號(hào)輸出端；第一電阻的一端接系統(tǒng)供電電壓，另一端與開關(guān)的一端相連接，開關(guān)的另一端接地；第二電阻的一端接地，另一端與第二或門的輸出端連接；第三電阻的一端接地，另一端與第二或門的第二輸入端連接。本發(fā)明提供的技術(shù)方案能解決現(xiàn)有的芯片電位控制電路存在每次改變電位時(shí)都需要開關(guān)，存在操作不夠便捷的問題。
【專利說明】一種可控電位配置裝置和電子產(chǎn)品
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子產(chǎn)品【技術(shù)領(lǐng)域】，特別是涉及一種可控電位配置裝置和電子產(chǎn)品。【背景技術(shù)】
[0002]傳統(tǒng)的芯片電位配置電路是由一個(gè)單刀開關(guān)，一個(gè)上拉電阻和一個(gè)下拉電阻組成的電路來配置電壓準(zhǔn)位，這樣的電路只能單純的輸出一個(gè)高、低電位給芯片，并不受控于芯片軟件。因此，在現(xiàn)有的芯片電位配置電路中，每次改變芯片電位都需要撥動(dòng)開關(guān)。
[0003]并且，由于芯片的電位配置電路都是設(shè)置在主板芯片上的，芯片都是被封裝在外殼內(nèi)部的。在對(duì)芯片的電位進(jìn)行配置的過程中，每次都需要撥動(dòng)開關(guān)不僅開關(guān)本身的使用壽命造成影響，還存在需要打開外殼造成的費(fèi)時(shí)費(fèi)力的問題。
[0004]由上述可知，現(xiàn)有的芯片電位控制電路存在每次改變電位時(shí)都需要撥動(dòng)開關(guān)，存在操作不夠便捷的問題。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供了一種可控電位配置裝置和電子產(chǎn)品，本發(fā)明提供的技術(shù)方案能夠解決現(xiàn)有的芯片電位控制電路存在每次改變電位時(shí)都需要撥動(dòng)開關(guān)，存在操作不夠便捷的問題。
[0006]本發(fā)明公開了一種可控電位配置裝置，該裝置包括:
[0007]開關(guān)SW1、第一電阻R1、第二電阻R2、第三電阻R3、第一或門Ul和第二或門U2 ；
[0008]所述第一或門Ul的第一輸入端與所述第二或門U2的輸出端連接，所述第一或門Ul的第二輸入端與所述開關(guān)SWl的一端相連接；
[0009]所述第二或門U2的第一輸入端與所述第一或門Ul的輸出端連接，所述第二或門U2的第二輸入端為控制信號(hào)輸入端P2 ;所述第二或門U2的輸出端為本可控電位配置裝置的電位信號(hào)輸出端Pl ；
[0010]所述第一電阻Rl的一端接系統(tǒng)供電電壓VI，所述第一電阻Rl的另一端與開關(guān)Sffl的一端相連接，所述開關(guān)SWl的另一端接地；
[0011]所述第二電阻R2的一端接地，另一端與所述第二或門U2的輸出端連接；
[0012]所述第三電阻R3的一端接地，另一端與所述第二或門U2的第二輸入端連接。
[0013]在上述裝置中，所述開關(guān)SWl為開關(guān)或者單刀單擲開關(guān)。
[0014]在上述裝置中，所述第一電阻Rl的阻值為IOkQ?20kQ ；
[0015]和/或；
[0016]所述第二電阻R2的阻值為IOkQ?20kQ ；
[0017]和/ 或；
[0018]所述第三電阻R3的阻值為IOkQ?20kQ。
[0019]在上述裝置中，所述控制信號(hào)輸入端Ρ2與外接的通用輸入輸出接口 GPIO相連接。
[0020]在上述裝置中，所述電位信號(hào)輸出端Pl與外接的控制信號(hào)引腳CFG相連接。[0021]在上述裝置中，所述第一電阻Rl外接的電壓Vl為3.3v。
[0022]本發(fā)明還公開了一種電子產(chǎn)品，該電子產(chǎn)品包括如上述任意一項(xiàng)所述的裝置。
[0023]綜上所述，本發(fā)明提供的技術(shù)方案，僅僅通過兩個(gè)或門，以及相應(yīng)的上拉電阻和下拉電阻組成的或門循環(huán)電路，實(shí)現(xiàn)了輸出的電位的保存。并且通過所固定的芯片上的GPIO輸入高電位或低電位實(shí)現(xiàn)對(duì)電位信號(hào)輸出端所輸出的電位信號(hào)的控制。實(shí)現(xiàn)了第一次閉合開關(guān)后就不再需要調(diào)整開關(guān)狀態(tài)而對(duì)電位信號(hào)輸出端輸出的電位信號(hào)進(jìn)行有效的自動(dòng)控制。解決了現(xiàn)有的芯片電位控制電路存在每次改變電位時(shí)都需要改變開關(guān)狀態(tài)，存在操作不夠便捷的問題。
【專利附圖】

【附圖說明】
[0024]圖1是本發(fā)明一種實(shí)施例中的可控電位配置裝置的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0025]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明實(shí)施方式作進(jìn)一步地詳細(xì)描述。
[0026]圖1是本發(fā)明一種實(shí)施例中的可控電位配置裝置的結(jié)構(gòu)示意圖。如圖1所示，該裝置包括:
[0027]開關(guān)SW1、第一電阻R1、第二電阻R2、第三電阻R3、第一或門Ul和第二或門U2 ；
[0028]第一或門Ul的第一輸入端與第二或門U2的輸出端連接；第一或門Ul的第二輸入端與開關(guān)SWl的一端相連接。
[0029]第二或門U2的第一輸入端與第一或門Ul的輸出端連接，第二或門U2的第二輸入端為控制信號(hào)輸入端P2 ;第二或門U2的輸出端為本可控電位配置裝置的電位信號(hào)輸出端
Plo
[0030]第一電阻Rl的一端接系統(tǒng)供電電壓VI,第一電阻Rl的另一端與開關(guān)SWl的一端相連接，開關(guān)SWl的另一端接地。
[0031]第二電阻R2的一端接地，另一端與第二或門U2的輸出端連接；
[0032]第三電阻R3的一端接地，另一端與第二或門U2的第二輸入端連接。
[0033]在本發(fā)明的上述實(shí)施例中，第一電阻Rl為上拉電阻，第二電阻R2和第三電阻R3為下拉電阻。參見圖1所示，在本發(fā)明中，第一或門Ul和第二或門U2形成的或門循環(huán)電路中，第二或門U2輸出為高電平時(shí)，連接到第二或門U2輸出端的第一或門Ul的第一輸入端為高電平，所以第一或門Ul的輸出端為高電平，第一或門Ul輸出端連接到第二或門U2的第一輸入端，因此第二或門U2的輸出端也是高電位，又循環(huán)輸入到第一或門U1，因此對(duì)第二或門U2的輸出高電位進(jìn)行保持。
[0034]在本發(fā)明的具體操作過程中，參見圖1中所示的可控電位配置裝置，為了使得下次芯片啟動(dòng)之后，運(yùn)行模式一，需要從電位信號(hào)輸出端Pl輸出一個(gè)高電平信號(hào)。則在控制信號(hào)輸入端P2輸入一個(gè)高電平信號(hào)之后，在第一或門Ul和第二或門U2構(gòu)成的或門循環(huán)電路中，使得在下一次芯片啟動(dòng)之后，電位信號(hào)輸出端Pl輸出的也是高電平。
[0035]同樣的，為了使得下次芯片啟動(dòng)之后，運(yùn)行模式二，需要從電位信號(hào)輸出端Pl輸出一個(gè)低電平信號(hào)。則在控制信號(hào)輸入端P2輸入一個(gè)低電平信號(hào)之后，在第一或門Ul和第二或門U2構(gòu)成的或門循環(huán)電路中，使得在下一次芯片啟動(dòng)之后，電位信號(hào)輸出端Pl輸出的也是低電平。
[0036]在本發(fā)明的具體實(shí)施例中，通過設(shè)置的開關(guān)SWl解決在芯片的軟件沒有被燒錄之前，即控制信號(hào)輸入端P2無信號(hào)高電平信號(hào)或低電平信號(hào)輸入的情況下，對(duì)電位信號(hào)輸出端Pl輸出的高電位或低電位進(jìn)行配置的情況。
[0037]具體為，在需要配置電位信號(hào)輸出端Pl為高電位的情況下，通過撥動(dòng)開關(guān)SW1，使得開關(guān)SWl斷開。
[0038]第一或門Ul第二輸入端通過第一電子Rl上拉到3V3，即第一或門Ul的第二輸入端為高電位。因此第一或門Ul的輸出端為高電位。第一或門Ul輸出端與第二或門U2的第一輸入端相連接。所以第二或門U2的輸出端為高電位。即電位信號(hào)輸出端Pl配置為高電平。
[0039]基于同樣的原理，在需要配置電位信號(hào)輸出端Pl為低電位的情況下，通過撥動(dòng)開關(guān)SWl，使得開關(guān)SWl閉合。
[0040]第一或門Ul第二輸入端通過接地下拉為低電平，并且即第一或門Ul的第一輸入端通過第二電阻R2下拉為低電位。因此第一或門Ul的輸出端為低電位。第一或門Ul輸出端與第二或門U2的第一輸入端相連接，并且第二或門U2的第二輸入端通過第三電阻R3下拉為低電平。所以第二或門U2的輸出端為低電位。即電位信號(hào)輸出端Pl配置為低電平。
[0041]即在外部芯片沒有燒錄芯片軟件的情況下配置高電位時(shí)，
[0042]開關(guān)SWl斷開，所述信號(hào)輸出端Pl輸出為高電平信號(hào)。
[0043]在外部芯片沒有燒錄芯片軟件的情況下配置低電位時(shí)，
[0044]開關(guān)SWl閉合,所述信號(hào)輸出端Pl輸出為低電平信號(hào)。
[0045]在外部芯片已經(jīng)燒錄芯片軟件的情況下配置高電位時(shí)，
[0046]開關(guān)SWl閉合,控制信號(hào)輸入端P2輸入高電平信號(hào),所述信號(hào)輸出端Pl輸出為高電平信號(hào)。
[0047]在外部芯片已經(jīng)燒錄芯片軟件的情況下配置低電位時(shí)，
[0048]開關(guān)SWl閉合,控制信號(hào)輸入端P2輸入低電平信號(hào),所述信號(hào)輸出端Pl輸出為高電平信號(hào)。
[0049]在本發(fā)明的一種實(shí)施例中，所述控制信號(hào)輸入端P2與外接的通用輸入輸出接口GPIO相連接。
[0050]在本發(fā)明的一種實(shí)施例中，所述電位信號(hào)輸出端Pl與外接的控制信號(hào)引腳CFG相連接。
[0051]在本發(fā)明的一種實(shí)施例中，所述第一電阻Rl外接的電壓Vl為3.3v。
[0052]在本發(fā)明的一種實(shí)施例中，所述第一電阻Rl的阻值為IOkQ?20kQ ；
[0053]在本發(fā)明的一種實(shí)施例中，所述第二電阻R2的阻值為IOkQ?20kQ ；
[0054]在本發(fā)明的一種實(shí)施例中，所述第三電阻R3的阻值為IOkQ?20kQ。
[0055]本發(fā)明還提供了一種電子產(chǎn)品，該電子產(chǎn)品包括如圖1中所述的裝置。
[0056]在實(shí)際應(yīng)用中，芯片初次燒錄時(shí)，開關(guān)SWl處于斷開狀態(tài)，第一或門Ul第二輸入端通過第一電子Rl上拉到3V3，即第一或門Ul的第二輸入端為高電位。因此第一或門Ul的輸出端為高電位。第一或門Ul輸出端與第二或門U2的第一輸入端相連接。所以第二或門U2的輸出端為高電位。即電位信號(hào)輸出端Pl配置為高電平。此時(shí)芯片處于燒錄模式。當(dāng)芯片需要進(jìn)入工作狀態(tài)時(shí)，閉合開關(guān)SW1，第一或門Ul第二輸入端通過接地下拉為低電平，并且即第一或門Ul的第一輸入端通過第二電阻R2下拉為低電位。因此第一或門Ul的輸出端為低電位。第一或門Ul輸出端與第二或門U2的第一輸入端相連接，并且第二或門U2的第二輸入端通過第三電阻R3下拉為低電平。所以第二或門U2的輸出端為低電位。即電位信號(hào)輸出端Pl配置為低電平，芯片進(jìn)入正常工作模式。
[0057]當(dāng)芯片需要再次燒錄時(shí)，區(qū)別于現(xiàn)有技術(shù)中再次燒錄需要再次打開開關(guān)SWl的操作，本發(fā)明可以直接利用芯片向控制信號(hào)輸入端P2輸入高電平，由此U2輸出高電平進(jìn)入燒錄模式。之后當(dāng)芯片需要再次進(jìn)入工作狀態(tài)時(shí)，可以進(jìn)行系統(tǒng)斷電重啟，第一或門Ul第二輸入端通過接地下拉為低電平，并且即第一或門Ul的第一輸入端通過第二電阻R2下拉為低電位。因此第一或門Ul的輸出端為低電位。第一或門Ul輸出端與第二或門U2的第一輸入端相連接，并且第二或門U2的第二輸入端通過第三電阻R3下拉為低電平。所以第二或門U2的輸出端為低電位。即電位信號(hào)輸出端Pl配置為低電平，芯片再次進(jìn)入正常工作模式。
[0058]綜上所述，本發(fā)明提供的技術(shù)方案，僅僅通過兩個(gè)或門，以及相應(yīng)的上拉電阻和下拉電阻組成的或門循環(huán)電路，實(shí)現(xiàn)了輸出的電位的保存。并且通過所固定的芯片上的GPIO輸入高電位或低電位實(shí)現(xiàn)對(duì)電位信號(hào)輸出端所輸出的電位信號(hào)的軟控制。實(shí)現(xiàn)了第一次閉合開關(guān)后就不再需要調(diào)整開關(guān)狀態(tài)而對(duì)電位信號(hào)輸出端輸出的電位信號(hào)進(jìn)行有效的自動(dòng)控制。解決了現(xiàn)有的芯片電位控制電路存在每次改變電位時(shí)都需要改變開關(guān)狀態(tài)，存在操作不夠便捷的問題。
[0059]以上所述僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換、改進(jìn)等，均包含在本發(fā)明的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種可控電位配置裝置，其特征在于，該裝置包括: 開關(guān)SW1、第一電阻R1、第二電阻R2、第三電阻R3、第一或門Ul和第二或門U2 ； 所述第一或門Ul的第一輸入端與所述第二或門U2的輸出端連接，所述第一或門Ul的第二輸入端與所述開關(guān)SWl的一端相連接； 所述第二或門U2的第一輸入端與所述第一或門Ul的輸出端連接，所述第二或門U2的第二輸入端為控制信號(hào)輸入端P2 ;所述第二或門U2的輸出端為本可控電位配置裝置的電位信號(hào)輸出端Pl ； 所述第一電阻Rl的一端接系統(tǒng)供電電壓VI，所述第一電阻Rl的另一端與開關(guān)SWl的一端相連接，所述開關(guān)SWl的另一端接地； 所述第二電阻R2的一端接地，另一端與所述第二或門U2的輸出端連接； 所述第三電阻R3的一端接地，另一端與所述第二或門U2的第二輸入端連接。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述開關(guān)SWl為撥動(dòng)開關(guān)或者單刀單擲開關(guān)。
3.根據(jù)權(quán)利要求1所述的裝置，其特征在于， 所述第一電阻Rl的阻值為IOkQ?20kQ ； 和/或； 所述第二電阻R2的阻值為IOkQ?20kQ ； 和/或； 所述第三電阻R3的阻值為IOkQ?20kQ。
4.根據(jù)權(quán)利要求1所述的裝置，其特征在于， 所述控制信號(hào)輸入端Ρ2與外接的通用輸入輸出接口 GPIO相連接。
5.根據(jù)權(quán)利要求1所述的裝置，其特征在于， 所述電位信號(hào)輸出端Pl與外接的控制信號(hào)引腳CFG相連接。
6.根據(jù)權(quán)利要求1所述的裝置，其特征在于， 所述第一電阻Rl外接的電壓Vl為3.3ν。
7.一種電子產(chǎn)品，其特征在于，該電子產(chǎn)品包括如權(quán)利要求1?6中任意一項(xiàng)所述的裝置。
【文檔編號(hào)】H03K17/94GK103812487SQ201310732285
【公開日】2014年5月21日 申請(qǐng)日期:2013年12月26日 優(yōu)先權(quán)日:2013年12月26日
【發(fā)明者】李樹鵬, 杜洋 申請(qǐng)人:青島歌爾聲學(xué)科技有限公司