通用可逆比較交換器的制造方法
【專利摘要】本發(fā)明公開了一種通用可逆比較交換器。本發(fā)明使用了可逆邏輯門構(gòu)造了一位可逆一位可逆完全比較器，在此基礎上將這一位一位可逆完全比較器和Fredkin門進行級聯(lián)，構(gòu)造通用可逆比較交換器的級聯(lián)電路，該通用可逆比較交換器實現(xiàn)兩個n位二進制數(shù)的數(shù)值比較并輸出比較結(jié)果，根據(jù)比較結(jié)果決定是否交換這兩個數(shù)，輸出這兩個n位二進制數(shù)。該通用可逆比較器的構(gòu)造方法具有較強的通用性，易于擴展，具有較低的量子代價和較少的常量輸入位與垃圾輸出位。
【專利說明】通用可逆比較交換器
【技術(shù)領域】
[0001]本發(fā)明使用了 NOT門、CNOT門、Toffoli門、4-Toffoli門和Fredkin門這五種常用的基本可逆邏輯門，將這些可逆門進行級聯(lián)，構(gòu)造出一種基于可逆邏輯的通用可逆比較交換器的級聯(lián)電路。
【背景技術(shù)】
[0002]傳統(tǒng)計算機運用不可逆技術(shù)，運算過程中存在信息位丟失，根據(jù)Landauer原理，一個信息位的丟失將會導致kTln2(約為3*10_21J，其中k為Boltzmann常量，T為當前熱力學溫度)能耗的損失。隨著集成電路的工藝水平和集成度不斷提高，集成電路中的芯片功能將會受到量子效應干擾，同時芯片的散熱問題無法從根本上解決，也將抑制傳統(tǒng)硅芯片技術(shù)的發(fā)展。
[0003]可逆計算是一種新的計算模型，他通過恢復和重新利用丟失的數(shù)據(jù)來避免電路中的邏輯能耗的損失。從某種意義上講，計算的過程就是對數(shù)值按照一定的規(guī)則進行轉(zhuǎn)換演算。與傳統(tǒng)的不可逆計算不同，可逆計算在整個計算的過程中都是可逆的，即由計算中的任何一步中間結(jié)果可以反演算回它的前一步或者最初狀態(tài)，而在一般情況下，不可逆計算無法做到這一點。Bennett提出并證明了可逆計算在邏輯上是可行的?？赡骐娐返脑O計是實現(xiàn)可逆計算的重要步驟，而可逆門是實現(xiàn)可逆電路的基本運算單元，Toffoli和Fredkin等人提出了幾種實現(xiàn)可逆計算的邏輯門，這使得對可逆邏輯部件的設計與實現(xiàn)成為了可能。對于可逆電路的設計，學 者們投入了極大的熱情，多種不同功能的可逆電路，如可逆加法器、可逆乘法器、可逆除法器等相繼提出并設計完成。這些可逆邏輯部件的設計對可逆計算機的發(fā)展和實現(xiàn)具有巨大的理論意義指導和實踐支撐。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是提供一種通用可逆比較交換器，用可逆邏輯電路來解決兩個二進制數(shù)的數(shù)值比較。輸出比較結(jié)果并輸出這兩個二進制數(shù)，當?shù)谝粋€數(shù)在數(shù)值上比第二個數(shù)要小時，交換輸出這兩個二進制數(shù)。
[0005]本發(fā)明通過以下的技術(shù)方案實現(xiàn)的:
一種通用可逆比較交換器，由η個一位可逆完全比較器和η個Fredkin門級聯(lián)構(gòu)造而成，該通用可逆比較交換器分別由η個常量輸入O、I個常量輸入1、2個常量輸入0，兩個η位二進制數(shù)A

i (n-1)，Aj_ (η—2)，，


Ai0 和 Bi

(η-1)，Β“η—2)，…，Bi0 所組成，共3n+3個輸入；與之對應的輸出是η個垃圾輸出、0Α=Β、0Α>Β、0Α<Β,和兩個η位二進制數(shù)
A0(η—I)， A0(η—2)， ，A0Q 矛口
Boin-D, Βο(η_2),…，BtjtlO構(gòu)成該通用可逆比較交換器的級聯(lián)電路的第一個器件為第一塊一位可逆完全比較器，第一塊一位可逆完全比較器的輸入ΙΑ=Β、ΙΑ>Β和IiKB分別設置為1、0和O ;第二個器件為第二塊一位可逆完全比較器，第二塊一位可逆完全比較器的輸入Ια=β、Ια>β和Ikb分別為第一塊一位可逆完全比較器的輸出0Α=Β、0Α>Β和0Α<Β,依此類推第n-Ι個器件為第n-Ι塊一位可逆完全比較器，，第n-Ι塊一位可逆完全比較器的輸入ΙΑ=Β、ΙΑ>Β和ΙΑ<Β分別為第n-2塊一位可逆完全比較器的輸出0A=B、0A>B和Okb ;第η個器件為第η塊一位可逆完全比較器，第η塊一位可逆完全比較器的輸入ΙΑ=Β、ΙΑ>Β和ΙΑ<Β分別為第n-Ι塊一位可逆完全比較器的輸出0Α=Β、0Α>Β和0Α<Β。之后的η個Fredkin門的控制位都為第η塊一位可逆完全比較器的輸出0Α<Β,目標位分別是第一塊一位可逆完全比較器的輸出Atjilri)和輸出Btjilri),第二塊一位可逆完全比較器的輸出和輸出Bt^2)，依次類推，第η個Fredkin門的目標位是第η塊一位可逆完全比較器的輸出Ao0和輸出B。。。
[0006]一位可逆完全比較器有6個輸入和6個輸出，由4個NOT門，I個CNOT門，2個Toffoli門和2個4-Toffoli門級聯(lián)構(gòu)造出來。6個輸入分別為I個常量輸入0、5個分別為IA=B、IA>B、IA<B、Ail^P Bin ;與之對應的6個輸出分別為I個垃圾輸出、0A=B、0A>B、0A<B、Atjut和BoutO第一個門為NOT門，目標位為Bin ;第二個門為CNOT門,控制位為IA=B,目標位為常量輸入O ;第三個門為4-Toffoli門，控制位分別為ΙΑ=Β、Α^ΡΒ?η，目標位為ΙΑ>Β ;第四個門為NOT門，目標位為Bin ;第五個門為NOT門，目標位為Ain ;第六個門為4-Toffoli門，控制位分別為Ia=b、Ain和Bin，目標位為IA<B ;第七個門為NOT門，目標位為Ain ;第八個門為Toffoli門，控制位為常量輸入O和IA>B，目標位為IA=B ;第九個門為TofToli門，控制位為常量輸入O和Ia<b，目豐不彳^/.為Ia=B。
[0007]本發(fā)明是一種通用可逆比較交換器，在完成兩個η位二進制數(shù)A和B大小比較的同時，輸出比較結(jié)果并保留了 η位二進制數(shù)A和B的初始值，當Α〈Β時，交換A和B的值。該通用可逆比較器具有通用性，可以對任意位數(shù)的兩個二進制數(shù)進行比較，根據(jù)比較結(jié)果，交換輸出者兩個數(shù)。由于該電路是可逆邏輯電路，所以避免了系統(tǒng)中因邏輯信息位的丟失產(chǎn)生的能量損耗，可以有效地減少電路能耗。
【專利附圖】

【附圖說明】
[0008]圖1: 一位一位可逆完全比較器實現(xiàn)電路圖；
圖2:—位一位可逆完全比較器模塊圖；
圖3:通用可逆比較交換器實現(xiàn)電路圖。
【具體實施方式】
[0009]為了加深對本發(fā)明的理解，下面將結(jié)合實施例和附圖對本發(fā)明作進一步詳述，該實施例僅用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明保護范圍的限定。
[0010]本發(fā)明通過以下的技術(shù)方案實現(xiàn)的:
通用可逆比較交換器由η個一位可逆完全比較器(OBCC^P η個Fredkin門級聯(lián)構(gòu)造而成。該通用可逆比較交換器分別由η個常量輸入O、I個常量輸入1、2個常量輸入0，兩個η位二進制數(shù)Ai (n-1)，Aj_ (η—2)， Ai0 和 Bi(η-1)，Bi (n-2) ?…，Bi0 所組成，共3n+3個輸入；與之對應的輸出是η個垃圾輸出(Garbage Output)、0A=B、0A>B、0A<B,和兩個η位二進制數(shù)K(n-2)^…，Α。。和Boto-l)，Bo(n_2),…，構(gòu)成該通用可逆比較交換器的級聯(lián)電路的第一個器件為OBCC (#1)(表示第I塊0BCC，以下類推)，OBCC (#1)的輸入IA=B、IA>B和IA<B分別設置為1、0和O ;第二個器件為0BCC(#2)，OBCC(#2)的輸入IA=B、IA>B和IA<B分別為0BCC(#1)的輸出 0A=B、0A>B 和 0A<B，依此類推第 n-Ι 個器件為 OBCC (#n_l)，，OBCC (#n_l)的輸入 IA=B、IA>B 和Ia<b 分別為 OBCC (#n-2)的輸出 0A=B、0A>B 和 0A<B ;第 η 個器件為 OBCC (#η)，，OBCC (#η)的輸入Ia=b> Ia>b和Ia<b分別為OBCC (#n-l)的輸出0A=B、0A>B和0A<B。之后的n個Fredkin門的控制位都為OBCC (#n)的輸出0A<B，目標位分別是OBCC (#1)的輸出A。^)和輸出Bt^1)，OBCC (#2)的輸出1(?-2)和輸出Bt^2)，依次類推，第η個Fredkin門的目標位是OBCC (#η)的輸出Ao0和輸出B。。。(I)當η位二進制數(shù)Ai(n—I) A (n—2) ^-1l ^-1O 大于或等于η位二進制數(shù)B
i(n-l) Bi (n-2)...Bil Bi0時,這兩個η位二進制數(shù)的輸出等于他們的輸入，即Atjk=Aik, Bok=Bik (O≤k≤n_l, k
為整數(shù))；(2)當 η 位二進制數(shù) Ai(Iri) Ai(n_2)-An Aitl 小于 η 位二進制數(shù) Bi (n_D Bi(n_2)-Bil Bitl時，交換這兩個η位二進制數(shù)的輸出，即Atjk=Bik, Btjk=Aik (O≤k≤n-1, k為整數(shù))；(3)當η位二進制數(shù) Ai(n_D Ai(n_2)—An Aitl 大于 η 位二進制數(shù)Bi(n_D Bi(n_2)…Bil Bitl 時，0A>B=1, Okb=O,0A=B=0 ; (4)當 η位二進制數(shù) Au) Ai(n_a …Ail Aitl 小于 η位二進制數(shù)Biilri) Bi(n_2)…Bil Bi0 時，Oa<b=1, 0A> B=0, 0A=B=0 ； (5)當 η 位二進制數(shù) Ai(Jri) Ai(n_2)…Ail Ai0 等于 η 位二進制數(shù) Bi(^1)Bi(n-2)…Bn Bi0 時，0A=B-1，0A>B-0, 0A<B-0。
[0011]一位可逆完全比較器有6個輸入和6個輸出，由4個NOT門，I個CNOT門，2個Toffoli門和2個4-Toffoli門級聯(lián)構(gòu)造出來。6個輸入分別為I個常量輸入0、5個I位輸入分別為IA<B、IA>B、Ia=B> Ain和Bin ;與之對應的6個輸出分別為I個垃圾輸出(GarbageOutput)、0A=B、0A>B、0A<B、Aout 和 Bout。第一個門為 NOT 門，目標位為 Bin ;第二個門為 CNOT 門，控制位為IA=B，目標位為常量輸入O ;第三個門為4-Toffoli門，控制位分別為IAfAil^PBin,目標位為IA>B ;第四個門為NOT門，目標位為Bin ;第五個門為NOT門，目標位為Ain ;第六個門為4-Toffoli門，控制位分別為IA=B、Ain和Bin，目標位為IA<B ;第七個門為NOT門，目標位為Ain ;第八個門為Toffoli門，控制位為常量輸入O和IA>B，目標位為IA=B ;第九個門為Toffoli門，控制位為常量輸入O和IA<B，目標位為IA=B。
[0012]一位可逆完全比較器:
對于多位二進制數(shù)值的比較，按照二進制數(shù)從高位到低位逐次逐位比較。對兩個二進制數(shù)的每一位進行對比時，需要考慮高一位比對后的大小關系來確定本次比較結(jié)果，如果高位已經(jīng)比出兩個數(shù)值的大小時，使得本次比較變得毫無意義，只需要傳遞高位比對結(jié)果，即傳遞高位的0A=B，0A>B和Okb的數(shù)值作為本次比較結(jié)果。只有當高一位的比較結(jié)果相等時，需要繼續(xù)進行本次對比，其大小關系如表一所示。
[0013]表1包含高位大小關系的I位二進制數(shù)大小關系
【權(quán)利要求】
1.一種通用可逆比較交換器，其特征在于:所述通用可逆比較交換器由η個一位可逆完全比較器和η個Fredkin門級聯(lián)構(gòu)造而成，該通用可逆比較交換器分別由η個常量輸入O、I個常量輸入1、2個常量輸入O，兩個η位二進制數(shù)Ai(n_D，Ai(n_2)，…，Aitl和Biilri),Bi (n—2)，…，Bi0 所組成，共3η+3個輸入；與之對應的輸出是η個垃圾輸出、0Α=Β、0Α>Β、0Α<Β,和兩個η位二進制數(shù)
Α0(η—I)，Α0(η—2)， ，A。。矛口 Β0(η—1)，Β0(η—2)， ，B0Q ;構(gòu)成該通用可逆比較交換器的級聯(lián)電路的第一個器件為第一塊一位可逆完全比較器，第一塊一位可逆完全比較器的輸入ΙΑ=Β、ΙΑ>Β和ΙΑ<Β分別設置為1、0和O ;第二個器件為第二塊一位可逆完全比較器，第二塊一位可逆完全比較器的輸入ΙΑ=Β、ΙΑ>Β和IiKB分別為第一塊一位可逆完全比較器的輸出0Α=Β、0Α>Β和0Α<Β,依此類推第n-ι個器件為第n-ι塊一位可逆完全比較器,第η_1塊一位可逆完全比較器的輸入Ia=b、Ia>b和IiKB分別為第n_2塊一位可逆完全比較器的輸出0A=B、0A>B和Okb ;第η個器件為第η塊一位可逆完全比較器,第η塊一位可逆完全比較器的輸入ΙΑ=Β、ΙΑ>Β和IiKB分別為第n-Ι塊一位可逆完全比較器的輸出0Α=Β、0Α>Β和Okb ;之后的η個Fredkin門的控制位都為第η塊一位可逆完全比較器的輸出0Α<Β，目標位分別是第一塊一位可逆完全比較器的輸出Α。^)和輸出第二塊一位可逆完全比較器的輸出么。(11_2)和輸出13。(11_2),依次類推，第η個Fredkin門的目標位是第η塊一位可逆完全比較器的輸出Ao0和輸出B。。。
2.根據(jù)權(quán)利要求1所述的通用可逆比較交換器，其特征在于:所述一位可逆完全比較器有6個輸入和6個輸出，由4個NOT門，I個CNOT門，2個Toffoli門和2個4-Toffoli門級聯(lián)構(gòu)造出來；6個輸入分別為I個常量輸入0、5個I位輸入分別為IA<B、IA>B、IwAil^P Bin ；與之對應的6個輸出分別為I個垃圾輸出、0A=B、0A>B、0A<B、Atjut和Btjut ;第一個門為NOT門，目標位為Bin ;第二個門為CNOT門，控制位為IA=B，目標位為常量輸入O ;第三個門為4-Toffoli門，控制位分別為IA=B、Ain和Bin，目標位為IA>B ;第四個門為NOT門，目標位為Bin ;第五個門為NOT門，目標位為Ain ;第六個門為4-Toffoli門，控制位分別為IA=B、Ain和Bin，目標位為Ikb ;第七個門為NOT門，目標位為Ain ;第八個門為Toffoli門，控制位為常量輸入O和IA>B，目標位為IA=B ;第九個門為Toffol`i門,控制位為常量輸入O和IA<B，目標位為IA=B。
【文檔編號】H03K5/22GK103684368SQ201310730155
【公開日】2014年3月26日 申請日期:2013年12月26日 優(yōu)先權(quán)日:2013年12月26日
【發(fā)明者】徐明強, 朱小社, 杜江, 何金鳳, 徐海 申請人:南通紡織職業(yè)技術(shù)學院