一種微波信號的有限任意頻差反射控制方法
【專利摘要】本發(fā)明提供一種微波信號的有限任意頻差反射控制方法，包括以下步驟：步驟1，設(shè)置頻差信號通過FPGA內(nèi)部轉(zhuǎn)化為sin信號和cos信號輸入到調(diào)制器中；步驟2，對輸入信號耦合的功率，檢波后，進(jìn)行處理，控制壓控衰減器，使其調(diào)整到調(diào)制的合適功率范圍；步驟3，設(shè)置輸出信號的功率，在穩(wěn)幅環(huán)實(shí)現(xiàn)增益的穩(wěn)幅控制。采用上述方案，通過校準(zhǔn)調(diào)制器，可有效的抑制載波的潰通和鏡頻的抑制，降低了雜散信號，使整個通道變頻的過程中相噪惡化程度保持恒定，可以保證較小頻差的實(shí)現(xiàn)可靠性。
【專利說明】一種微波信號的有限任意頻差反射控制方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于微波信號控制【技術(shù)領(lǐng)域】，尤其涉及的是一種微波信號的有限任意頻差反射控制方法。
【背景技術(shù)】
[0002]目前對于任意頻差調(diào)整可應(yīng)用與無線電高度表模擬器等裝置，其是檢驗(yàn)機(jī)載無線電高度表準(zhǔn)確度的重要儀器，可廣泛應(yīng)用于軍民兩用的多兵種、多飛行器的高度表檢驗(yàn)。無線電高度表是各種飛機(jī)和飛航導(dǎo)彈等飛行器的重要測量元件，其性能決定了飛行器縱向航路的控制品質(zhì)。它的工作原理是實(shí)時跟蹤高度表輸出掃描信號，通過頻率合成方式產(chǎn)生與掃描信號有固定頻差的信號，作為反饋輸出給高度表接收器。通過軟件可以設(shè)置任意頻差信號，這樣模擬器就可以模擬任意高度，使用靈活性和廣泛性大大提高。同時通過軟件校準(zhǔn)，保證在不同使用環(huán)境下高度表模擬器的模擬精度。
[0003]目前的技術(shù)方案主要是三種類型:一是采用等效高度電纜箱模擬，采用等效頻差電纜箱模擬，不同長度的電纜代表不同的頻差，無線電信號在不同長度的電纜上傳輸模擬了不同的頻差。；二是采用混頻器+DDS的方案；第二種方案與本發(fā)明方案最為相近，但是不同的是本發(fā)明未采用上下變頻以及DDS的實(shí)現(xiàn)方式，第二種方案將輸入的信號耦合分成兩路，一路先混頻到高中頻后，再帶通濾波，而另一路，通過檢波計(jì)數(shù)器的方式得到頻率值，在通過給DDS輸入合適的分頻和倍頻的數(shù)據(jù)，得到頻差和本振，與高中頻進(jìn)行下混頻后，再輸出，頻差由DDS提供，而本方案不采用上下混頻的方式，而是直接的將輸入信號進(jìn)行功率的匹配后，進(jìn)入IQ調(diào)制器，將頻差的IQ數(shù)據(jù)在基帶中產(chǎn)生，分別產(chǎn)生cos和sin兩路信號，與功率匹配后的輸入信號，在調(diào)制器內(nèi)部調(diào)制，最終輸出。
[0004]一是等效長度電纜箱模擬的方案主要的缺點(diǎn)是，由于電纜纜的無法任意長度的連續(xù)，導(dǎo)致頻差的不連續(xù)，而且由于線纜的長度是有限制的，因此模擬的范圍是有限制的。二是采用混頻器+DDS的方案，多級的變頻不僅導(dǎo)致實(shí)現(xiàn)的復(fù)雜性，而且引入了雜散信號干擾了測量的精度，DDS當(dāng)前由于頻率的限制需要多次倍頻實(shí)現(xiàn)，導(dǎo)致雜散較多，且本身相噪就較差，再倍頻后，導(dǎo)致相噪更加的惡化，導(dǎo)致在小頻差時不能滿足測試需要。而且實(shí)現(xiàn)電路的復(fù)雜性難以滿足外場測試的需要，功耗較大。
[0005]因此，現(xiàn)有技術(shù)存在缺陷，需要改進(jìn)。

【發(fā)明內(nèi)容】

[0006]本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)的不足，提供一種微波信號的有限任意頻差反射控制方法。
[0007]本發(fā)明的技術(shù)方案如下:
[0008]一種微波信號的有限任意頻差反射控制方法，其中，包括以下步驟:
[0009]步驟I，設(shè)置頻差信號通過FPGA內(nèi)部轉(zhuǎn)化為sin信號和cos信號輸入到調(diào)制器中；
[0010]步驟2，對輸入信號耦合的功率，檢波后，進(jìn)行處理，控制壓控衰減器，使其調(diào)整到調(diào)制的合適功率范圍；
[0011]步驟3，設(shè)置輸出信號的功率，在穩(wěn)幅環(huán)實(shí)現(xiàn)增益的穩(wěn)幅控制。
[0012]所述的控制方法，其中，所述步驟I后還執(zhí)行步驟Al:將調(diào)制器的正交兩路信號的幅度、相位、延遲設(shè)置通過FPGA調(diào)整數(shù)字的值進(jìn)行校準(zhǔn)。
[0013]所述的控制方法，其中，所述步驟I中，將sin信號和cos信號在調(diào)制器內(nèi)部相乘后產(chǎn)生單邊帶信號。
[0014]所述的控制方法，其中，所述步驟I中，所述頻差信號通過IQ調(diào)制器和FPGA模擬產(chǎn)生；所述頻差信號為正值或負(fù)值；所述頻差信號的范圍為DC?80MHz，精度為0.5Hz。
[0015]所述的控制方法，其中，所述步驟2中，所述處理的步驟為:用DAC對輸入信號進(jìn)行米集。
[0016]所述的控制方法，其中，所述步驟2中，所述控制壓控衰減器，使其調(diào)整到調(diào)制的合適功率范圍的具體步驟為:對輸入信號進(jìn)行功率檢測，若輸入信號的功率值大于預(yù)設(shè)置的功率值時，則通過DAC置入相應(yīng)的電壓，通過壓控衰減器衰減；若輸入信號的功率值等于預(yù)設(shè)置的功率值大時適當(dāng)，則保持不變；最終調(diào)整到匹配調(diào)制器合IQ調(diào)制的需要功率范圍，作為調(diào)制器的本振信號輸入。
[0017]所述的控制方法，其中，所述步驟2的具體步驟為:
[0018]步驟1，將輸入的信號，經(jīng)過耦合器，耦合出一路信號；
[0019]步驟2，對耦合出的信號檢波，轉(zhuǎn)化成直流信號；
[0020]步驟3，通過ADC采集直流信號，并計(jì)算當(dāng)前輸入信號的功率值；
[0021]步驟4，比較當(dāng)前信號的功率值是否符合IQ調(diào)制器的輸入功率；
[0022]步驟5，若符合，直接輸入IQ調(diào)制器；若不符合，控制壓控衰減器衰減輸入信號功率，使其調(diào)整到IQ調(diào)制的需要的功率范圍。
[0023]采用上述方案，通過數(shù)字電路產(chǎn)生了連續(xù)的基帶信號，在調(diào)制器內(nèi)部正交調(diào)制后，輸出了連續(xù)的信號，提供連續(xù)的頻差，并可向正負(fù)兩個方向變化；通過提高數(shù)模轉(zhuǎn)換器的采樣率，可以提供大寬范圍的頻差；通過校準(zhǔn)調(diào)制器，可有效的抑制載波的潰通和鏡頻的抑制，降低了雜散信號，使整個通道變頻的過程中相噪惡化程度保持恒定，可以保證較小頻差的實(shí)現(xiàn)可靠性，不易干擾。
【專利附圖】

【附圖說明】
[0024]圖1為本發(fā)明方法的流程圖。
【具體實(shí)施方式】
[0025]以下結(jié)合附圖和具體實(shí)施例，對本發(fā)明進(jìn)行詳細(xì)說明。
[0026]實(shí)施例1
[0027]本發(fā)明將輸入的信號，耦合出一路來，檢波后，用DAC采集，然后數(shù)據(jù)處理后，進(jìn)行功率檢測，若功率大，則通過DAC置入相應(yīng)的電壓，通過壓控衰減器衰減，若適當(dāng)，則保持不變，最終調(diào)整到匹配調(diào)制器適合的功率范圍，作為調(diào)制器的本振信號輸入。通過FPGA或者等效的數(shù)字電路產(chǎn)生需要的頻差數(shù)字信號，由DAC數(shù)模轉(zhuǎn)換后，分為sin信號和cos信號兩路，在調(diào)制器內(nèi)部相乘后，然后產(chǎn)生單邊帶信號，載波和鏡頻信號被一定幅度的抑制。調(diào)制器輸出的信號，經(jīng)過一個多級的功率衰減器，以及穩(wěn)幅環(huán)路，調(diào)整到用戶需要的功率后輸出，最后通過一個帶通濾波器，濾除帶外的無用信號后，輸出。
[0028]根據(jù)實(shí)際的需要，頻差信號由上位機(jī)軟件輸入，經(jīng)計(jì)算后，輸入至FPGA程序單元，通過DAC產(chǎn)生sin和cos兩路正交的信號輸入至調(diào)制器；輸入信號稱合一路,檢波后，由ADC采集直流信號，根據(jù)檢波器的檢測特性和采集到的數(shù)字信號值，計(jì)算后，判斷輸入信號的功率范圍是否在調(diào)制器的功率范圍，若在，則進(jìn)入調(diào)制器；若不在，則根據(jù)壓控衰減器的特性，通過數(shù)字電路和DAC控制壓控衰減器的電壓，最終將輸入的信號進(jìn)行衰減，直到符合調(diào)制器的功率范圍。在調(diào)制器的內(nèi)部，輸入信號作為本振，與FPGA輸入的兩路正交信號,先各自混頻后，再相加，這樣只輸出了需要的上邊帶或者下邊帶的一路信號。調(diào)制器抑制了鏡頻和本振，只輸出了必要的信號。最終輸出信號的功率用戶可自行設(shè)置，通過上位機(jī)、總線、FPGA，最后傳遞給DAC，DAC輸出的直流信號，與耦合器檢波回來的信號，進(jìn)行比較、反饋、穩(wěn)幅后，濾波，最終輸出。
[0029]本發(fā)明中的輸入信號做本振信號使用，頻差信號通過IQ調(diào)制器和FPGA模擬產(chǎn)生。
[0030]上述中，基于耦合器之后的檢波，以及采集、比對、控制，至最后的壓控衰減。
[0031]上述中頻差可以是正值，也可以是負(fù)值。正值時，基帶廣生一路為cos(wt), —路為-sin (wt),負(fù)值時,基帶產(chǎn)生的一路信號是cos (wt),另一路為sin (wt)。產(chǎn)生頻差的范圍為DC?80MHz，精度是0.5Hz。
[0032]在上述實(shí)施例的基礎(chǔ)上，進(jìn)一步提供一種微波信號的有限任意頻差反射控制方法包括以下步驟:
[0033]步驟I，頻差由上位機(jī)輸入，通過FPGA內(nèi)部轉(zhuǎn)化成相應(yīng)的sin和cos信號輸入到調(diào)制器。
[0034]步驟2，調(diào)制器的正交兩路信號的幅度不一致、相位不正交、延遲不一致，可通過FPGA調(diào)整數(shù)字的值進(jìn)行校準(zhǔn)
[0035]步驟3，對輸入信號耦合的功率，檢波后，進(jìn)行處理，自動控制壓控衰減器，使其調(diào)整到調(diào)制的合適功率范圍。
[0036]步驟4，設(shè)置輸出信號的功率，在穩(wěn)幅環(huán)實(shí)現(xiàn)增益的穩(wěn)幅控制。
[0037]該技術(shù)實(shí)現(xiàn)了是一種微波信號的有限任意頻差反射技術(shù)，產(chǎn)生的頻差是連續(xù)實(shí)時的、可調(diào)的，精度是0.5Hz，可以覆蓋大頻差動態(tài)范圍，最大帶寬是DC?80MHz，并可向正和負(fù)兩個方向變化，不惡化輸入信號的相噪，可有效的抑制雜散信號，近端雜散的抑制可以達(dá)到-67dBc,電路簡潔功耗低,可滿足手持式的外場應(yīng)用。
[0038]實(shí)施例2
[0039]在上述實(shí)施例的基礎(chǔ)上，進(jìn)一步如圖1所示，提供一種微波信號的有限任意頻差反射控制方法，其中，包括以下步驟:
[0040]步驟I，設(shè)置頻差信號通過FPGA內(nèi)部轉(zhuǎn)化為sin信號和cos信號輸入到調(diào)制器中；
[0041]步驟2，對輸入信號耦合的功率，檢波后，進(jìn)行處理，控制壓控衰減器，使其調(diào)整到調(diào)制的合適功率范圍；
[0042]步驟3，設(shè)置輸出信號的功率，在穩(wěn)幅環(huán)實(shí)現(xiàn)增益的穩(wěn)幅控制。
[0043]所述步驟I后還執(zhí)行步驟Al:將調(diào)制器的正交兩路信號的幅度、相位、延遲設(shè)置通過FPGA調(diào)整數(shù)字的值進(jìn)行校準(zhǔn)。[0044]所述步驟I中，將sin信號和cos信號在調(diào)制器內(nèi)部相乘后產(chǎn)生單邊帶信號。
[0045]所述步驟I中，所述頻差信號通過IQ調(diào)制器和FPGA模擬產(chǎn)生；所述頻差信號為正值或負(fù)值；所述頻差信號的范圍為DC?80MHz，精度為0.5Hz。
[0046]所述步驟2中，所述處理的步驟為:用DAC對輸入信號進(jìn)行采集。
[0047]所述步驟2中，所述控制壓控衰減器，使其調(diào)整到調(diào)制的合適功率范圍的具體步驟為:對輸入信號進(jìn)行功率檢測，若輸入信號的功率值大于預(yù)設(shè)置的功率值時，則通過DAC置入相應(yīng)的電壓，通過壓控衰減器衰減；若輸入信號的功率值等于預(yù)設(shè)置的功率值大時適當(dāng)，則保持不變；最終調(diào)整到匹配調(diào)制器合IQ調(diào)制的需要功率范圍，作為調(diào)制器的本振信號輸入。
[0048]或/和所述步驟2的具體步驟為:
[0049]步驟1，將輸入的信號，經(jīng)過耦合器，耦合出一路信號；
[0050]步驟2，對耦合出的信號檢波，轉(zhuǎn)化成直流信號；
[0051]步驟3，通過ADC采集直流信號，并計(jì)算當(dāng)前輸入信號的功率值；
[0052]步驟4，比較當(dāng)前信號的功率值是否符合IQ調(diào)制器的輸入功率；
[0053]步驟5，若符合，直接輸入IQ調(diào)制器；若不符合，控制壓控衰減器衰減輸入信號功率，使其調(diào)整到IQ調(diào)制的需要的功率范圍。
[0054]采用上述方案，通過數(shù)字電路產(chǎn)生了連續(xù)的基帶信號，在調(diào)制器內(nèi)部正交調(diào)制后，輸出了連續(xù)的信號，提供連續(xù)的頻差，并可向正負(fù)兩個方向變化；通過提高數(shù)模轉(zhuǎn)換器的采樣率，可以提供大寬范圍的頻差；通過校準(zhǔn)調(diào)制器，可有效的抑制載波的潰通和鏡頻的抑制，降低了雜散信號，使整個通道變頻的過程中相噪惡化程度保持恒定，可以保證較小頻差的實(shí)現(xiàn)可靠性，不易干擾。
[0055]應(yīng)當(dāng)理解的是，對本領(lǐng)域普通技術(shù)人員來說，可以根據(jù)上述說明加以改進(jìn)或變換，而所有這些改進(jìn)和變換都應(yīng)屬于本發(fā)明所附權(quán)利要求的保護(hù)范圍。
【權(quán)利要求】
1.一種微波信號的有限任意頻差反射控制方法，其特征在于，包括以下步驟: 步驟I，設(shè)置頻差信號通過FPGA內(nèi)部轉(zhuǎn)化為Sin信號和cos信號輸入到調(diào)制器中； 步驟2，對輸入信號耦合的功率，檢波后，進(jìn)行處理，控制壓控衰減器，使其調(diào)整到調(diào)制的合適功率范圍； 步驟3，設(shè)置輸出信號的功率，在穩(wěn)幅環(huán)實(shí)現(xiàn)增益的穩(wěn)幅控制。
2.如權(quán)利要求1所述的控制方法，其特征在于，所述步驟I后還執(zhí)行步驟Al:將調(diào)制器的正交兩路信號的幅度、相位、延遲設(shè)置通過FPGA調(diào)整數(shù)字的值進(jìn)行校準(zhǔn)。
3.如權(quán)利要求1所述的控制方法，其特征在于，所述步驟I中，將sin信號和cos信號在調(diào)制器內(nèi)部相乘后產(chǎn)生單邊帶信號。
4.如權(quán)利要求3所述的控制方法，其特征在于，所述步驟I中，所述頻差信號通過IQ調(diào)制器和FPGA模擬產(chǎn)生；所述頻差信號為正值或負(fù)值；所述頻差信號的范圍為DC?80MHz，精度為0.5Hz。
5.如權(quán)利要求1所述的控制方法，其特征在于，所述步驟2中，所述處理的步驟為:用DAC對輸入信號進(jìn)行采集。
6.如權(quán)利要求5所述的控制方法，其特征在于，所述步驟2中，所述控制壓控衰減器，使其調(diào)整到調(diào)制的合適功率范圍的具體步驟為:對輸入信號進(jìn)行功率檢測，若輸入信號的功率值大于預(yù)設(shè)置的功率值時，則通過DAC置入相應(yīng)的電壓，通過壓控衰減器衰減；若輸入信號的功率值等于預(yù)設(shè)置的功率值大時適當(dāng)，則保持不變；最終調(diào)整到匹配調(diào)制器合IQ調(diào)制的需要功率范圍，作為調(diào)制器的本振信號輸入。
7.如權(quán)利要求5所述的控制方法，其特征在于，所述步驟2的具體步驟為: 步驟1，將輸入的信號，經(jīng)過耦合器，耦合出一路信號； 步驟2，對耦合出的信號檢波，轉(zhuǎn)化成直流信號； 步驟3，通過ADC采集直流信號，并計(jì)算當(dāng)前輸入信號的功率值； 步驟4，比較當(dāng)前信號的功率值是否符合IQ調(diào)制器的輸入功率； 步驟5，若符合，直接輸入IQ調(diào)制器；若不符合，控制壓控衰減器衰減輸入信號功率，使其調(diào)整到IQ調(diào)制的需要的功率范圍。
【文檔編號】H03C3/40GK103647510SQ201310687311
【公開日】2014年3月19日 申請日期:2013年12月16日 優(yōu)先權(quán)日:2013年12月16日
【發(fā)明者】董建濤, 薛沛祥, 劉磊, 繆國鋒, 李墩泰, 蘇杰 申請人:中國電子科技集團(tuán)公司第四十一研究所