一種傳輸時(shí)間控制的線驅(qū)動(dòng)器的制造方法
【專利摘要】一種傳輸時(shí)間控制的線驅(qū)動(dòng)器，提供了基于MOS管的，電流開關(guān)/驅(qū)動(dòng)器復(fù)用的，并且耦合有抽頭延時(shí)線，以構(gòu)成一個(gè)具有未屏蔽的、未過(guò)濾的傳輸線的發(fā)生器。
【專利說(shuō)明】—種傳輸時(shí)間控制的線驅(qū)動(dòng)器
【技術(shù)領(lǐng)域】:
[0001]本發(fā)明涉及驅(qū)動(dòng)器電路，特別是驅(qū)動(dòng)器電路的諧波分量、共模噪聲、輸出的反射損失的控制。具體地，本發(fā)明涉及電流開關(guān)/驅(qū)動(dòng)器給數(shù)據(jù)傳輸線傳輸?shù)臄?shù)據(jù)脈沖的瞬時(shí)畸變和反射的控制。更具體地，本發(fā)明涉及，使瞬態(tài)像差和信號(hào)反射最小化的部分，以及使在未屏蔽的導(dǎo)體中傳輸高頻(大于50兆赫)數(shù)據(jù)產(chǎn)生的電磁干擾(EMI)最小化的部分。
【背景技術(shù)】:
[0002]高頻數(shù)據(jù)傳輸線具有很大優(yōu)勢(shì)，特別是在局域計(jì)算機(jī)網(wǎng)絡(luò)中使用的無(wú)屏蔽的雙絞線。然而，高頻數(shù)據(jù)脈沖會(huì)引起不可接受的EMI，也受到阻抗失配損耗的影響一該問(wèn)題將由于傳輸頻率的增加而加劇。電磁干擾的主要來(lái)源是:
[0003](a)傳輸線上的共模噪聲，來(lái)自(i)發(fā)送器的輸出到輸入和中間結(jié)點(diǎn)的耦合電容；
(ii)用作輸出參考電壓的電源的噪聲信號(hào)；
[0004](b)脈沖的振鈴失真和過(guò)沖失真(統(tǒng)稱為“瞬態(tài)失真”);
[0005](c)脈沖上升沿和下降沿之間的不對(duì)稱性。
[0006]一般來(lái)說(shuō)，傳輸線不含電磁干擾的條件要求在一定距離中不產(chǎn)生任何交流電磁場(chǎng)。由于傳輸線同時(shí)攜帶信號(hào)及其補(bǔ)碼，在理論上應(yīng)不存在問(wèn)題。輸入信號(hào)產(chǎn)生的在一定距離的場(chǎng)與信號(hào)補(bǔ)碼產(chǎn)生的在一定距離的場(chǎng)大小相等、相位相反，因此，這兩個(gè)場(chǎng)的疊加將導(dǎo)致交流無(wú)效。換句話說(shuō)，一對(duì)雙絞線的導(dǎo)線攜帶信號(hào)及其補(bǔ)碼，由于相等幅度/相反相位的交流信號(hào)，在一定距離上產(chǎn)生的交流電磁場(chǎng)是零?，F(xiàn)在，任何打破信號(hào)/信號(hào)補(bǔ)碼的反對(duì)稱性的因素將導(dǎo)致一個(gè)不為零的交流電磁場(chǎng)，從而產(chǎn)生與信號(hào)頻率匹配的EMI。這種情況可能發(fā)生，例如，參考于一個(gè)電源的兩個(gè)信號(hào)是隨時(shí)間變化的。下述情況也會(huì)發(fā)生，通過(guò)電容耦合或其它方法，隨時(shí)間變化的信號(hào)被饋送到的傳輸線對(duì)的一個(gè)或兩個(gè)導(dǎo)線上。如果在脈沖邊沿含有振鈴失真或過(guò)沖失真，這將尤為不利。(這些瞬態(tài)失真不能消除，并且將提供一個(gè)高振幅和高頻率的凈信號(hào)。)如果脈沖的下降沿與上升沿不對(duì)稱，那么會(huì)產(chǎn)生非零的交流場(chǎng)。例如，如果上升沿比下降沿更為陡峭，那么信號(hào)線的上升脈沖將添加到對(duì)應(yīng)互補(bǔ)信號(hào)線的下降脈沖以產(chǎn)生一個(gè)隨時(shí)間變化的非零信號(hào)。在現(xiàn)有技術(shù)中，這些不同的信號(hào)會(huì)增加EMI的產(chǎn)生，而這問(wèn)題是固有的。為減小干擾，在耦合有發(fā)射器和接收器的傳輸線上引入LRC濾波器。(此外，扼流線圈和隔離變壓器通常用于在傳輸線的兩端。)
[0007]然而，現(xiàn)有技術(shù)引入LRC濾波器，以解決高頻傳輸?shù)腅MI和阻抗失配問(wèn)題。這些問(wèn)題包括但不限于信號(hào)的分散現(xiàn)象和振鈴現(xiàn)象。因?yàn)楝F(xiàn)有技術(shù)采用的LRC濾波器有帶寬限制，這將無(wú)法充分降低整個(gè)帶寬的EMI和反射損失，無(wú)論載波頻率調(diào)諧做的再好。目前發(fā)展的頻率水平在62.5MHz ;數(shù)據(jù)脈沖的上升和下降時(shí)間約為600皮秒。這個(gè)上升/下降時(shí)間非?？欤瑫?huì)導(dǎo)致EMI的產(chǎn)生含有瞬態(tài)失真。LRC濾波器在解決高頻率的瞬態(tài)失真問(wèn)題是無(wú)效的，可并且在事實(shí)上加劇了這個(gè)問(wèn)題。最后要考慮的是，具有非?？斓纳仙拖陆禃r(shí)間的脈沖傳輸電路是非常嚴(yán)肅的——在這個(gè)意義上，適用于低頻率的結(jié)點(diǎn)可以作為上升/下降時(shí)間很短的高頻率電路的入口。如果電路將要承載這樣的信號(hào)，需要一個(gè)高度保險(xiǎn)的附加電路來(lái)關(guān)注電路內(nèi)部連接。如果上升/下降時(shí)間可以加長(zhǎng)，這方面的要求可以放寬(傳輸頻率在62.5MHz或更高的限制范圍內(nèi))。
[0008]圖1顯示了一個(gè)典型的現(xiàn)有技術(shù)系統(tǒng)，其包含一個(gè)用作發(fā)射器的ECL開關(guān)/驅(qū)動(dòng)器——包含輸出Vtj和互補(bǔ)輸出VJ。(圖1具體顯示了 ECL開關(guān)/驅(qū)動(dòng)器。)LRC濾波器(Fl和F2)被放置在傳輸線上，以減少EMI并提供阻抗匹配。此外，扼流線圈T2和T4在圖中跟隨隔離變壓器Tl和T3。扼流線圈用來(lái)降低共模噪聲。由圖可以看出，用ECL電路構(gòu)造的開關(guān)/驅(qū)動(dòng)器，經(jīng)過(guò)高電位電源\c上拉的任何噪聲都會(huì)被傳輸線\和VtjB吸收。一般來(lái)說(shuō)，高頻率噪聲會(huì)導(dǎo)致EMI問(wèn)題。這將是更可靠的，使輸出和互補(bǔ)輸出共同參考于低電位電源GND,而不是參考于V。。。外部參考耦合到CND相比V。。會(huì)較少受上拉的影響。但是，在一般的ECL驅(qū)動(dòng)器中輸出信號(hào)是參考于Vcc的。 [0009]通過(guò)偏移一個(gè)基于MOS管的開關(guān)/驅(qū)動(dòng)器，產(chǎn)生參考于低電位電源GND的電流脈沖是可取的。圖2a示出了現(xiàn)有技術(shù)中類似于圖1的ECL電路的MOS型開關(guān)/驅(qū)動(dòng)器。在兩個(gè)支路間切換的電流Im由已知技術(shù)進(jìn)行修正，在這里使用電流調(diào)節(jié)器/發(fā)生器，其工作在高電位電源Vcc和PMOS輸出晶體管QA和QB的共源極結(jié)點(diǎn)之間。輸出晶體管QA和QB由耦合在\c和GND之間的CMOS反相器來(lái)切換，并且分別由輸入信號(hào)E和互補(bǔ)輸入信號(hào)EB控制。上述的是標(biāo)準(zhǔn)的CMOS反相器，通過(guò)預(yù)設(shè)PMOS和NMOS器件的偏斜以響應(yīng)于對(duì)稱輸入信號(hào)E和EB分別提供對(duì)稱的輸出信號(hào)給QA和QB的柵極。(上述的偏斜使PMOS信道寬度大于NMOS信道。這些條件依賴于特定的制造過(guò)程；在一個(gè)典型的現(xiàn)有技術(shù)中，如果P溝道寬度是N溝道的3倍，對(duì)稱的CMOS輸入信號(hào)會(huì)生成對(duì)稱的CMOS輸出信號(hào))。鑒于這種結(jié)構(gòu)，每個(gè)驅(qū)動(dòng)晶體管的控制柵被拉到V。。一使驅(qū)動(dòng)晶體管完全關(guān)斷，或者GND。因此，電流^或者通過(guò)QA到GND、通過(guò)耦合到QA漏極的電阻到GND——使得\ = Im(R0/2)而VtjB = GND,或者通過(guò)QB到GND——使得在信號(hào)傳輸線上得到相反信號(hào)。該電路從降低共模噪聲的觀點(diǎn)出發(fā)具有優(yōu)勢(shì)，由于Vtj和VtjB耦合到更穩(wěn)定的電源GND。
[0010]除V。。的波動(dòng)以外，另一個(gè)主要的共模噪聲源是開關(guān)/驅(qū)動(dòng)器的輸入信號(hào)到其他結(jié)點(diǎn)的耦合電容。參照?qǐng)D1，這種耦合發(fā)生在晶體管QX和QY的基極結(jié)點(diǎn)上，從而輸出\和VqB將產(chǎn)生與高頻輸入相同的共模噪聲。不管涉及何種驅(qū)動(dòng)器電路，使不能消除的輸入/輸出的耦合電容最小化是需要的。一旦接近這一水平，降低共模噪聲的需求將關(guān)注最小化輸入信號(hào)本身的電壓擺動(dòng)。參考圖1的ECL開關(guān)電路，這個(gè)最小的擺動(dòng)必須足夠使NPN型晶體管完全導(dǎo)通或者關(guān)斷。也就是說(shuō)，對(duì)于一個(gè)具有良好開/關(guān)比例的驅(qū)動(dòng)器輸出，恒定電流If必須完全通過(guò)QX或者是QY。這要求輸入信號(hào)E和EB的最小輸入擺幅約為0.3V，但在實(shí)際應(yīng)用中所使用的擺幅更接近0.8V。
[0011]在對(duì)輸入擺幅最小化的方面，基于MOS管的驅(qū)動(dòng)器沒有ECL單元好。一個(gè)完整的軌到軌擺幅通常用于開關(guān)MOS晶體管。這可以看作是圖2a所示電路的情況。從圖2a還可以看出，使用一個(gè)完整的軌至軌電壓擺動(dòng)用于QA和QB的開/關(guān)是小題大做的。QA切斷所需要的只是其柵極電壓大于Vs-Vt其中Vs是該電路的共模源電壓，而Vt是使MOS晶體管QA導(dǎo)通的柵極電壓(即是閾值電壓)。共模源極電壓的具體值取決于電路電源Im的確切性質(zhì)和QA、QB導(dǎo)通時(shí)的增益。在任何情況下，偏置QA柵極，例如到共模源極電壓，即QA的Vgs = 0，以確保QA是不導(dǎo)通的。QB遵循類似的原則。
[0012]圖2b示出了帶有電流源選擇機(jī)制的現(xiàn)有技術(shù)的圖1的開關(guān)/驅(qū)動(dòng)器電路圖。在該機(jī)制中，一個(gè)PMOS晶體管Q7工作在飽和模式，并且其柵極由片外產(chǎn)生偏SVbias以建立一個(gè)獨(dú)立于工作溫度和電源供壓的鏡像電流IM，但是受芯片制造過(guò)程的影響。出于對(duì)控制切換電流的考慮，可以在CMOS級(jí)和Vcc之間插入PMOS晶體管(QC和QD)。這種方法確保了施加在QA和QB控制結(jié)點(diǎn)的“關(guān)斷”電壓能夠使得Vgs近似為零，并且當(dāng)QC (或QD)導(dǎo)通時(shí)電壓擺幅下降。輸入擺幅電壓的減少會(huì)有效地降低傳輸線上高頻噪聲的耦合電容。(然而，振蕩和過(guò)沖失真的問(wèn)題仍然存在，這是因?yàn)檫@些問(wèn)題依賴于快速的上升/下降時(shí)間，這在MOS的電路和ECL電路同樣存在。)
[0013]這個(gè)電路還有一個(gè)問(wèn)題需要被克服，用以獲得基于MOS管的開關(guān)/驅(qū)動(dòng)器的共模噪聲的優(yōu)點(diǎn)。這個(gè)問(wèn)題涉及到的信號(hào)的波形，MOS晶體管的導(dǎo)通電流受施加在其柵極結(jié)點(diǎn)的電壓影響的復(fù)雜方式，特別是在雙極型晶體管上的響應(yīng)曲線。也就是說(shuō)，不同于簡(jiǎn)單的傳遞函數(shù)——Ktanh (VIN/VT)——描述圖1的雙極型晶體管對(duì)作為電壓Vin切換的控制結(jié)點(diǎn)的功能，MOS型差分晶體管對(duì)的傳遞函數(shù)是相當(dāng)復(fù)雜的，因?yàn)樗婕暗骄w管的幾種工作模式。例如，“開啟”裝置可能會(huì)在其飽和區(qū)域，而“關(guān)斷”裝置在其亞閾值——弱反型區(qū)域。這意味著，在MOS型“開啟”器件的增量電流的變化在幅度上與“關(guān)斷”器件的電流變化不匹配。其結(jié)果是，對(duì)于在E和EB上的對(duì)稱輸入脈沖(由于設(shè)計(jì)原因，根據(jù)圖2a和圖2b，QA和QB控制結(jié)點(diǎn)的對(duì)稱輸入脈沖)，在圖2a和圖2b的電路中，通過(guò)電阻％的輸出電流脈沖將不會(huì)是對(duì)稱的。特別地，“開啟”電流脈沖的上升沿非常不同于“關(guān)斷”電流脈沖的下降沿。這個(gè)問(wèn)題在任何一個(gè)關(guān)注EMI的基于MOS管的開關(guān)/驅(qū)動(dòng)器中是必須解決的。
[0014]如上所述，基于MOS管的開關(guān)/驅(qū)動(dòng)器沒有解決瞬態(tài)像差的問(wèn)題。這在基于ECL或這基于MOS的現(xiàn)有技術(shù)中，都要求極短的切換時(shí)間，例如0.6納秒。幸運(yùn)的是，僅需要延長(zhǎng)三個(gè)因素中的一個(gè)時(shí)間，就能消除瞬態(tài)像差。(由于在該問(wèn)題的傳輸頻率大約為62.5兆赫，脈沖長(zhǎng)度為8毫微秒，如果上升/下降時(shí)間延長(zhǎng)到2納秒，那么接收器足夠有效地處理脈沖。)不幸的是，上升/下降時(shí)間的延長(zhǎng)在原理上容易，而做起來(lái)難。例如，通過(guò)在開關(guān)/驅(qū)動(dòng)器的輸出端放置RC時(shí)間常數(shù)(電容低通濾波器)以延長(zhǎng)的上升/下降時(shí)間是不可能的，因?yàn)闀?huì)使發(fā)射器的輸出阻抗產(chǎn)生變化。這是一個(gè)嚴(yán)重的問(wèn)題，因?yàn)樵谶@些頻率下的阻抗不匹配會(huì)造成反射損失。
[0015]因此，本發(fā)明需要的是一個(gè)參考低電位電源軌產(chǎn)生電流脈沖的高頻開關(guān)/驅(qū)動(dòng)器，一個(gè)能夠根據(jù)在E和EB的同步輸入電壓在其上升沿和下降沿傳輸對(duì)稱的電流脈沖的開關(guān)/驅(qū)動(dòng)器。本發(fā)明還需要的是一個(gè)響應(yīng)于最小輸入電壓擺幅以產(chǎn)生具有良好“開”和“關(guān)”比率的輸出脈沖的開關(guān)/驅(qū)動(dòng)器。最后，本發(fā)明需要的是一個(gè)產(chǎn)生上升和下降時(shí)間增加的輸出脈沖而不會(huì)增加輸出阻抗的開關(guān)/驅(qū)動(dòng)器。

【發(fā)明內(nèi)容】
:
[0016]本發(fā)明是一個(gè)用于傳輸參考于低電位電源軌的高頻數(shù)據(jù)脈沖的電路和方法。電路中的一部分是一個(gè)基于MOS管的差分電流開關(guān)電路，其包含一個(gè)輸出晶體管控制電路以用于克服由晶體管引入的脈沖的不對(duì)稱性。這可以確保輸出端響應(yīng)輸入端的對(duì)稱電壓產(chǎn)生對(duì)稱電流脈沖。本發(fā)明的輸出晶體管控制電路，將使得擺幅電壓降低，并因此減少輸入信號(hào)在輸出結(jié)點(diǎn)上的耦合電容。最后，本發(fā)明的這種新型的開關(guān)/驅(qū)動(dòng)器(電流發(fā)生器)組合在一起以耦合到一個(gè)抽頭延遲線，以便能夠產(chǎn)生一個(gè)復(fù)合輸出脈沖，該脈沖的斜坡上升和下降時(shí)間足夠長(zhǎng)使得可以消除傳輸線路上的瞬態(tài)像差。通過(guò)使用這種復(fù)合的方法，本發(fā)明避免了降解信號(hào)發(fā)生器的輸出阻抗，同時(shí)在高頻段沒有顯著的電磁干擾(EMI)，并且本發(fā)明在傳輸線上不使用LRC濾波器。
[0017]本發(fā)明的技術(shù)解決方案:
[0018]使用電流開關(guān)的陣列來(lái)構(gòu)造一個(gè)可擴(kuò)展的驅(qū)動(dòng)器是標(biāo)準(zhǔn)的制造方法，并且通常出于物理布局的原因這種方法是推薦的。開關(guān)元件之間的自帶的偏差在此是需要考慮的一個(gè)問(wèn)題。在一個(gè)受控的方式中，本發(fā)明刻意增加了各個(gè)開關(guān)元件之間的傾斜時(shí)間以引入自然的傾斜。也就是說(shuō)，開關(guān)/驅(qū)動(dòng)器的輸入電容用作在輸入的RC延遲線。這樣做的結(jié)果是，不需要額外的電源以及只需最少的布局器件，就可以獲得對(duì)稱的波形。
[0019]上述的結(jié)論是，使新型的平衡電流開關(guān)/驅(qū)動(dòng)器的陣列耦合到一個(gè)抽頭延時(shí)線，可以得到一個(gè)良好控制的傳輸時(shí)間、低共模噪聲以及最小的反射，都并且可以同時(shí)完成而不需要在現(xiàn)成裝置上外接濾波器。這種電路在高頻模擬信號(hào)生成上具有廣泛的應(yīng)用，特別適用于驅(qū)動(dòng)在高速數(shù)字通信系統(tǒng)中所使用的雙絞線傳輸線。這種組合方式可以使用VLSICMOS工藝，并且可擴(kuò)展到不同的具有最小信道長(zhǎng)度的幾何形狀。
[0020]對(duì)比專利文獻(xiàn):CN102065030A傳輸線驅(qū)動(dòng)器及驅(qū)動(dòng)方法200910224505.5，CN102739182A 線驅(qū)動(dòng)器 201110087390.7
【專利附圖】

【附圖說(shuō)明】:
[0021]圖1 (現(xiàn)有技術(shù))是使用ECL開關(guān)/驅(qū)動(dòng)器作為發(fā)射器的輸出級(jí)的傳輸線的示意圖描述。
[0022]圖2a (現(xiàn)有技術(shù))是基于現(xiàn)有技術(shù)的MOS管開關(guān)/驅(qū)動(dòng)器。
[0023]圖2b (現(xiàn)有技術(shù))是與圖2a類似的基于現(xiàn)有技術(shù)的MOS管開關(guān)/驅(qū)動(dòng)器(不同的是引入器件減小輸出晶體管柵極的電壓擺幅)。
[0024]圖3a是本發(fā)明的基于MOS管的一般的獨(dú)立開關(guān)/驅(qū)動(dòng)器電路。
[0025]圖3b是本發(fā)明的基于MOS管的特殊的獨(dú)立開關(guān)/驅(qū)動(dòng)器電路。
[0026]圖4是本發(fā)明的在圖3b的開關(guān)/驅(qū)動(dòng)器電路的各個(gè)結(jié)點(diǎn)響應(yīng)于輸入的脈沖信號(hào)由輸出晶體管控制電路整形的電壓。
[0027]圖5是根據(jù)本發(fā)明的雙陣列的獨(dú)立開關(guān)/驅(qū)動(dòng)器耦合到抽頭延時(shí)線以產(chǎn)生擴(kuò)展的上升和下降時(shí)間的復(fù)合電流脈沖輸出的電路圖。
[0028]圖6顯不了圖5陣列的延遲輸入序列和相應(yīng)的復(fù)合輸出脈沖。
[0029]圖7是根據(jù)本發(fā)明的獨(dú)立開關(guān)/驅(qū)動(dòng)器的優(yōu)選實(shí)例。
[0030]圖8是根據(jù)本發(fā)明的優(yōu)選的延遲線的原理示意圖。
【具體實(shí)施方式】:
[0031]圖7示出了根據(jù)本發(fā)明的MOS管平衡開關(guān)和線驅(qū)動(dòng)器的優(yōu)選實(shí)例。電流的切換由以下完成，PMOS晶體管Q7工作在飽和范圍內(nèi)并且由電路外產(chǎn)生電壓偏置，以提供一個(gè)獨(dú)立于工作溫度、電源電壓以及芯片制造變化的Q7的漏電流。由CMOS級(jí)構(gòu)成反相器Il和12分別在圖中明確示出。本發(fā)明的一個(gè)更一般的結(jié)構(gòu)在圖3a和3b中簡(jiǎn)要描述。
[0032]下述將說(shuō)明獨(dú)立的開關(guān)/驅(qū)動(dòng)器。[0033]本發(fā)明的獨(dú)立開關(guān)/驅(qū)動(dòng)器在圖3a中示出。這些獨(dú)立的開關(guān)/驅(qū)動(dòng)器是基于MOS管的，并且切換恒定電流(I)到分支Itj或I忑其中之一。上述的電流與溫度、電源電壓以及制造過(guò)程的變化無(wú)關(guān)。保證該電流的恒定性的方法是已知的，并且其外部影響在圖3a中示出。這種切換是通過(guò)控制輸出晶體管Q5和Q6開啟和關(guān)斷來(lái)實(shí)現(xiàn)的。(這是容易理解的:在操作中電流輸出結(jié)點(diǎn)Itj和連接到片外電阻，電阻通常為50歐姆。)這種新型電路的核心概念是，控制MOS晶體管Q5和Q6的方式以便克服在MOS輸出晶體管使用中開/關(guān)切換的固有的不對(duì)稱性。每個(gè)晶體管的控制柵極的電壓都處于一對(duì)MOS晶體管之間。每對(duì)MOS晶體管由專門設(shè)計(jì)的NM0S/PM0S反相器Il至14來(lái)控制。
[0034]晶體管Q2和Q4允許Q5或Q6的柵極拉至GND，而Ql、Q3晶體管可以選擇將Q5和Q6的柵極拉到V。。(減去閾值電壓)。這實(shí)際上降低了電壓擺幅，這是因?yàn)镼l和Q3由于“體”效應(yīng)具有較高的VtS雖然電壓擺幅減少，但是此電壓擺幅足夠大以維持有效的良好的開/關(guān)電流比。本發(fā)明的關(guān)鍵在于反相器Il至14的通道。不同于確保CMOS輸出信號(hào)與其輸入信號(hào)具有相同的波形(即使經(jīng)過(guò)反轉(zhuǎn))的目的，一般制造反相器(其PMOS晶體管通道比NMOS晶體管更寬)達(dá)到的目標(biāo)是產(chǎn)生失真的CMOS輸出。這是可以預(yù)料的:在E和EB上輸入信號(hào)和信號(hào)補(bǔ)碼將是對(duì)稱的脈沖。在本發(fā)明中，反相器Il至14經(jīng)過(guò)偏斜，從而產(chǎn)生失真的輸出信號(hào)，以便補(bǔ)償Q5和Q6固有的不對(duì)稱性。通過(guò)這種方式，在E和EB上的對(duì)稱輸入將產(chǎn)生在Itj和I#的對(duì)稱輸出電流脈沖。
[0035]通過(guò)特定的測(cè)試可以更好地理解本發(fā)明，如圖3b所描述的，Q5和Q6其中之一是PMOS晶體管，四個(gè)控制晶體管Q1、Q2、Q3和Q4是NMOS晶體管。在這樣的結(jié)構(gòu)中，反相器Il和13提供高速的H — L和低速L — H的傳輸通道到Ql和Q3的柵極。相反地，反相器12和14提供高速L — H和慢速L — H的通道到Q2和Q4的柵極。此外，Q2和Q4較其互補(bǔ)上拉晶體管Ql和Q3具有較高的增益。這樣的組合工作使得需要一個(gè)對(duì)稱的整形驅(qū)動(dòng)信號(hào)以產(chǎn)生從I端口到IB端口的開關(guān)電流。圖4示出了圖3b的新型的輸出驅(qū)動(dòng)控制電路的脈沖整形。由圖可以看出，輸入到E和EB的信號(hào)和信號(hào)補(bǔ)碼是對(duì)稱的，并且具有一定的上升時(shí)間。Vgi (i=l, 2，3，4，5或6)是晶體管Qi受E和EB輸入作用的控制結(jié)點(diǎn)的電壓。請(qǐng)?zhí)貏e注意，晶體管Q5和Q6的輸入脈沖的上升時(shí)間大于其下降時(shí)間。經(jīng)過(guò)測(cè)試發(fā)現(xiàn)，上述的方法導(dǎo)致電路中從Itj到I#的對(duì)稱的開關(guān)電流。它補(bǔ)償了 Q5和Q6 (以及所有的MOS晶體管)的導(dǎo)通和關(guān)斷曲線之間的差異。
[0036]圖3b的電流開關(guān)/驅(qū)動(dòng)器的差分和共模輸出的瞬態(tài)響應(yīng)相比現(xiàn)有技術(shù)有很大的提高。在實(shí)踐中，一個(gè)單一的驅(qū)動(dòng)器的輸出電流和其互補(bǔ)電流將通過(guò)片外的50歐姆的電阻耦合到GND，并且使電壓脈沖通過(guò)一個(gè)隔離變壓器耦合到傳輸線。
[0037]下述將說(shuō)明傳輸時(shí)間控制的產(chǎn)生方法。
[0038]本發(fā)明通過(guò)上述方式耦合獨(dú)立開關(guān)/驅(qū)動(dòng)器，以生成上升和下降時(shí)間受控制的復(fù)合脈沖。通過(guò)這種方式，能夠延長(zhǎng)上升和下降時(shí)間來(lái)很大程度地消除瞬態(tài)像差。特別地，如果脈沖傳輸是逐次的，那么輸出的脈沖從邏輯低電平到邏輯高電平需要大約2納秒，這樣EMI也得到抑制。如圖5所示，獨(dú)立的單步延遲，由于大于連續(xù)的脈沖發(fā)生器的導(dǎo)通時(shí)間，將逐次延遲線提供。如圖5，其中的每個(gè)開關(guān)對(duì)SW1/SW9，SW2/SW10, SW3/SW11，等等，代表本發(fā)明的開關(guān)/驅(qū)動(dòng)器。(每個(gè)獨(dú)立的開關(guān)/驅(qū)動(dòng)器表示為兩個(gè)分離的開關(guān)單元，對(duì)應(yīng)的部分由一個(gè)輸入E來(lái)產(chǎn)生輸出I?；蛘哂奢斎隕B產(chǎn)生輸出IqB在圖3a和圖3b都有示出。)。圖5示出了使用8個(gè)級(jí)從輸入信號(hào)E獲得輸出Itj (從EB到的一般技術(shù)。然而，這種技術(shù)沒有使用級(jí)的數(shù)量的上限或下限。圖6示出了在E的輸入電壓脈沖被八個(gè)開關(guān)/驅(qū)動(dòng)器分開傳輸?shù)姆绞?，它也示出了所產(chǎn)生的輸出電流脈沖。一個(gè)相同的結(jié)構(gòu)傳輸EB到互補(bǔ)的八個(gè)開關(guān)/驅(qū)動(dòng)器。在這種雙重陣列后簡(jiǎn)單過(guò)濾，以便生成具有平滑上升和下降特性的脈沖，并且其總的時(shí)間上為2納秒。
[0039]如前所述，11和13經(jīng)過(guò)設(shè)計(jì)，其N溝道窄于P溝道，這加劇了 PMOS和NMOS晶體管之間的“正常”偏斜。對(duì)于本發(fā)明的制造，合適的P/N偏斜可以通過(guò)以下方式獲得:(a)提供給反相器Il 一個(gè)PMOS晶體管，其溝道寬度為NMOS晶體管溝道寬度的60%左右；(b)提供給反相器12 —個(gè)PMOS晶體管，其溝道寬度為NMOS晶體管溝道寬度的220%左右。另一對(duì)反相器與上述是相同的(即，13與Il相同，而14與12相同)。如圖4所示，這確保反相器Il和13的輸出的H — L電平轉(zhuǎn)換速度超過(guò)L — H電平轉(zhuǎn)換。對(duì)于反相器12和14，一方面，使P溝道和N溝道的尺寸不對(duì)稱，以便校正自然偏斜。(在優(yōu)選實(shí)例中，除了 NMOS驅(qū)動(dòng)器晶體管的溝道長(zhǎng)度為1.3 μ外，所有晶體管的通道長(zhǎng)度都為1.0μ )。
[0040]需要注意的是，雖然一些晶體管具有相同的溝道長(zhǎng)度，圖7中所示的輸出晶體管Q5和Q6中的NMOS驅(qū)動(dòng)器具有不同的溝道長(zhǎng)度。特別地，Ql和Q3的溝道寬度是Q2和Q4的溝道寬度的45%。這確保了在本發(fā)明中的驅(qū)動(dòng)晶體管由于脈沖整形所需要的更大的增益。Ql和Q3相對(duì)狹窄的溝道也確保了在Q3導(dǎo)通時(shí)\c和晶體管Q5的柵極電壓之間具有顯著的電壓降。這反過(guò)來(lái)會(huì)導(dǎo)致電壓擺幅的降低，并因此減少了輸出引線的上拉。
[0041]本發(fā)明的優(yōu)選實(shí)例的測(cè)試使用雙端100歐姆平衡負(fù)載(預(yù)期的實(shí)際應(yīng)用將使用32個(gè)單元的陣列來(lái)達(dá)到高的電流驅(qū)動(dòng))，實(shí)驗(yàn)顯示，電壓擺幅的降低會(huì)減少共模噪聲輸出。引入預(yù)先整形的驅(qū)動(dòng)信號(hào)以及電壓擺幅的減少的引入進(jìn)一步抑制了共模噪聲輸出。這一改進(jìn)能夠保持在較寬的溫度和電源電壓范圍內(nèi)。此外，這些試驗(yàn)結(jié)果表明，該電路不會(huì)受到占空比失真的影響，并且在數(shù)據(jù)傳輸率高達(dá)至少160MBPS時(shí)有優(yōu)秀的性能表現(xiàn)。最后，模擬的結(jié)果表明，本發(fā)明的優(yōu)選實(shí)例，可以按比例縮小到一個(gè)更加精細(xì)的幾何形狀(溝道長(zhǎng)度小于或等于0.8 μ )，并且在性能上沒有太大損失。
[0042]上述的討論中針對(duì)顯示于圖3a和圖3b的本發(fā)明的實(shí)例的結(jié)構(gòu)。本發(fā)明組合獨(dú)立的開關(guān)/驅(qū)動(dòng)器形成一個(gè)陣列耦合到一個(gè)抽頭延遲線，以控制輸出信號(hào)的斜坡時(shí)間，而不必增加濾波器使傳輸線的輸出阻抗產(chǎn)生變化。圖8示出了圖5中開關(guān)/驅(qū)動(dòng)器在E端口的延時(shí)和單步的輸入的實(shí)現(xiàn)方式。在連續(xù)的開關(guān)/驅(qū)動(dòng)器的輸入的延遲通過(guò)引入RC時(shí)間常數(shù)實(shí)現(xiàn)，其中“C”表示的電容實(shí)際上是開關(guān)/驅(qū)動(dòng)器的輸入電容。(顯然，已知的方式具有增加電容的選項(xiàng)。)通過(guò)為陣列選擇適當(dāng)?shù)碾娮杵?，脈沖上升和下降曲線可以按照任何所需的形狀進(jìn)行調(diào)節(jié)。需要注意的是，由于延遲開關(guān)的作用，波形不是所關(guān)心的；所有需要的是延長(zhǎng)的上升和下降時(shí)間要預(yù)先設(shè)置。因此，盡管計(jì)算產(chǎn)生一個(gè)特定的復(fù)合邊沿的電阻是乏味的(雖然是本領(lǐng)域技術(shù)人員的應(yīng)有能力)，但是很容易確定要使用的近似電阻。在優(yōu)選實(shí)例中，使用以下電阻來(lái)獲得復(fù)合脈沖的線性上升沿和下降沿:R1=500歐姆，R2=571歐姆，R3=667 歐姆，R4=800 歐姆，R5=1000 歐姆，R6=1333 歐姆，R7=2000 歐姆，R8=4000 歐姆。每個(gè)開關(guān)/驅(qū)動(dòng)器的有效輸入電容約為0.1pF。
[0043]由于復(fù)合脈沖的上升時(shí)間為250ps,等效米樣系統(tǒng)的有效米樣率將為4.0千兆赫?？紤]到雙端50歐姆的傳輸系統(tǒng)(或者100歐姆)，產(chǎn)生的5pf的寄生電容需要1.27GHz的低通濾波器，并且使采樣頻率衰減10.8db。此外，其他的因素，例如隔離變壓器的帶寬限制(雙絞線傳輸?shù)那闆r下為350MHz)，將進(jìn)一步使波形平滑。
[0044]顯然，本領(lǐng)域的技術(shù)人員能夠在廣泛的實(shí)例中應(yīng)用。本發(fā)明的優(yōu)選實(shí)例只是這些應(yīng)用之一——雖然該實(shí)例是本發(fā)明的上最好完成方案——但是不在任何方面做出限制。
【權(quán)利要求】
1.一種傳輸時(shí)間控制的線驅(qū)動(dòng)器，其特征是:本發(fā)明的開關(guān)/驅(qū)動(dòng)器裝置用來(lái)輸出參考于地的電流和參考于地的補(bǔ)償電流，所述開關(guān)/驅(qū)動(dòng)器包括:(a) —個(gè)MOS輸出晶體管，其耦合在一個(gè)恒定電流源和一個(gè)電流輸出節(jié)點(diǎn)之間；(b)—個(gè)MOS輸出互補(bǔ)晶體管，其耦合在所述恒流源和一個(gè)互補(bǔ)電流輸出節(jié)點(diǎn)之間；(c) 一個(gè)電壓輸入結(jié)點(diǎn)耦合到所述輸出晶體管和所述輸出互補(bǔ)晶體管之間；(d) —個(gè)互補(bǔ)電壓輸入結(jié)點(diǎn)耦合到所述輸出晶體管和輸出互補(bǔ)晶體管之間；(e)控制電路裝置，其使得所述輸出晶體管提供正比于施加到輸入結(jié)點(diǎn)的輸入電壓信號(hào)的輸出電流給所述的輸出結(jié)點(diǎn)，其中，所述電路控制裝置將補(bǔ)償MOS晶體管中開/關(guān)切換的固有的不對(duì)稱性。
2.根據(jù)權(quán)利要求1所述的一種傳輸時(shí)間控制的線驅(qū)動(dòng)器，其特征是:控制電路包括:(a)—個(gè)高位的輸出晶體管驅(qū)動(dòng)器耦合到高電位的電源和所述的輸出晶體管的控制結(jié)點(diǎn)之間；(b) —個(gè)低位的輸出晶體管驅(qū)動(dòng)器耦合到低電位的電源和所述的輸出晶體管的控制結(jié)點(diǎn)之間；(C) 一個(gè)第一反相器和一個(gè)第二反相器；其中，所述的第一反相器的輸入直接連接到輸入結(jié)點(diǎn)、輸出直接連接到高位輸出晶體管驅(qū)動(dòng)器的控制節(jié)點(diǎn)，而所述的第二反相器的輸入直接連接到互補(bǔ)電壓輸入端、輸出直接連接到低位輸出互補(bǔ)晶體管驅(qū)動(dòng)器的控制結(jié)點(diǎn)。
3.根據(jù)權(quán)利要求2所述的一種傳輸時(shí)間控制的線驅(qū)動(dòng)器，其特征是:所述第一反相器是一個(gè)含有P溝道和N溝道的CMOS級(jí)，而所述的第二反相器是一個(gè)含有P溝道和N溝道的CMOS 級(jí)。
4.根據(jù)權(quán)利要求3所述的一種傳輸時(shí)間控制的線驅(qū)動(dòng)器，其特征是:高位輸出晶體管驅(qū)動(dòng)器和低位的輸出晶體管驅(qū)動(dòng)器是NMOS晶體管。
5.根據(jù)權(quán)利要求4所述的一種傳輸時(shí)間控制的線驅(qū)動(dòng)器，其特征是:所述的輸出晶體管和輸出互補(bǔ)晶體管是PMOS晶體管。
6.根據(jù)權(quán)利要求5所述的一種傳輸`時(shí)間控制的線驅(qū)動(dòng)器，其特征是:所述第一反相器的P溝道小于所述第一反相器的N溝道，而第二反相器的P溝道大于所述第二反相器的N溝道。
7.根據(jù)權(quán)利要求6所述的一種傳輸時(shí)間控制的線驅(qū)動(dòng)器，其特征是:所述的第一反相器的P溝道約為N溝道寬度的60%,而所述的第二反相器的N溝道約為P溝道寬度的50%。
8.根據(jù)權(quán)利要求1所述的一種傳輸時(shí)間控制的線驅(qū)動(dòng)器，其特征是:基于MOS晶體管的差分電流開關(guān)裝置包括:(a) —個(gè)恒流源；(b) —個(gè)輸出晶體管；(c) 一個(gè)輸出互補(bǔ)晶體管，其與所述的輸出晶體管具有一個(gè)共同的電源結(jié)點(diǎn)；(d)—個(gè)電壓輸入結(jié)點(diǎn)；(e)—個(gè)電壓互補(bǔ)輸入結(jié)點(diǎn)；(f) 一個(gè)電流輸出結(jié)點(diǎn)，其通過(guò)所述的輸出晶體管耦合到恒流源；(g) —個(gè)電流互補(bǔ)輸出結(jié)點(diǎn)，其通過(guò)所述的輸出互補(bǔ)晶體管耦合到恒流源；(h) —個(gè)輸出晶體管驅(qū)動(dòng)器電路，其包括I禹合在高電位電源和輸出晶體管控制結(jié)點(diǎn)之間的第一 NMOS輸出驅(qū)動(dòng)晶體管，耦合到輸出晶體管控制結(jié)點(diǎn)和低電位電源之間的第二 NMOS輸出驅(qū)動(dòng)晶體管；(i)一個(gè)輸出互補(bǔ)晶體管驅(qū)動(dòng)器電路，其包括耦合在高電位電源和輸出互補(bǔ)晶體管控制結(jié)點(diǎn)之間的第一 NMOS輸出互補(bǔ)驅(qū)動(dòng)晶體管，耦合在低電位電源和輸出互補(bǔ)晶體管控制節(jié)點(diǎn)之間的第二 NMOS輸出互補(bǔ)驅(qū)動(dòng)晶體管；(j) 一個(gè)I禹合在電壓輸入結(jié)點(diǎn)和第一 NMOS輸出驅(qū)動(dòng)晶體管控制結(jié)點(diǎn)之間的第一反相器；(k)一個(gè)耦合在電壓互補(bǔ)輸入結(jié)點(diǎn)和第二 NMOS輸出驅(qū)動(dòng)晶體管控制結(jié)點(diǎn)之間的第二反相器；(I)一個(gè)耦合在第一 NMOS輸出互補(bǔ)驅(qū)動(dòng)晶體管控制結(jié)點(diǎn)和電壓互補(bǔ)輸入結(jié)點(diǎn)之間的第三反相器；(m)—個(gè)稱合在電壓輸入結(jié)點(diǎn)和第二 NMOS輸出互補(bǔ)輸出驅(qū)動(dòng)晶體管控制結(jié)點(diǎn)之間的第四反相器；其中，所述的第一反相器是一個(gè)CMOS級(jí)反相器，它包括第一反相PMOS晶體管，其直接耦合到高電位電源，并通過(guò)第一反相NMOS晶體管耦合到低電位電源；所述的第一反相PMOS晶體管的第一反相P溝道寬度遠(yuǎn)小于第一反相NMOS晶體管的第一反相N溝道寬度；所述的第二反相器是一個(gè)CMOS級(jí)反相器，它包括第二反相PMOS晶體管，其直接耦合到高電位電源，并通過(guò)第二反相NMOS晶體管耦合到低電位電源；所述的第二反相PMOS晶體管的第二反相P溝道寬度遠(yuǎn)大于第二反相NMOS晶體管的第二反相N溝道寬度；所述的第三反相器與第一反相器是相同的，而所述的第四反相器與第二反相器相同。
9.根據(jù)權(quán)利要求8所述的一種傳輸時(shí)間控制的線驅(qū)動(dòng)器，其特征是:其中，所述的第一反相器的P溝道寬度是所述的第一反相器的N溝道寬度的60%，而所述的第二反相器的P溝道寬度是約所述第二反相器`的N溝道寬度的220%。
【文檔編號(hào)】H03K19/094GK103780246SQ201310617450
【公開日】2014年5月7日 申請(qǐng)日期:2013年11月27日 優(yōu)先權(quán)日:2013年11月27日
【發(fā)明者】不公告發(fā)明人 申請(qǐng)人:蘇州貝克微電子有限公司