晶體濾波器的制造方法
【專利摘要】本發(fā)明提供了一種晶體濾波器，包括差接橋型電路及電路基板，所述差接橋型電路設(shè)置于電路基板上，所述差接橋型電路包括若干晶體諧振器，所述若干晶體諧振器中的一個或多個的非公共端引腳焊盤上各焊接有一高頻耦合線，所述高頻耦合線的另一端固定連接于電路基板上且與所述電路基板相絕緣。上述晶體濾波器可在不增大體積及提高成本的前提下提高矩形系數(shù)和阻帶抑制。
【專利說明】晶體濾波器
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及一種晶體濾波器。
【背景技術(shù)】
[0002]晶體濾波器是電子設(shè)備中一個重要的元件，用于選取通帶內(nèi)的有用信號以及濾除通帶外的無用信號，包括干擾、混頻組合雜散分量等，以提高設(shè)備的選擇性和抗干擾能力。隨著科學(xué)技術(shù)發(fā)展，除需要滿足良好的電性能指標(biāo)外，電子設(shè)備對晶體濾波器的體積、阻帶抑制和矩形系數(shù)等要求也越來越高。要提高晶體濾波器的阻帶抑制和矩形系數(shù)，一般通過增加晶體諧振器的數(shù)目來實現(xiàn)，但是帶來了器件的體積增大、成本的提高以及可生產(chǎn)性和可靠性的降低。

【發(fā)明內(nèi)容】

[0003]有鑒于此，本發(fā)明提供一種在不增大體積及提高成本的前提下提高矩形系數(shù)和阻帶抑制的晶體濾波器。
[0004]一種晶體濾波器，包括差接橋型電路及電路基板，所述差接橋型電路設(shè)置于電路基板上，所述差接橋型電路包括若干晶體諧振器，所述若干晶體諧振器中的一個或多個的非公共端引腳焊盤上各焊接有一高頻耦合線，所述高頻耦合線的另一端固定連接于電路基板上且與所述電路基板相絕緣。
[0005]其中，所述高頻耦合線為漆包線。
[0006]其中，所述高頻耦合線的另一端通過彈性膠固定連接于電路基板上。
[0007]其中，通過調(diào)節(jié)高頻耦合線的另一端與電路基板固定連接的位置可調(diào)節(jié)晶體濾波器的矩形系數(shù)以及阻帶抑制。
[0008]其中，所述差接橋型電路包括第一至第四晶體諧振器、第一及第二變量器、第一至第三電容以及電感，所述第一變量器的初級線圈的兩端作為晶體濾波器的輸入端，所述第一變量器的次級線圈的兩端分別與第一及第三晶體諧振器的第一端相連，所述第一變量器的次級線圈的中間端接地，所述第一晶體諧振器的第二端直接與第三晶體諧振器的第二端相連，所述第一晶體諧振器的第二端還直接通過第二晶體諧振器之后與第二變量器的次級線圈的第一端相連，所述第三晶體諧振器的第二端還直接通過第四晶體諧振器之后與第二變量器的次級線圈的第二端相連，所述第二變量器的次級線圈的中間端接地，所述第三晶體諧振器的第二端還直接通過電感接地，所述第三電容與電感并聯(lián)連接，所述第二變量器的初級線圈的兩端則作為晶體濾波器的輸出端。
[0009]其中，所述第一至第四晶體諧振器均為石英晶體諧振器，其諧振頻率分別為:fl=f2=70.021MHz, f3=f4=69.905MHz。
[0010]其中，所述第一及第二變量器的次級線圈均為雙線并繞十圈、初級線圈單繞三圈。
[0011]其中，所述電感單繞十五圈。
[0012]其中，所述高頻耦合線的直徑為0.35mm、長度為2?3mm。[0013]其中，所述差接橋型電路包括第一至第八晶體諧振器、第一至第五電容、第一及第二變量器、電感，所述第一及第二變量器對稱設(shè)置，其中第一變量器的初級線圈為晶體濾波器的輸入端，所述第二變量器的初級線圈為晶體濾波器的輸出端，所述第一變量器的次級線圈的兩端分別連接第一晶體諧振器和第五晶體諧振器，所述第一變量器的次級線圈的中間端接地，所述第二變量器的次級線圈的兩端分別連接第四晶體諧振器和第八晶體諧振器，所述第二變量器的次級線圈的中間端接地，所述電感的一端與第二晶體諧振器和第三晶體諧振器的第一端連接，所述電感的另一端與第六晶體諧振器和第七晶體諧振器的一端連接，所述電感的線圈的中間端接地；所述第一晶體諧振器、第二晶體諧振器、第五晶體諧振器和第六晶體諧振器的另一端分別與第四電容的一端連接，所述第四電容的另一端接地，所述第三晶體諧振器、第四晶體諧振器、第七晶體諧振器和第八晶體諧振器的另一端分別與第五電容的一端連接，所述第五電容的另一端接地，所述第一電容與第一變量器的次級線圈并聯(lián)設(shè)置，所述第二電容與第二變量器的次級線圈并聯(lián)設(shè)置，所述第三電容與電感并聯(lián)連接。
[0014]上述晶體濾波器中通過撥動該高頻耦合線的方向(即高頻耦合線的另一端與電路基板所粘接的位置)，即可改變整個晶體濾波器的阻帶上的衰耗峰的位置，衰耗峰的位置越遠離通帶，則阻帶抑制越高，衰耗峰的位置越接近通帶，則矩形系數(shù)越高，根據(jù)指標(biāo)要求調(diào)整好高頻耦合線的位置，用少量的彈性膠將其粘接在電路基板上固定即可。
【專利附圖】

【附圖說明】
[0015]圖1為本發(fā)明晶體濾波器的第一較佳實施例的電路圖；
[0016]圖2為不包括高頻耦合線的晶體濾波器的幅頻特性效果圖；
[0017]圖3為包括高頻耦合線的晶體濾波器的幅頻特性效果圖；
[0018]圖4為本發(fā)明晶體濾波器的第二較佳實施方式的電路圖。
【具體實施方式】
[0019]下面結(jié)合附圖和實施例，對本發(fā)明的【具體實施方式】作進一步詳細描述。
[0020]請參閱圖1，本發(fā)明晶體濾波器的第一較佳實施方式以一四極點晶體濾波器為例進行說明。所述晶體濾波器包括四個晶體諧振器fl_f4、兩個變量器L1、L2、三個電容C1-C3以及電感L3。
[0021]所述變量器LI的初級線圈的兩端作為晶體濾波器的輸入端，所述變量器LI的次級線圈的兩端分別與晶體諧振器fl及f3的一端相連，所述變量器LI的次級線圈的中間端接地。所述晶體諧振器fl的另一端直接與晶體諧振器f3的另一端相連。所述晶體諧振器fl的另一端還直接通過晶體諧振器f2之后與變量器L2的次級線圈的第一端相連，所述晶體諧振器f3的另一端還直接通過晶體諧振器f4之后與變量器L2的次級線圈的第二端相連，所述變量器L2的次級線圈的中間端接地。所述晶體諧振器f3的另一端還直接通過電感L3接地，所述電容C3與電感L3并聯(lián)連接。所述變量器L2的初級線圈的兩端則作為晶體濾波器的輸出端。
[0022]所述晶體諧振器fl、f2、f3及f4中的一個或多個的非公共端引腳焊盤上各焊接有一根高頻耦合線(圖未示)，所述高頻耦合線的另一端使用少量彈性膠固定連接于電路基板上。所述電路基板用于放置上述電路。本較佳實施方式中，所述高頻耦合線的一端焊接至晶體諧振器f2上與變量器L2相連的一端，所述高頻耦合線的另一端通過彈性膠粘接固定在電路基板上。其中，所述高頻耦合線為漆包線。
[0023]為了驗證本發(fā)明晶體濾波器的有益效果，現(xiàn)假定整個晶體濾波器的主要技術(shù)指標(biāo)如下:中心頻率:70MHz ± IkHz ;-3dB帶寬:150±5kHz ;群延時波動(us): ( 3(@70MHz±50kHz范圍內(nèi));矩形系數(shù)(A f-50dB/A f-3dB):≤2.8 ;阻帶抑制:≥55dB。本較佳實施方式中，所述四個晶體諧振器均為石英晶體諧振器，其采用基頻工作模式、UM-1封裝形式，其諧振頻率分別為:fl=f2=70.021MHz, f3=f4=69.905MHz。所述變量器LI及L2采用NX0-10磁芯繞制，次級線圈為雙線并繞10圈，初級線圈單繞3圈，所述電感L3采用NX0-10磁芯繞制，單繞15圈。所述電容C1-C3均為0805封裝的多層瓷介質(zhì)電容器。所述漆包線(即高頻耦合線)的型號為QY-1，直徑為0.35mm，長度為2~3mm，撥動該高頻耦合線的方向(即高頻耦合線的另一端與電路基板所粘接的位置)，即可改變整個晶體濾波器的阻帶上的衰耗峰的位置，衰耗峰的位置越遠離通帶，則阻帶抑制越高，衰耗峰的位置越接近通帶，則矩形系數(shù)越高，根據(jù)指標(biāo)要求調(diào)整好高頻耦合線的位置，用少量的彈性膠將其粘接在電路基板上固定即可。
[0024]圖2及圖3為本實施例的晶體濾波器的幅頻特性效果圖，其中圖2為未加入高頻耦合線的晶體濾波器的幅頻特性曲線圖，圖3為加入了高頻耦合線的晶體濾波器的幅頻特性曲線圖，圖2及圖3中，其中橫軸為頻率軸，橫軸單位:50kHz/div，Al及BI表示幅頻特性曲線圖(縱軸單位:10dB/div),A2及B2表示幅頻特性曲線圖(縱軸單位:ldB/div),A3及B3表不延時曲線圖(縱軸單位:ly s/div)?？梢娂尤肼勵l稱合線后晶體濾波器的幅頻特性有了明顯變化，在高端產(chǎn)生了一個明顯的衰耗峰，從而使得該晶體濾波器的_50dB帶寬大大減小而_3dB帶寬沒有多大變化，從而減小了矩形系數(shù)，同時晶體濾波器的其他指標(biāo)如通帶帶內(nèi)波動、帶寬以及時域上的延時特性也沒有變化。以下為晶體濾波器實測指標(biāo)，見表1。編號I為未加高頻耦合線的晶體濾波器技術(shù)指標(biāo)，編號2為加入高頻耦合線的晶體濾波器技術(shù)指標(biāo)。
[0025]
【權(quán)利要求】
1.一種晶體濾波器，包括差接橋型電路及電路基板，所述差接橋型電路設(shè)置于電路基板上，所述差接橋型電路包括若干晶體諧振器，其特征在于:所述若干晶體諧振器中的一個或多個的非公共端引腳焊盤上各焊接有一高頻耦合線，所述高頻耦合線的另一端固定連接于電路基板上且與所述電路基板相絕緣。
2.如權(quán)利要求1所述的晶體濾波器，其特征在于:所述高頻耦合線為漆包線。
3.如權(quán)利要求1所述的晶體濾波器，其特征在于:所述高頻耦合線的另一端通過彈性膠固定連接于電路基板上。
4.如權(quán)利要求1所述的晶體濾波器，其特征在于:通過調(diào)節(jié)高頻耦合線的另一端與電路基板固定連接的位置可調(diào)節(jié)晶體濾波器的矩形系數(shù)以及阻帶抑制。
5.如權(quán)利要求1所述的晶體濾波器，其特征在于:所述差接橋型電路包括第一至第四晶體諧振器、第一及第二變量器、第一至第三電容以及電感，所述第一變量器的初級線圈的兩端作為晶體濾波器的輸入端，所述第一變量器的次級線圈的兩端分別與第一及第三晶體諧振器的第一端相連，所述第一變量器的次級線圈的中間端接地，所述第一晶體諧振器的第二端直接與第三晶體諧振器的第二端相連，所述第一晶體諧振器的第二端還直接通過第二晶體諧振器之后與第二變量器的次級線圈的第一端相連，所述第三晶體諧振器的第二端還直接通過第四晶體諧振器之后與第二變量器的次級線圈的第二端相連，所述第二變量器的次級線圈的中間端接地，所述第三晶體諧振器的第二端還直接通過電感接地，所述第三電容與電感并聯(lián)連接，所述第二變量器的初級線圈的兩端則作為晶體濾波器的輸出端。
6.如權(quán)利要求5所述的晶體濾波器，其特征在于:所述第一至第四晶體諧振器均為石英晶體諧振器，其諧振頻率分別為:fl=f2=70.021MHz, f3=f4=69.905MHz。
7.如權(quán)利要求5所述的晶體濾波器，其特征在于:所述第一及第二變量器的次級線圈均為雙線并繞十圈、初級線圈單繞三圈。
8.如權(quán)利要求5所述的晶體濾波器，其特征在于:所述電感單繞十五圈。
9.如權(quán)利要求5所述的晶體濾波器，其特征在于:所述高頻耦合線的直徑為0.35mm、長度為2?3mm。
10.如權(quán)利要求1所述的晶體濾波器，其特征在于:所述差接橋型電路包括第一至第八晶體諧振器、第一至第五電容、第一及第二變量器、電感，所述第一及第二變量器對稱設(shè)置，其中第一變量器的初級線圈為晶體濾波器的輸入端，所述第二變量器的初級線圈為晶體濾波器的輸出端，所述第一變量器的次級線圈的兩端分別連接第一晶體諧振器和第五晶體諧振器，所述第一變量器的次級線圈的中間端接地，所述第二變量器的次級線圈的兩端分別連接第四晶體諧振器和第八晶體諧振器，所述第二變量器的次級線圈的中間端接地，所述電感的一端與第二晶體諧振器和第三晶體諧振器的第一端連接，所述電感的另一端與第六晶體諧振器和第七晶體諧振器的一端連接，所述電感的線圈的中間端接地；所述第一晶體諧振器、第二晶體諧振器、第五晶體諧振器和第六晶體諧振器的另一端分別與第四電容的一端連接，所述第四電容的另一端接地，所述第三晶體諧振器、第四晶體諧振器、第七晶體諧振器和第八晶體諧振器的另一端分別與第五電容的一端連接，所述第五電容的另一端接地，所述第一電容與第一變量器的次級線圈并聯(lián)設(shè)置，所述第二電容與第二變量器的次級線圈并聯(lián)設(shè)置，所述第三電容與電感并聯(lián)連接。
【文檔編號】H03H9/58GK103560766SQ201310547750
【公開日】2014年2月5日 申請日期:2013年11月7日 優(yōu)先權(quán)日:2013年11月7日
【發(fā)明者】彭勝春, 陽皓, 周哲, 楊莉, 陳仲濤, 許衛(wèi)群 申請人:中國電子科技集團公司第二十六研究所