sigma delta調(diào)制器的延遲補(bǔ)償?shù)闹谱鞣椒?br> 【專利摘要】本公開涉及sigma?delta調(diào)制器的延遲補(bǔ)償。提供一種連續(xù)時(shí)間delta-sigma調(diào)制器，包括：積分器級(jí)，包括多個(gè)積分器；量化器，接收來自積分器級(jí)的輸入信號(hào)并且輸出量化器信號(hào)；全局反饋通路，將反饋從量化器提供給積分器級(jí)；局部反饋通路，連接量化和積分器級(jí)的前一積分器，配置成補(bǔ)償歸因于全局反饋通路的延遲；以及延遲補(bǔ)償電路。延遲補(bǔ)償電路配置成基于局部反饋環(huán)中的附加延遲源來計(jì)算延遲值，以及將附加延遲值提供給量化器，以便補(bǔ)償局部反饋環(huán)中的延遲。
【專利說明】 sigma delta調(diào)制器的延遲補(bǔ)償
【技術(shù)領(lǐng)域】
[0001]本文所述的實(shí)施例涉及sigma delta調(diào)制器。具體來說,實(shí)施例涉及針對(duì)局部反饋環(huán)中存在的延遲的sigma delta調(diào)制器的延遲補(bǔ)償。
【背景技術(shù)】
[0002]連續(xù)時(shí)間delta-sigma調(diào)制器被持續(xù)研究，并且包含在各種通信產(chǎn)品中。影響delta-sigma調(diào)制器的一個(gè)變量是延遲。因此,各種技術(shù)被持續(xù)開發(fā)以改進(jìn)delta-sigma調(diào)制器中的延遲補(bǔ)償。
[0003]在Ranjbar 等人的標(biāo)題為 “A Robust STF 6mff CT Δ Σ Modulator with 76dBDynamic Range and 5MHz Bandwidth，，的論文(發(fā)表于 Custom Integrated CircuitsConference (CICC)，2010 IEEE,舉辦于 2010 年 9 月 19-22 日)中描述了 適用于delta-sigma調(diào)制器的已知延遲補(bǔ)償技術(shù)的一個(gè)示例。該論文描述，提供最后積分器級(jí)與量化器之間的直接反饋通路(即，局部反饋通路)呈現(xiàn)了用于補(bǔ)償連續(xù)時(shí)間delta-sigma調(diào)制器中的過量環(huán)延遲的典型解決方案。另外，該論文描述了通過向量化器中的比較器的鎖存信號(hào)提供延遲復(fù)制信號(hào)來補(bǔ)償量化器中的前置放大器的延遲，而該延遲會(huì)促成局部反饋環(huán)的延遲。
但是，隨著通信產(chǎn)品和技術(shù)持續(xù)發(fā)展，期望和/或要求改進(jìn)延遲補(bǔ)償技術(shù)。

【發(fā)明內(nèi)容】

[0004]按照實(shí)施例的一個(gè)方面，提供一種用于延遲補(bǔ)償?shù)姆椒?，該方法在具有全局反饋環(huán)和局部反饋環(huán)的連續(xù)時(shí)間delta-sigma調(diào)制器中實(shí)現(xiàn)。該方法包括:識(shí)別局部反饋環(huán)中的延遲源；基于局部反饋環(huán)中的所識(shí)別延遲源來計(jì)算附加延遲元素；以及向量化器提供附加延遲元素以補(bǔ)償局部反饋環(huán)中的延遲源。局部反饋環(huán)補(bǔ)償歸因于提供輸出信號(hào)的穩(wěn)定性和頻率整形控制的全局反饋環(huán)的延遲。局部反饋環(huán)中的延遲源包括抖動(dòng)延遲、量化器延遲和輸入延遲中的至少兩個(gè)。
[0005]按照實(shí)施例的另一方面，提供一種連續(xù)時(shí)間delta-sigma調(diào)制器。連續(xù)時(shí)間delta-sigma調(diào)制器包括:積分器級(jí)，包括多個(gè)積分器；量化器，配置成接收來自積分器級(jí)的輸入信號(hào)并且輸出量化器信號(hào)；全局反饋通路，將反饋從量化器提供給積分器級(jí)；局部反饋通路，連接量化器和積分器級(jí)的前一積分器，配置成補(bǔ)償歸因于全局反饋通路的延遲；以及延遲補(bǔ)償電路，配置成基于包括局部反饋通路的局部反饋環(huán)中的附加延遲源來計(jì)算延遲值，并且將附加延遲值提供給量化器，以便補(bǔ)償局部反饋環(huán)中的抖動(dòng)延遲、量化器延遲和輸入延遲中的至少兩個(gè)。
[0006]通過在權(quán)利要求書中具體指出的元素和組合，將會(huì)知道和實(shí)現(xiàn)本發(fā)明的目的和優(yōu)點(diǎn)。
[0007]要理解，以上的一般描述和以下的詳細(xì)描述都是示范及說明性的，而不是對(duì)要求保護(hù)的本發(fā)明的限制。【專利附圖】

【附圖說明】
[0008]圖1是示出sigma delta調(diào)制器的示例的簡(jiǎn)圖；
圖2示出與delta sigma調(diào)制器相關(guān)的數(shù)據(jù)的示例；
圖3示出與delta sigma調(diào)制器相關(guān)的模擬的示例；
圖4示出用于提供延遲補(bǔ)償?shù)难舆t補(bǔ)償電路的示例電路圖；
圖5示出補(bǔ)償局部反饋環(huán)中的延遲的示例實(shí)施例；
圖6示出補(bǔ)償局部反饋環(huán)中的延遲的另一個(gè)示例實(shí)施例；
圖7示出補(bǔ)償局部反饋環(huán)中的延遲的又一個(gè)示例實(shí)施例；以及 圖8是示出用于delta-sigma調(diào)制器中的延遲補(bǔ)償?shù)姆椒ǖ氖纠龑?shí)施例的流程圖。
【具體實(shí)施方式】
[0009]圖1示出delta-sigma調(diào)制器I的示例。delta-sigma調(diào)制器包括積分器級(jí)100。積分器級(jí)包括設(shè)置成提供充分信號(hào)和噪聲整形以實(shí)現(xiàn)對(duì)于應(yīng)用期望的信號(hào)靈敏度的一個(gè)或多個(gè)積分器和放大器。例如，圖1所示的積分器級(jí)100屬于三階delta-sigma調(diào)制器。三階系統(tǒng)只是選擇作為示例，并且這里所述的技術(shù)適用于其它階系統(tǒng)。圖1的三階系統(tǒng)的積分器級(jí)100包括:第一積分器101，包括放大器ampl和電容器Cl ;第二積分器102，包括電阻器R2、放大器amp2和電容器C2 ；以及第三積分器103，包括電阻器R2、電容器C3和放大器 amp3 ο
[0010]delta-sigma調(diào)制器I還包括多個(gè)反饋通路。反饋通路的數(shù)量為一個(gè)或多個(gè)，并且可等于積分器級(jí)的數(shù)量。與該數(shù)量的積分器級(jí)對(duì)應(yīng)的反饋通路在本文中稱作全局反饋通路。例如，圖1中，全局反饋通路300包括z_1/2半周期延遲305(即，具有50%占空比的時(shí)鐘中的半周期延遲)以及三個(gè)數(shù)模轉(zhuǎn)換器(dacl、dac2和dac3)。全局反饋通路進(jìn)行操作以便向積分器級(jí)100提供負(fù)反饋，并且是保持環(huán)的穩(wěn)定性和適當(dāng)頻率整形控制中的組成部分。
[0011]圖1中，delta-sigma調(diào)制器I包括前饋零700以提供目標(biāo)信號(hào)傳遞函數(shù)(STF)頻率陷波(frequency notching),以便減少非期望阻斷(例如，TX雙工器泄漏或者相鄰?fù)ǖ佬盘?hào))。換言之，前饋零700將陷波放入STF來阻斷陷波頻率的信號(hào)。
[0012]提供delta-sigma調(diào)制器I的諧振器500,以便通過將DC的零點(diǎn)起飛(zero off)調(diào)制成更優(yōu)頻率來優(yōu)化噪聲傳遞函數(shù)(NTF)，從而允許調(diào)制器的改進(jìn)SNR或靈敏度。換言之，諧振器500將陷波放入NTF，以便阻斷陷波頻率的量化噪聲份額。
[0013]上述每個(gè)組件可促成delta-sigma調(diào)制器系統(tǒng)中的延遲。如本申請(qǐng)的背景中所述，增加最后積分器級(jí)與量化器之間的局部或直接反饋環(huán)呈現(xiàn)了用于補(bǔ)償連續(xù)時(shí)間delta-sigma調(diào)制器中的過量環(huán)延遲的典型解決方案。但是，本文的實(shí)施例集中于對(duì)于delta-sigma調(diào)制器中的延遲的先前未補(bǔ)償。例如，本文的實(shí)施例集中于局部反饋環(huán)中的延遲，如以下進(jìn)一步說明。
[0014]如delta-sigma調(diào)制器I中所示,包含局部反饋通路200,以便將反饋從量化器400的輸出提供給緊挨前面的第三積分器103。局部反饋通路包括廠1單位延遲201 ( S卩，全時(shí)鐘周期延遲)和數(shù)模轉(zhuǎn)換器dac4。本文中，局部反饋通路200、量化器400和第三積分器103統(tǒng)稱為局部反饋環(huán)。本申請(qǐng)的發(fā)明人研究并且認(rèn)識(shí)到本領(lǐng)域以前不知道的問題(即，識(shí)別與局部反饋環(huán)的實(shí)現(xiàn)相關(guān)的先前預(yù)料不到的結(jié)果)。如本申請(qǐng)的背景部分所述，期望增加delta-sigma調(diào)制器的操作速度。但是，本發(fā)明人認(rèn)識(shí)到，隨著時(shí)鐘速度增加，局部反饋環(huán)中的延遲成為必須解決的障礙。隨著時(shí)鐘周期減小，由延遲所消耗的時(shí)鐘周期的百分比在沒有改進(jìn)延遲補(bǔ)償技術(shù)的情況下變得較大。因此，本發(fā)明人認(rèn)識(shí)到其中對(duì)局部反饋環(huán)中的延遲提供補(bǔ)償?shù)挠糜谘舆t補(bǔ)償?shù)男碌暮?或改進(jìn)的方法。
[0015]圖2是由本發(fā)明人所提供的證明本文所述延遲補(bǔ)償技術(shù)的預(yù)料不到的結(jié)果和重要性的數(shù)據(jù)的示例。
[0016]圖2示出與delta sigma調(diào)制器I相關(guān)的數(shù)據(jù)的示例。具體來說，圖2示出在為delta sigma調(diào)制器I提供各種不同的數(shù)字延遲設(shè)定時(shí)的信號(hào)幅度(dB)與頻率測(cè)量的關(guān)系的快速傅立葉變換(FFT)圖表。
[0017]圖2的理想化形式示出DC的陷波，其中譜則升高到平坦穩(wěn)定水平而沒有峰突行為(peaking behavior)。圖2中的圖表示出當(dāng)延遲欠補(bǔ)償、經(jīng)過適當(dāng)補(bǔ)償以及過補(bǔ)償時(shí)發(fā)生的情況。欠補(bǔ)償數(shù)據(jù)集沒有提供充分穩(wěn)定水平部分。過補(bǔ)償數(shù)據(jù)集在20 MHz周圍引起顯著峰值以及在整個(gè)穩(wěn)定水平部分引起其它較尖銳峰值。欠補(bǔ)償數(shù)據(jù)集和過補(bǔ)償數(shù)據(jù)集均引起可能導(dǎo)致delta sigma調(diào)制器I中的操作問題的信號(hào)的降級(jí)。圖2中的最佳匹配數(shù)據(jù)集是經(jīng)過最適當(dāng)補(bǔ)償?shù)臄?shù)據(jù)集。
[0018]鑒于以上所述，延遲補(bǔ)償技術(shù)的示例實(shí)施例提供一種延遲補(bǔ)償技術(shù)，其中將附加延遲補(bǔ)償元素600提供給量化器，如圖1所示。附加延遲補(bǔ)償元素600是z_alpha，以及下面針對(duì)圖3中的模擬數(shù)據(jù)來說明z_alpha的細(xì)節(jié)的一部分。
[0019]圖3示出與delta sigma調(diào)制器相關(guān)的模擬的示例。圖4示出與附加延遲補(bǔ)償元素600相關(guān)的示例電路圖以及可如何生成3的數(shù)據(jù)模擬中的α值。例如，α的估計(jì)可從電路模擬器來得到，或者作為來自先前電路設(shè)計(jì)的測(cè)量的迭代。能夠從串聯(lián)耦合的適當(dāng)數(shù)量的逆變器、或者通過將要對(duì)其延遲進(jìn)行建模的塊的復(fù)制電路(例如前置放大器)、或者通過兩者的組合(例如其延遲匹配積分器過量延遲、還與復(fù)制前置放大器耦合的逆變器系列)，來構(gòu)成實(shí)現(xiàn)這種延遲的示例電路。輸出還可如圖4所示耦合到逆變器/復(fù)用器組合，以便生成所估計(jì)延遲的修整形式(例如，alphaO具有較小延遲,alphal具有所估計(jì)的延遲,alpha2具有更大延遲，alpha3具有甚至更大的延遲)。圖3中的數(shù)據(jù)和圖4中的電路圖示出按照示例實(shí)施例、能夠如何將延遲提供給量化器的時(shí)鐘以便提供量化器與delta sigma調(diào)制器系統(tǒng)的全部時(shí)鐘之間的期望定時(shí)的示例。
[0020]又參照?qǐng)D1，附加延遲補(bǔ)償是元素600，以及將z_alpha提供給量化器400。量化器400接收來自第三積分器103的輸入。將量化器400的輸出反饋給第三積分器103。連接量化器400和第三積分器的局部反饋通路包括τ'單位延遲201以及數(shù)模轉(zhuǎn)換器dac4。如以下進(jìn)一步描述，示例實(shí)施例集中于補(bǔ)償源于量化器組件、積分器組件、局部反饋通路組件以及它們之間的連接(即，局部反饋環(huán))的延遲。量化器組件、積分器組件和局部反饋通路組件以及它們之間的連接在本文中統(tǒng)稱為局部反饋環(huán)。
[0021]延遲能夠包括靜態(tài)分量(即，表示諸如過程、電壓和溫度之類的典型條件的延遲)以及能夠隨這些參數(shù)的任一個(gè)而改變的動(dòng)態(tài)分量。此外，延遲可表示與不具備理想組件(例如具有有限op-amp帶寬的組件、無源裝置的寄生極點(diǎn)和互連寄生極點(diǎn))關(guān)聯(lián)的延遲。另外，與金屬互連關(guān)聯(lián)的寄生電阻和寄生電容促成延遲。例如，延遲補(bǔ)償元素600能夠配置成動(dòng)態(tài)調(diào)整這些參數(shù)的任一個(gè)以及有意設(shè)計(jì)影響，例如因降低的耗用電流要求引起的量化器401延遲或者放大器103延遲。
[0022]除了量化器400的內(nèi)部比較器402之外，圖1所示的量化器400還包括各種組件401。
[0023]圖5示出圖1的量化器400的各種組件401是前置放大器401a的示例實(shí)施例。相應(yīng)地，量化器400包括前置放大器40Ia和內(nèi)部比較器402。圖5示出示例實(shí)施例，其中使用附加延遲補(bǔ)償元素600來識(shí)別和補(bǔ)償局部反饋環(huán)中的延遲。具體來說，圖5示出其中具有本文稱作輸入延遲tl的延遲的積分器103a。圖5還示出積分器103a與量化器400a之間的抖動(dòng)塊800。抖動(dòng)塊800還具有作為與串聯(lián)抖動(dòng)電阻器負(fù)載關(guān)聯(lián)的抖動(dòng)延遲、本文稱作抖動(dòng)延遲t2的延遲。另外，圖5所示的反饋延遲t3是與量化器400a和局部反饋通路200的組件關(guān)聯(lián)的延遲。示例實(shí)施例使用下式(I)來計(jì)算適當(dāng)α以補(bǔ)償延遲。
a =f (tl + t2 + t3)(I)
例如，圖5所示的局部反饋延遲t3包括與前置放大器401a以及其它局部反饋通路組件200a、例如z_k/m局部反饋延遲元素201a和數(shù)模轉(zhuǎn)換器dac關(guān)聯(lián)的延遲。(要注意，z_k/m表示一般化時(shí)鐘邊緣。例如，如果以2x現(xiàn)有頻率來提供時(shí)鐘，則每一個(gè)指數(shù)翻倍。類似地，具有25%占空比的時(shí)鐘通過具有k=l和m=4來表示。)上式I示出α是輸入延遲tl、抖動(dòng)延遲t2和局部反饋延遲t3的函數(shù)。
[0024]現(xiàn)在提供與delta sigma調(diào)制器I關(guān)聯(lián)的數(shù)據(jù)的示例，以便進(jìn)一步說明延遲補(bǔ)償技術(shù)的示例實(shí)施例的重要性。這個(gè)示例中的輸入延遲tl歸因于來自前饋電容器陣列的輸入加載，并且假定為等于434 ps0這個(gè)示例中的抖動(dòng)延遲t2歸因于串聯(lián)抖動(dòng)電阻器負(fù)載，并且等于81 ps。最后，這個(gè)示例中的局部反饋延遲t3是量化器中的前置放大器的延遲，并且為353 ps。按照這個(gè)示例，tl>t3 (即，434 ps>353 ps)，并且因此，僅為t3提供延遲補(bǔ)償技術(shù)是不夠的。假定為delta sigma調(diào)制器I的量化器操作分配總共大約2404 ps，沒有提供延遲補(bǔ)償技術(shù)，其中434 ps的局部反饋延遲t3、81 ps的抖動(dòng)延遲t2以及434 ps的輸入延遲tl對(duì)delta-sigma調(diào)制器I的操作會(huì)是不利的。相應(yīng)地，在向量化器400a提供z_alpha的附加延遲補(bǔ)償元素600時(shí)，這個(gè)示例實(shí)施例考慮tl、t2和t3的每個(gè)。
[0025]圖6示出示例實(shí)施例，其中在對(duì)量化器400b的輸入與量化器400b的內(nèi)部比較器402b之間不存在量化器400的顯著延遲促成組件401。相應(yīng)地，在這種情況下，局部反饋t3延遲大約為零(即，沒有顯著影響delta-sigma調(diào)制器的操作。但是，z_alpha的附加延遲補(bǔ)償元素600仍然被計(jì)算并且提供給量化器，以便補(bǔ)償積分器103b的輸入延遲tl以及與抖動(dòng)塊800關(guān)聯(lián)的抖動(dòng)延遲t2。諸如背景部分所述之類的常規(guī)現(xiàn)有技術(shù)不會(huì)按照局部反饋環(huán)中的所有延遲的函數(shù)來設(shè)置z_alph%并且將z_alpha輸入量化器中供延遲補(bǔ)償。相應(yīng)地，常規(guī)現(xiàn)有技術(shù)不會(huì)針對(duì)輸入延遲tl (例如，這個(gè)示例中的積分器延遲)以及局部反饋環(huán)中的抖動(dòng)延遲t2。
[0026]圖7示出圖1的量化器400的各種組件401是樣本和保持電路401c的示例實(shí)施例。如上所述，示例實(shí)施例必須補(bǔ)償局部反饋環(huán)中的元素。例如，圖8所示的局部反饋延遲t3包括與樣本和保持電路401c以及其它局部反饋環(huán)組件(例如z_k/m局部反饋延遲元素201c和數(shù)模轉(zhuǎn)換器204c)關(guān)聯(lián)的延遲。
[0027]圖8示出在具有全局反饋環(huán)和局部反饋環(huán)的連續(xù)時(shí)間delta-sigma調(diào)制器中實(shí)現(xiàn)的用于延遲補(bǔ)償?shù)姆椒ǖ氖纠龑?shí)施例。圖8所示的示例方法包括識(shí)別局部反饋環(huán)中的延遲源(1000)。如前面所述，延遲源可以是來自量化器組件、積分器組件、局部反饋通路組件和/或它們之間的連接的延遲。該方法還包括基于局部反饋環(huán)中的所識(shí)別延遲源來計(jì)算附加延遲元素(2000)。例如，α可如前面所述按照等式I來計(jì)算。圖8的方法還包括將附加延遲元素提供給量化器，以便補(bǔ)償局部反饋環(huán)中的延遲源(3000)。例如，所計(jì)算α值可由諸如圖3所示電路之類的延遲補(bǔ)償電路來生成，并且提供給量化器的時(shí)鐘，以便提供量化器與delta sigma調(diào)制器系統(tǒng)的全部時(shí)鐘之間的期望定時(shí)。
[0028]本文所述的所有示例和條件語言預(yù)計(jì)用于教導(dǎo)目的，以便幫助讀者了解本發(fā)明以及本發(fā)明人所貢獻(xiàn)的概念以促進(jìn)現(xiàn)有技術(shù)，并且將被理解為并非局限于這類具體所述示例和條件，說明書中的這類示例的組織也不涉及示出本發(fā)明的優(yōu)勢(shì)和優(yōu)劣。雖然詳細(xì)描述了本發(fā)明的實(shí)施例，但應(yīng)當(dāng)理解，可對(duì)其進(jìn)行各種變更、置換和改變，而沒有背離本發(fā)明的精神和范圍。
【權(quán)利要求】
1.一種在具有全局反饋環(huán)和局部反饋環(huán)的連續(xù)時(shí)間delta-sigma調(diào)制器中實(shí)現(xiàn)的用于延遲補(bǔ)償?shù)姆椒?，所述方法包? 識(shí)別所述局部反饋環(huán)中的延遲源，所述局部反饋環(huán)補(bǔ)償歸因于提供輸出信號(hào)的穩(wěn)定性和頻率整形控制的所述全局反饋環(huán)的延遲； 基于所述局部反饋環(huán)中的所識(shí)別延遲源來計(jì)算附加延遲元素；以及 將所述附加延遲元素提供給量化器，以便補(bǔ)償所述局部反饋環(huán)中的延遲源，所述延遲源包括抖動(dòng)延遲、量化器延遲和輸入延遲中的至少兩個(gè)。
2.如權(quán)利要求1所述的方法，其中，所述輸入延遲是經(jīng)由局部反饋通路連接到所述量化器的積分器的積分器延遲。
3.如權(quán)利要求2所述的方法，其中，所述量化器包括前置放大器和比較器，以及所述量化器延遲是與所述前置放大器關(guān)聯(lián)的延遲。
4.如權(quán)利要求2所述的方法，其中，所述量化器包括樣本和保持電路，以及所述量化器延遲是與所述樣本和保持電路的樣本/保持設(shè)置時(shí)間關(guān)聯(lián)的延遲。
5.如權(quán)利要求1所述的方法，其中，所述附加延遲是所述局部反饋環(huán)中的所識(shí)別延遲源的總和。
6.如權(quán)利要求1所述的方法，其中，所述局部反饋通路包括數(shù)模轉(zhuǎn)換器，以及延遲的長(zhǎng)度是兩個(gè)時(shí)鐘邊緣之間的時(shí)間。
7.如權(quán)利要求1所述的方法，其中，將所述附加延遲元素提供給所述量化器，以便控制量化器時(shí)鐘與所述delta-sigma調(diào)制器 的其它時(shí)鐘之間的定時(shí)。
8.一種連續(xù)時(shí)間delta-sigma調(diào)制器,包括: 積分器級(jí)，包括多個(gè)積分器； 量化器，配置成接收來自所述積分器級(jí)的輸入，并且輸出量化器信號(hào)； 全局反饋通路，將反饋從所述量化器提供給所述積分器級(jí)； 局部反饋通路，連接所述量化器和所述積分器級(jí)的前一積分器，配置成補(bǔ)償歸因于所述全局反饋通路的延遲；以及 延遲補(bǔ)償電路，配置成基于包括所述局部反饋通路的局部反饋環(huán)中的附加延遲源來計(jì)算延遲值，以及將附加延遲值提供給所述量化器，以便補(bǔ)償所述局部反饋環(huán)中的抖動(dòng)延遲、量化器延遲和輸入延遲中的至少兩個(gè)。
9.如權(quán)利要求8所述的連續(xù)時(shí)間delta-sigma調(diào)制器，其中，所述延遲補(bǔ)償電路包括多個(gè)逆變器的至少一個(gè)以及所述局部反饋環(huán)的組件的復(fù)制電路。
10.如權(quán)利要求9所述的連續(xù)時(shí)間delta-sigma調(diào)制器，其中，所述延遲補(bǔ)償電路配置成提供多個(gè)延遲值，能修整成補(bǔ)償所述局部反饋環(huán)中的所述抖動(dòng)延遲、所述量化器延遲和所述輸入延遲中的所述至少兩個(gè)。
11.如權(quán)利要求8所述的連續(xù)時(shí)間delta-sigma調(diào)制器，其中，所述局部反饋環(huán)包括所述局部反饋通路、將所述輸入信號(hào)提供給所述量化器的所述積分器級(jí)的積分器以及所述量化器。
12.如權(quán)利要求11所述的連續(xù)時(shí)間delta-sigma調(diào)制器，其中，所計(jì)算延遲值與歸因于提供所述輸入信號(hào)的所述積分器級(jí)的積分器的輸入延遲關(guān)聯(lián)。
13.如權(quán)利要求11所述的連續(xù)時(shí)間delta-sigma調(diào)制器，其中，所述量化器包括前置放大器和比較器，以及所述量化器延遲是與所述前置放大器關(guān)聯(lián)的延遲。
14.如權(quán)利要求11所述的連續(xù)時(shí)間delta-sigma調(diào)制器，其中，所述量化器包括樣本和保持電路，以及所述量化器延遲是與所述樣本和保持電路的樣本/保持設(shè)置時(shí)間關(guān)聯(lián)的延遲。
15.如權(quán)利要求11所述的連續(xù)時(shí)間delta-sigma調(diào)制器，其中，將所計(jì)算延遲值提供給所述量化器，以便控制量 化器時(shí)鐘與所述delta-sigma調(diào)制器的其它時(shí)鐘之間的定時(shí)。
【文檔編號(hào)】H03M3/00GK103684470SQ201310383287
【公開日】2014年3月26日 申請(qǐng)日期:2013年8月29日 優(yōu)先權(quán)日:2012年8月29日
【發(fā)明者】M.洪, J.里奇斯 申請(qǐng)人:英特爾Ip公司