電壓準(zhǔn)位轉(zhuǎn)換電路的制作方法
【專利摘要】本發(fā)明涉及一種電壓準(zhǔn)位轉(zhuǎn)換電路，包括：輸入級(jí)電路，接收輸入訊號(hào)；閂鎖電路，與輸入級(jí)電路耦接于第一輸出端點(diǎn)以及第二輸出端點(diǎn)，并與輸入級(jí)電路依據(jù)輸入訊號(hào)決定第一以及第二輸出端點(diǎn)的穩(wěn)態(tài)準(zhǔn)位；暫態(tài)加速電路，耦接于第一以及第二輸出端點(diǎn)，當(dāng)所述暫態(tài)加速電路判斷第一以及第二輸出端點(diǎn)處于同一邏輯準(zhǔn)位時(shí)，暫態(tài)加速電路加快第一或第二輸出端點(diǎn)的轉(zhuǎn)態(tài)速度。
【專利說(shuō)明】電壓準(zhǔn)位轉(zhuǎn)換電路
【【技術(shù)領(lǐng)域】】
[0001]本發(fā)明關(guān)于一種電壓準(zhǔn)位轉(zhuǎn)換電路，特別是一種具有較快的操作速度以及較大的電壓轉(zhuǎn)換范圍的電壓準(zhǔn)位轉(zhuǎn)換電路。
【【背景技術(shù)】】
[0002]隨著半導(dǎo)體制程技術(shù)的不斷進(jìn)步，電子電路可以依據(jù)其個(gè)別應(yīng)用上的需求而選擇不同世代的半導(dǎo)體制程來(lái)實(shí)現(xiàn)，以得到操作速度、電路尺寸、功耗以及硬體成本的最佳化。例如需要快速運(yùn)算以及低功耗的各種處理器(processor)的應(yīng)用，會(huì)以深次微米(de印sub-micron)的制程進(jìn)行實(shí)現(xiàn)，如最新世代的中央處理器(central processing unit,CPU)，是利用22奈米的半導(dǎo)體制程技術(shù)來(lái)實(shí)現(xiàn)。而在需要輸出較大電壓或功率輸出的應(yīng)用上，例如揚(yáng)聲器驅(qū)動(dòng)電路、馬達(dá)驅(qū)動(dòng)電路等等，則會(huì)選擇能承受較大電壓的半導(dǎo)體制程技術(shù)實(shí)現(xiàn)。
[0003]然而就數(shù)位電路的訊號(hào)處理而言，當(dāng)涉及不同電路模組之間的訊號(hào)傳遞時(shí)，如何以適當(dāng)?shù)碾妷簻?zhǔn)位進(jìn)行傳送以及接收，則是電子電路是否能夠正常運(yùn)作的關(guān)鍵設(shè)計(jì)之一。例如前述的深次微米制程，可能會(huì)以I伏特甚至低于I伏特的電壓進(jìn)行供電以及操作，而其他應(yīng)用的半導(dǎo)體制程，則可能以1.8伏特、3.3伏特甚至5伏特的額定電壓進(jìn)行操作。此時(shí)，電壓準(zhǔn)位轉(zhuǎn)換電路(level shift circuit)即扮演了相當(dāng)重要的角色，例如將核心電路的數(shù)位訊號(hào)的電壓準(zhǔn)位進(jìn)行準(zhǔn)位轉(zhuǎn)換之后，再進(jìn)行輸出，或者將從外部接收到的數(shù)位訊號(hào)進(jìn)行準(zhǔn)位轉(zhuǎn)換之后，再傳送給核心電路進(jìn)行訊號(hào)處理。就一般的設(shè)計(jì)而言，電壓準(zhǔn)位轉(zhuǎn)換電路的目標(biāo)為速度快、尺寸小、電壓轉(zhuǎn)換范圍大且不破壞其輸入的工作周期(duty cycle)為佳。
[0004]圖1為習(xí)知的電壓準(zhǔn)位轉(zhuǎn)換電路100的電路圖。電晶體101以及102組成一輸入級(jí)電路，用以接收互為反相的第一輸入訊號(hào)以及第二輸入訊號(hào)，其中第一輸入訊號(hào)是為輸入端110所接收的數(shù)位邏輯訊號(hào)，第二輸入訊號(hào)則為第一輸入訊號(hào)通過(guò)反相器120(inverter)所產(chǎn)生的數(shù)位邏輯訊號(hào)，第二輸入訊號(hào)的電壓準(zhǔn)位則由反相器120所耦接的輸入?yún)⒖茧妷憾?30的電壓定義。電晶體103以及104形成一閂鎖電路(latch circuit)，并與輸入級(jí)電路分別I禹接于第一輸出端點(diǎn)105以及第二輸出端點(diǎn)106。円鎖電路與輸入級(jí)電路依據(jù)第一輸入訊號(hào)以及第二輸入訊號(hào)決定第一輸出端點(diǎn)105以及第二輸出端點(diǎn)106的穩(wěn)態(tài)準(zhǔn)位，且円鎖電路在暫態(tài)時(shí)形成一正回授，使第一輸出端點(diǎn)105以及第二輸出端點(diǎn)106進(jìn)行轉(zhuǎn)態(tài)。第一輸出端點(diǎn)105以及第二輸出端點(diǎn)106的電壓準(zhǔn)位由輸出參考電壓端140的電壓定義。另外，電壓準(zhǔn)位轉(zhuǎn)換電路100更包括反相器150，其輸入耦接于第二輸出端點(diǎn)106，且反相器150的輸出端即為電壓準(zhǔn)位轉(zhuǎn)換電路100的輸出端160。反相器150可增加電壓準(zhǔn)位轉(zhuǎn)換電路100的輸出驅(qū)動(dòng)能力，并且調(diào)整輸出訊號(hào)的工作周期。
[0005]圖2為對(duì)應(yīng)習(xí)知的電壓準(zhǔn)位轉(zhuǎn)換電路100的時(shí)序圖。時(shí)序210、220、230、240以及250分別對(duì)應(yīng)于第一輸入訊號(hào)、第二輸入訊號(hào)、第一輸出端點(diǎn)105、第二輸出端點(diǎn)106以及輸出端160的電壓時(shí)序。在時(shí)間tl的前,第一輸入訊號(hào)以及第二輸入訊號(hào)所分別對(duì)應(yīng)的時(shí)序210以及220各為數(shù)位邏輯的「O」及「I」。在時(shí)間tl時(shí)，輸入端110發(fā)生正緣轉(zhuǎn)態(tài)，即第一輸入訊號(hào)由數(shù)位邏輯「O」轉(zhuǎn)換為數(shù)位邏輯「1」，而反相器120則據(jù)以產(chǎn)生與第一輸入訊號(hào)反相的第二輸入訊號(hào)，為數(shù)位邏輯「O」。此時(shí)由于第一輸入訊號(hào)的邏輯準(zhǔn)位為「1」，電晶體101的通道開始導(dǎo)通，而雖然電晶體103的通道亦為導(dǎo)通，但設(shè)計(jì)上電晶體101的通道驅(qū)動(dòng)能力較電晶體103的通道驅(qū)動(dòng)能力強(qiáng)，因此第一輸出端點(diǎn)105所對(duì)應(yīng)的時(shí)序230開始發(fā)生負(fù)緣轉(zhuǎn)態(tài)，直到時(shí)間t2時(shí)由于第一輸出端點(diǎn)105的電壓夠低，足以控制導(dǎo)通電晶體104的通道，并對(duì)第二輸出端點(diǎn)106進(jìn)行充電，因此第二輸出端點(diǎn)106，亦即其所對(duì)應(yīng)的時(shí)序240開始發(fā)生正緣轉(zhuǎn)態(tài)。直到時(shí)間t3時(shí)，由于第二輸出端點(diǎn)106的準(zhǔn)位夠高，使反相器160的輸出，亦即時(shí)序250發(fā)生負(fù)緣轉(zhuǎn)態(tài)。
[0006]進(jìn)一步說(shuō)明，在時(shí)間t4時(shí)，輸入端110發(fā)生負(fù)緣轉(zhuǎn)態(tài)，即第一輸入訊號(hào)由數(shù)位邏輯「I」轉(zhuǎn)換為數(shù)位邏輯「0」，第二輸入訊號(hào)則由數(shù)位邏輯「O」轉(zhuǎn)換為數(shù)位邏輯「1」，電晶體102的通道導(dǎo)通,第二輸出端點(diǎn)106的訊號(hào)隨即發(fā)生負(fù)緣轉(zhuǎn)態(tài),在延遲一段時(shí)間后，于時(shí)間t5輸出端160發(fā)生正緣轉(zhuǎn)態(tài)。
[0007]由圖2可發(fā)現(xiàn)，習(xí)知的電壓準(zhǔn)位轉(zhuǎn)換電路100在進(jìn)行準(zhǔn)位轉(zhuǎn)換時(shí)，當(dāng)輸入端110發(fā)生正緣轉(zhuǎn)態(tài)時(shí)，輸入端I1與輸出端160的延遲時(shí)間約為(時(shí)間t3-時(shí)間tl)，而當(dāng)輸入端110發(fā)生負(fù)緣轉(zhuǎn)態(tài)時(shí)，輸入端110與輸出端160的延遲時(shí)間約為(時(shí)間t5-時(shí)間t4)，兩者時(shí)間明顯不同。上述現(xiàn)象將使習(xí)知的電壓準(zhǔn)位轉(zhuǎn)換電路100至少具有下述缺點(diǎn):第一，第一輸出端點(diǎn)105以及第二輸出端點(diǎn)106的正緣轉(zhuǎn)態(tài)時(shí)間太長(zhǎng)，如此將限制電壓準(zhǔn)位轉(zhuǎn)換電路100的操作速度。第二，輸出端160的訊號(hào)的工作周期，無(wú)法保持與輸入端110的訊號(hào)的工作周期相近；此點(diǎn)雖然可以通過(guò)調(diào)整反相器150的正緣轉(zhuǎn)態(tài)與負(fù)緣轉(zhuǎn)態(tài)的電路延遲時(shí)間來(lái)改善，然而隨著操作電壓、制程變異以及操作溫度的變化，效果終將有限。
[0008]另外，習(xí)知的電壓準(zhǔn)位轉(zhuǎn)換電路100的工作原理，是在輸入訊號(hào)轉(zhuǎn)態(tài)的初，通道導(dǎo)通的電晶體101或102能使第一輸出端點(diǎn)105或是第二輸出端點(diǎn)106開始進(jìn)行負(fù)緣轉(zhuǎn)態(tài)；然而此時(shí)對(duì)應(yīng)的電晶體103或104的通道仍然導(dǎo)通，因此電晶體101以及102的通道驅(qū)動(dòng)能力必須大于電晶體103以及104的通道驅(qū)動(dòng)能力，否則將使電壓準(zhǔn)位轉(zhuǎn)換電路100失效。然而考量操作電壓、制程變異以及操作溫度所需預(yù)留的設(shè)計(jì)余裕(design margin),電晶體103以及104的通道導(dǎo)通能力將相對(duì)地弱，此將使第一輸出端點(diǎn)105以及第二輸出端點(diǎn)106的正緣轉(zhuǎn)態(tài)時(shí)間太長(zhǎng)的現(xiàn)象更嚴(yán)重，但又礙于電壓準(zhǔn)位轉(zhuǎn)換電路100的工作原理而無(wú)法解決。除此之外，隨著輸出參考電壓端140的電壓愈高，電晶體103以及104的通道驅(qū)動(dòng)能力將愈強(qiáng)，也愈不利于電壓準(zhǔn)位轉(zhuǎn)換電路100維持正常動(dòng)作，因此，電壓準(zhǔn)位轉(zhuǎn)換電路100的電壓轉(zhuǎn)換范圍亦將受到限制。
【
【發(fā)明內(nèi)容】
】
[0009]鑒于以上的問(wèn)題，本發(fā)明提供一種電壓準(zhǔn)位轉(zhuǎn)換電路，特別是一種具有較快的操作速度以及較大的電壓轉(zhuǎn)換范圍的電壓準(zhǔn)位轉(zhuǎn)換電路。
[0010]本發(fā)明提出一種電壓準(zhǔn)位轉(zhuǎn)換電路，包括輸入級(jí)電路、閂鎖電路以及暫態(tài)加速電路。輸入級(jí)電路用以接收第一輸入訊號(hào)以及第二輸入訊號(hào)，其中第一輸入訊號(hào)以及第二輸入訊號(hào)的電壓準(zhǔn)位位于一輸入準(zhǔn)位區(qū)間之間，且第一輸入訊號(hào)以及第二輸入訊號(hào)互為反相。閂鎖電路與輸入級(jí)電路耦接于一第一輸出端點(diǎn)以及第二輸出端點(diǎn)，閂鎖電路與輸入級(jí)電路依據(jù)第一輸入訊號(hào)以及第二輸入訊號(hào)決定第一輸出端點(diǎn)以及第二輸出端點(diǎn)的穩(wěn)態(tài)準(zhǔn)位，且閂鎖電路在暫態(tài)時(shí)形成一正回授，使第一輸出端點(diǎn)以及第二輸出端點(diǎn)進(jìn)行轉(zhuǎn)態(tài)，其中第一輸出端點(diǎn)以及第二輸出端點(diǎn)的電壓準(zhǔn)位位于一輸出準(zhǔn)位區(qū)間之間，且輸出準(zhǔn)位區(qū)間是由輸出參考電壓端的電壓以及接地電壓端的電壓定義。暫態(tài)加速電路耦接于第一輸出端點(diǎn)以及第二輸出端點(diǎn)，當(dāng)暫態(tài)加速電路判斷第一輸出端點(diǎn)以及第二輸出端點(diǎn)處于同一邏輯準(zhǔn)位時(shí)，暫態(tài)加速電路加快第一輸出端點(diǎn)或第二輸出端點(diǎn)的轉(zhuǎn)態(tài)速度。
[0011]本發(fā)明的功效在于，通過(guò)暫態(tài)加速電路的輔助，本發(fā)明所揭露的電壓準(zhǔn)位轉(zhuǎn)換電路，能以更快的速度進(jìn)行準(zhǔn)位轉(zhuǎn)換的操作，并能加大電壓轉(zhuǎn)換范圍。
[0012]有關(guān)本發(fā)明的特征、實(shí)作與功效，茲配合圖式作最佳實(shí)施例詳細(xì)說(shuō)明如下。
【【專利附圖】

【附圖說(shuō)明】】
[0013]圖1為習(xí)知的電壓準(zhǔn)位轉(zhuǎn)換電路的電路圖。
[0014]圖2為對(duì)應(yīng)習(xí)知的電壓準(zhǔn)位轉(zhuǎn)換電路的時(shí)序圖。
[0015]圖3為本發(fā)明所揭露的第一實(shí)施例的電壓準(zhǔn)位轉(zhuǎn)換電路的電路圖。
[0016]圖4為本發(fā)明所揭露的暫態(tài)加速電路中，第一或閘或第二或閘的一實(shí)施例的或閘的電路圖。
[0017]圖5為本發(fā)明所揭露的第二實(shí)施例的電壓準(zhǔn)位轉(zhuǎn)換電路的電路圖。
[0018]圖6為對(duì)應(yīng)第二實(shí)施例的電壓準(zhǔn)位轉(zhuǎn)換電路的時(shí)序圖。
[0019]圖7為本發(fā)明所揭露的第三實(shí)施例的電壓準(zhǔn)位轉(zhuǎn)換電路的電路圖。
[0020]圖8為本發(fā)明所揭露的第四實(shí)施例的電壓準(zhǔn)位轉(zhuǎn)換電路的電路圖。
[0021]主要組件符號(hào)說(shuō)明:
[0022]100、300、500、700、800 電壓準(zhǔn) 140、370、770 輸出參考電壓端
[0023]位轉(zhuǎn)換電路160、390、590 輸出端
[0024]101、102、103、104 電晶體210?250、610?670 時(shí)序
[0025]105、302、502、702、802 第一輸 320、520、720、820 輸入級(jí)電路
[0026]出端點(diǎn)321、521 第一電晶體
[0027]106、303、503、703、803 第二輸 322、522 第二電晶體
[0028]出端點(diǎn)340、540、740、840 閂鎖電路
[0029]110,301,510 輸入端341、541 第三電晶體
[0030]120、150、330、380、410、420、530、342、542 第四電晶體
[0031]580 反相器360、560、760、860 暫態(tài)加速電
[0032]130,310 輸入?yún)⒖茧妷憾寺?br> [0033]361、561、761、861 第五電晶體 430 反及閘
[0034]362、562、762、862 第六電晶體 565、865 第一延遲電路
[0035]363,563 第一或閘566、866 第二延遲電路
[0036]364,564 第二或閘763、863 第一反或閘
[0037]375 接地電壓端764、864 第二反或閘
[0038]400 或閘
【【具體實(shí)施方式】】
[0039]在說(shuō)明書及后續(xù)的申請(qǐng)專利范圍當(dāng)中，「耦接」一詞在此包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接于一第二裝置，則代表第一裝置可直接電氣連接于第二裝置，或通過(guò)其他裝置或連接手段間接地電氣連接至第二裝置。另外，「第一邏輯準(zhǔn)位」以及「第二邏輯準(zhǔn)位」是指數(shù)位邏輯訊號(hào)的準(zhǔn)位，或可理解為一般的數(shù)位邏輯訊號(hào)狀態(tài)的「I」和「0」，例如當(dāng)「第一邏輯準(zhǔn)位」定義為「I」時(shí)，「第二邏輯準(zhǔn)位」則可以定義為「0」，反的亦然。
[0040]圖3為本發(fā)明所揭露的第一實(shí)施例的電壓準(zhǔn)位轉(zhuǎn)換電路300的電路圖。電壓準(zhǔn)位轉(zhuǎn)換電路300包括輸入級(jí)電路320、閂鎖電路340以及暫態(tài)加速電路360。
[0041]輸入級(jí)電路320用以接收第一輸入訊號(hào)以及第二輸入訊號(hào),其中第一輸入訊號(hào)以及第二輸入訊號(hào)的電壓準(zhǔn)位位于一輸入準(zhǔn)位區(qū)間之間，且第一輸入訊號(hào)以及第二輸入訊號(hào)互為反相。輸入準(zhǔn)位區(qū)間是由輸入?yún)⒖茧妷憾?10的電壓定義。
[0042]閂鎖電路340與輸入級(jí)電路320耦接于第一輸出端點(diǎn)302以及第二輸出端點(diǎn)303。R鎖電路340與輸入級(jí)電路320依據(jù)第一輸入訊號(hào)以及第二輸入訊號(hào)決定第一輸出端點(diǎn)302以及第二輸出端點(diǎn)303的穩(wěn)態(tài)準(zhǔn)位。且閂鎖電路340在暫態(tài)時(shí)形成正回授，使第一輸出端點(diǎn)302以及第二輸出端點(diǎn)303進(jìn)行轉(zhuǎn)態(tài)，其中第一輸出端點(diǎn)302以及第二輸出端點(diǎn)303的電壓準(zhǔn)位位于一輸出準(zhǔn)位區(qū)間之間，且輸出準(zhǔn)位區(qū)間是由輸出參考電壓端370的電壓以及接地電壓端375的電壓定義。值得注意的是，輸入準(zhǔn)位區(qū)間可以小于輸出準(zhǔn)位區(qū)間，或是輸入準(zhǔn)位區(qū)間可以大于輸出準(zhǔn)位區(qū)間；亦即電壓準(zhǔn)位轉(zhuǎn)換電路300可以進(jìn)行調(diào)高電壓準(zhǔn)位的工作，或是進(jìn)行調(diào)低電壓準(zhǔn)位的工作。
[0043]暫態(tài)加速電路360耦接于第一輸出端點(diǎn)302以及第二輸出端點(diǎn)303。當(dāng)暫態(tài)加速電路360判斷第一輸出端點(diǎn)302以及第二輸出端點(diǎn)303處于同一邏輯準(zhǔn)位時(shí)，暫態(tài)加速電路360加快第一輸出端點(diǎn)302或第二輸出端點(diǎn)303的轉(zhuǎn)態(tài)速度。
[0044]例如在圖3所示的電壓準(zhǔn)位轉(zhuǎn)換電路300中，輸入級(jí)電路320包括第一電晶體321以及第二電晶體322，其中第一電晶體321的控制端用以接收第一輸入訊號(hào)，且其通道耦接于第一輸出端點(diǎn)302以及接地電壓端375之間，而第二電晶體322的控制端用以接收第二輸入訊號(hào)，且其通道耦接于第二輸出端點(diǎn)303以及接地電壓端375之間。閂鎖電路340包括第三電晶體341以及第四電晶體342，其中第三電晶體341的控制端耦接于第二輸出端點(diǎn)303，且其通道耦接于第一輸出端點(diǎn)302以及輸出參考電壓端370之間，而第四電晶體342的控制端耦接于第一輸出端點(diǎn)302，且其通道耦接于第二輸出端點(diǎn)303以及輸出參考電壓端370之間。第一電晶體321以及第二電晶體322可以是N型場(chǎng)效電晶體(N-type field-effect transistor),且第三電晶體341以及第四電晶體342可以是P型場(chǎng)效電晶體(P-type field-effect transistor)。值得注意的是,場(chǎng)效電晶體的集合包括金屬氧化半導(dǎo)體場(chǎng)效電晶體(metal-oxide-semiconductor field-effect transistor,M0SFET)、接面場(chǎng)效電晶體(junct1n field-effect transistor, JFET)、絕緣閘雙極電晶體(insulated-gate bipolar transistor, IGBT)或具有與上述元件相似結(jié)構(gòu)以及功能的半導(dǎo)體元件，且場(chǎng)效電晶體的控制端是指其閘極(gate terminal)，場(chǎng)效電晶體的通道是指其源極(source terminal)以及汲極(drain terminal)之間的通道。
[0045]進(jìn)一步說(shuō)明，閂鎖電路340與輸入級(jí)電路320依據(jù)第一輸入訊號(hào)以及第二輸入訊號(hào)決定第一輸出端點(diǎn)302以及第二輸出端點(diǎn)303的穩(wěn)態(tài)準(zhǔn)位。亦即，第一輸入訊號(hào)是為輸入端301所接收的數(shù)位邏輯訊號(hào)，第二輸入訊號(hào)則為第一輸入訊號(hào)通過(guò)反相器330所產(chǎn)生的數(shù)位邏輯訊號(hào)，且第二輸入訊號(hào)的電壓準(zhǔn)位由反相器330所耦接的輸入?yún)⒖茧妷憾?10的電壓定義。當(dāng)?shù)谝惠斎胗嵦?hào)以及第二輸入訊號(hào)分別為數(shù)位邏輯的「O」及「1」，第一輸出端點(diǎn)302以及第二輸出端點(diǎn)303的穩(wěn)態(tài)準(zhǔn)位則分別為數(shù)位邏輯的「I」及「O」；反的當(dāng)?shù)谝惠斎胗嵦?hào)以及第二輸入訊號(hào)分別為數(shù)位邏輯的「I」及「0」，第一輸出端點(diǎn)302以及第二輸出端點(diǎn)303的穩(wěn)態(tài)準(zhǔn)位則分別為數(shù)位邏輯的「O」及「I」。
[0046]另外，閂鎖電路340在暫態(tài)時(shí)形成一正回授，使第一輸出端點(diǎn)302以及第二輸出端點(diǎn)303進(jìn)行轉(zhuǎn)態(tài)，是指當(dāng)輸入端301的電壓在轉(zhuǎn)態(tài)的初，輸入級(jí)電路320會(huì)使得第一輸出端點(diǎn)302以及第二輸出端點(diǎn)303暫時(shí)處于相同的邏輯準(zhǔn)位，在本實(shí)施例中亦即邏輯準(zhǔn)位「0」，此時(shí)第一電晶體321以及第二電晶體322的兩者之一的通道為截止，例如第一電晶體321的通道為截止，則由于第三電晶體341的通道為導(dǎo)通，因此將對(duì)第一輸出端點(diǎn)302進(jìn)行充電，使第一輸出端點(diǎn)302發(fā)生正緣轉(zhuǎn)態(tài)，最后將第四電晶體342的通道截止，第二輸出端點(diǎn)303的穩(wěn)態(tài)維持在邏輯準(zhǔn)位「0」，而第一輸出端點(diǎn)302的穩(wěn)態(tài)維持在邏輯準(zhǔn)位「I」。值得注意的是，閂鎖電路340與輸入級(jí)電路320是以能達(dá)成上述功能說(shuō)明的電路態(tài)樣為可行的實(shí)施方式，而并不以本實(shí)施例所揭露的電路態(tài)樣為限。例如輸入級(jí)電路320及/或閂鎖電路340可以利用串接(cascode)其他電晶體元件，并給予適當(dāng)偏壓(bias)，以利電壓準(zhǔn)位轉(zhuǎn)換電路300承受較高的輸出參考電壓端370的電壓，而同時(shí)又能夠選擇速度較快的電晶體元件，來(lái)實(shí)現(xiàn)高速的暫態(tài)操作。閂鎖電路340與輸入級(jí)電路320的設(shè)計(jì)是為本領(lǐng)域具有通常知識(shí)者所習(xí)知，并可根據(jù)不同的設(shè)計(jì)規(guī)格，從習(xí)知技術(shù)中輕易地得知電路實(shí)現(xiàn)的方式，故在此不另贅述。
[0047]再進(jìn)一步說(shuō)明，暫態(tài)加速電路360可以包括邏輯電路、第一電流路徑以及第二電流路徑。邏輯電路具有兩輸入端、第一邏輯輸出端以及第二邏輯輸出端，邏輯電路的兩輸入端分別I禹接于第一輸出端點(diǎn)302以及第二輸出端點(diǎn)303。第一電流路徑I禹接于第一輸出端點(diǎn)302，且受控于第一邏輯輸出端的訊號(hào)；當(dāng)邏輯電路判斷第一輸出端點(diǎn)302以及第二輸出端點(diǎn)303處于同一邏輯準(zhǔn)位時(shí)，邏輯電路通過(guò)第一邏輯輸出端控制導(dǎo)通第一電流路徑，否則邏輯電路通過(guò)第一邏輯輸出端控制關(guān)閉第一電流路徑。第二電流路徑耦接于第二輸出端點(diǎn)，且受控于第二邏輯輸出端的訊號(hào)；當(dāng)邏輯電路判斷第一輸出端點(diǎn)以及第二輸出端點(diǎn)處于同一邏輯準(zhǔn)位時(shí)，邏輯電路通過(guò)第二邏輯輸出端控制導(dǎo)通第二電流路徑，否則邏輯電路通過(guò)第二邏輯輸出端控制關(guān)閉第二電流路徑。
[0048]例如電壓準(zhǔn)位轉(zhuǎn)換電路300中，暫態(tài)加速電路360包括第五電晶體361、第六電晶體362、第一或閘363(0R gate)以及第二或閘364，其中第五電晶體361對(duì)應(yīng)于前述的第一電流路徑，第六電晶體362對(duì)應(yīng)于前述的第二電流路徑，且第一或閘363以及第二或閘364所形成的電路則對(duì)應(yīng)于前述的邏輯電路。第一或閘363具有第一輸入端、第二輸入端以及輸出端(亦即第一邏輯輸出端)，其中第一或閘363的第一輸入端以及第二輸入端分別I禹接于第二輸出端點(diǎn)303以及第一輸出端點(diǎn)302,且第一或閘363的輸出端訊號(hào)的電壓準(zhǔn)位位于輸出準(zhǔn)位區(qū)間之間。第五電晶體361的控制端I禹接于第一或閘363的輸出端,且第五電晶體361的通道耦接于第一輸出端點(diǎn)302以及輸出參考電壓端370之間。第二或閘364具有第一輸入端、第二輸入端以及輸出端(亦即第二邏輯輸出端)，其中第二或閘364的第一輸入端以及第二輸入端分別耦接于第一輸出端點(diǎn)302以及第二輸出端點(diǎn)303，且第二或閘364的輸出端訊號(hào)的電壓準(zhǔn)位位于輸出準(zhǔn)位區(qū)間之間。第六電晶體362的控制端耦接于第二或閘364的輸出端，且第六電晶體362的通道耦接于第二輸出端點(diǎn)303以及輸出參考電壓端370之間。另外，第五電晶體361以及第六電晶體362可以是P型場(chǎng)效電晶體，但并不以此為限。
[0049]值得注意的是，在本實(shí)施例中，由于閂鎖電路340與輸入級(jí)電路320在正常電路操作下，第一輸出端點(diǎn)302以及第二輸出端點(diǎn)303只可能同時(shí)處于邏輯準(zhǔn)位「0」，而不可能同時(shí)處于邏輯準(zhǔn)位「1」，因此前述邏輯電路的功能，只需判斷第一輸出端點(diǎn)302以及第二輸出端點(diǎn)303是否處于相同的邏輯準(zhǔn)位即可使電壓準(zhǔn)位轉(zhuǎn)換電路300正常工作，例如第一或閘363以及第二或閘364亦可利用互斥或閘(eXclusive_0R,X0R)來(lái)替代,而達(dá)到相同的功效?；コ饣蜷l的電路態(tài)樣以及在本實(shí)施例中的實(shí)施方式，對(duì)于本領(lǐng)域具有通常知識(shí)者，應(yīng)在理解本發(fā)明所揭露的技術(shù)特征與發(fā)明精神的后，即能輕易得知，故在此不另贅述。
[0050]茲說(shuō)明暫態(tài)加速電路360的相關(guān)操作如下。當(dāng)輸入端301發(fā)生正緣轉(zhuǎn)態(tài)，第一電晶體321的通道導(dǎo)通，而第二電晶體322的通道截止，且第一電晶體321開始對(duì)第一輸出端點(diǎn)302進(jìn)行放電，并使其電壓由原本的輸出參考電壓端370的電壓，往接地電壓端375的電壓改變，亦即第一輸出端點(diǎn)302開始進(jìn)行負(fù)緣轉(zhuǎn)態(tài)，因此也使得第四電晶體342的通道逐漸導(dǎo)通，開始對(duì)第二輸出端點(diǎn)303進(jìn)行充電，亦即第二輸出端點(diǎn)303開始進(jìn)行正緣轉(zhuǎn)態(tài)。當(dāng)?shù)谝惠敵龆它c(diǎn)302的電壓夠低，并使得第二或閘364判斷其第一輸入端訊號(hào)的邏輯準(zhǔn)位為「0」，則第二或閘364輸出邏輯準(zhǔn)位為「0」，并使第六電晶體362的通道導(dǎo)通，加速對(duì)第二輸出端點(diǎn)303的充電。由上述說(shuō)明可知，暫態(tài)加速電路360可以改善習(xí)知技術(shù)中，第一輸出端點(diǎn)302以及第二輸出端點(diǎn)303的正緣轉(zhuǎn)態(tài)速度太慢的缺點(diǎn)，而且由于第一輸出端點(diǎn)302或第二輸出端點(diǎn)303進(jìn)行負(fù)緣轉(zhuǎn)態(tài)時(shí)，第五電晶體361以及第六電晶體362的通道并未導(dǎo)通，因此也能在第三電晶體341以及第四電晶體342的設(shè)計(jì)上預(yù)留相當(dāng)?shù)挠嘣?，使得在考量操作電壓、制程變異以及操作溫度的后，電晶體101以及102的通道驅(qū)動(dòng)能力仍保證能大于電晶體103以及104的通道驅(qū)動(dòng)能力，而避免習(xí)知技術(shù)中第一輸出端點(diǎn)302或第二輸出端點(diǎn)303進(jìn)行負(fù)緣轉(zhuǎn)態(tài)可能失效的問(wèn)題。上述的電路特征也使得電壓準(zhǔn)位轉(zhuǎn)換電路300的電壓轉(zhuǎn)換范圍大于習(xí)知的電壓準(zhǔn)位轉(zhuǎn)換電路100的電壓轉(zhuǎn)換范圍。
[0051]另外，由于第一或閘363以及第二或閘364的輸入端的連接點(diǎn)皆相同，因此若第一或閘363以及第二或閘364的二輸入端為對(duì)稱的設(shè)計(jì)，則當(dāng)?shù)诙蜷l364輸出邏輯準(zhǔn)位「O」而將第六電晶體362的通道導(dǎo)通的同時(shí)，第一或閘363亦會(huì)輸出邏輯準(zhǔn)位「O」而將第五電晶體361的通道導(dǎo)通。如此在前一段所敘述的情況中，將形成第一電晶體321的通道導(dǎo)通，第二電晶體322的通道截止，且第三電晶體341、第四電晶體342、第五電晶體361以及第六電晶體362形成正回授時(shí)，第一輸出端點(diǎn)302的初始電壓略高于第二輸出端點(diǎn)303的初始電壓的情況。通過(guò)對(duì)上述相關(guān)電晶體的尺寸進(jìn)行適當(dāng)?shù)脑O(shè)計(jì)，仍能保證正常的使用情況，而又同時(shí)達(dá)到加快操作速度且加大電壓轉(zhuǎn)換范圍的優(yōu)點(diǎn)。然而如果能對(duì)第一或閘363以及第二或閘364的電路態(tài)樣進(jìn)行適當(dāng)?shù)恼{(diào)整，將能增加電壓準(zhǔn)位轉(zhuǎn)換電路300對(duì)抗各種環(huán)境參數(shù)變異的設(shè)計(jì)余裕，說(shuō)明如下。
[0052]圖4為本發(fā)明所揭露的暫態(tài)加速電路360中，第一或閘363或第二或閘364的一實(shí)施例的或閘400的電路圖。或閘400實(shí)現(xiàn)了或邏輯(OR logic)，亦即在穩(wěn)態(tài)時(shí)，當(dāng)或閘400的第一輸入端以及第二輸入端同時(shí)為邏輯準(zhǔn)位「O」時(shí)，或閘400的輸出端為邏輯準(zhǔn)位「0」，否則或閘400的輸出端為邏輯準(zhǔn)位「I」?；蜷l400包括了反相器410、420以及反及閘430(NAND gate),且或閘400刻意設(shè)計(jì)令其第二輸入端所耦接的反相器420具有較長(zhǎng)的輸入端訊號(hào)與輸出端訊號(hào)之間的延遲時(shí)間，意即，或閘400的第二輸入端與或閘400的輸出端之間的延遲時(shí)間，大于或閘400的第一輸入端與或閘400的輸出端之間的延遲時(shí)間。例如反相器420具有較小的輸出驅(qū)動(dòng)能力，或是必須驅(qū)動(dòng)一個(gè)較大的電容性負(fù)載，因此其輸出訊號(hào)轉(zhuǎn)態(tài)的速度較慢。因此當(dāng)或閘400的第二輸入端轉(zhuǎn)態(tài)時(shí)，需要較長(zhǎng)的延遲時(shí)間之后，或閘400的輸出端方能對(duì)應(yīng)地轉(zhuǎn)態(tài)；而當(dāng)或閘400的第一輸入端轉(zhuǎn)態(tài)時(shí)，則只需要較短的延遲時(shí)間之后，或閘400的輸出端方能對(duì)應(yīng)地轉(zhuǎn)態(tài)。
[0053]進(jìn)一步說(shuō)明，將或閘400應(yīng)用于暫態(tài)加速電路360的第一或閘363以及第二或閘364，則當(dāng)?shù)谝惠敵龆它c(diǎn)302開始進(jìn)行負(fù)緣轉(zhuǎn)態(tài)至其電壓夠低，使第一或閘363以及第二或閘364判斷第一輸出端點(diǎn)302的邏輯準(zhǔn)位為「O」時(shí)，此時(shí)由于第一輸出端點(diǎn)302耦接至第一或閘363的第二輸入端，因此一開始第一或閘363的輸出端并未發(fā)生轉(zhuǎn)態(tài),故第五電晶體361的通道依舊為截止，又由于第一輸出端點(diǎn)302耦接至第二或閘364的第一輸入端，因此第二或閘364的輸出端即反應(yīng)轉(zhuǎn)態(tài)為邏輯準(zhǔn)位「0」，使第六電晶體362的通道導(dǎo)通，因此加速了第二輸出端點(diǎn)303的正緣轉(zhuǎn)態(tài)。最理想設(shè)計(jì)為，在第二輸出端點(diǎn)303進(jìn)行正緣轉(zhuǎn)態(tài)至夠高的電壓，使得第一或閘363以及第二或閘364判斷第二輸出端點(diǎn)303的邏輯準(zhǔn)位為「I」的前，第一或閘363的輸出端仍舊未反應(yīng)其第二輸入端的轉(zhuǎn)態(tài)，因此在此一暫態(tài)事件中始終并未將第五電晶體361的通道導(dǎo)通。綜而言的，以或閘400應(yīng)用于暫態(tài)加速電路360的第一或閘363以及第二或閘364，不僅能保證第一輸出端點(diǎn)302以及第二輸出端點(diǎn)303能正確地進(jìn)行負(fù)緣轉(zhuǎn)態(tài)，更能大大地增加第一輸出端點(diǎn)302以及第二輸出端點(diǎn)303正緣轉(zhuǎn)態(tài)的速度，因此為本發(fā)明所揭露的最佳實(shí)施例之一。最后，電壓準(zhǔn)位轉(zhuǎn)換電路300更可以包括反相器380，耦接于第二輸出端點(diǎn)303與輸出端390之間，用以根據(jù)第二輸出端點(diǎn)303的訊號(hào)的邏輯準(zhǔn)位產(chǎn)生一電壓準(zhǔn)位轉(zhuǎn)換電路300的輸出數(shù)位邏輯訊號(hào)。反相器380可增加電壓準(zhǔn)位轉(zhuǎn)換電路300的輸出驅(qū)動(dòng)能力，并且調(diào)整輸出訊號(hào)的工作周期。
[0054]圖5為本發(fā)明所揭露的第二實(shí)施例的電壓準(zhǔn)位轉(zhuǎn)換電路500的電路圖。電壓準(zhǔn)位轉(zhuǎn)換電路500包括輸入級(jí)電路520、閂鎖電路540以及暫態(tài)加速電路560。輸入級(jí)電路520、閂鎖電路540以及暫態(tài)加速電路560的組成及操作，可參考圖3所揭露的電壓準(zhǔn)位轉(zhuǎn)換電路300中，輸入級(jí)電路320、閂鎖電路340以及暫態(tài)加速電路360的相關(guān)說(shuō)明，在此不另贅述。然而與暫態(tài)加速電路360比較，暫態(tài)加速電路560中，第一或閘563的第二輸入端以及第二或閘564的第二輸入端，分別通過(guò)第一延遲電路565以及第二延遲電路566，分別耦接至第一輸出端點(diǎn)502以及第二輸出端點(diǎn)503，且第一延遲電路565以及第二延遲電路566的輸入數(shù)位邏輯訊號(hào)以及輸出數(shù)位邏輯訊號(hào)之間具有一延遲時(shí)間，因此第一或閘563以及第二或閘564只需以一般的或閘電路實(shí)現(xiàn)，就可以使得第一或閘563與第一延遲電路565的組合，或是第二或閘564與第二延遲電路566的組合，達(dá)到與圖4中所揭露的或閘400 —樣的效果，亦即能保證第一輸出端點(diǎn)502以及第二輸出端點(diǎn)503能正確地進(jìn)行負(fù)緣轉(zhuǎn)態(tài)，更能大大地增加第一輸出端點(diǎn)502以及第二輸出端點(diǎn)503正緣轉(zhuǎn)態(tài)的速度。值得注意的是，第一延遲電路565以及第二延遲電路566的【具體實(shí)施方式】，為本領(lǐng)域具有通常知識(shí)者所習(xí)知，故在此不另贅述。
[0055]最后，電壓準(zhǔn)位轉(zhuǎn)換電路500更可以包括反相器580，耦接于第二輸出端點(diǎn)503與輸出端590之間，用以根據(jù)第二輸出端點(diǎn)503的訊號(hào)的邏輯準(zhǔn)位產(chǎn)生一電壓準(zhǔn)位轉(zhuǎn)換電路500的輸出數(shù)位邏輯訊號(hào)。反相器580可增加電壓準(zhǔn)位轉(zhuǎn)換電路500的輸出驅(qū)動(dòng)能力，并且調(diào)整輸出訊號(hào)的工作周期。
[0056]圖6為對(duì)應(yīng)第二實(shí)施例的電壓準(zhǔn)位轉(zhuǎn)換電路500的時(shí)序圖。時(shí)序610、620、630、640、650、660以及670分別對(duì)應(yīng)于第一輸入訊號(hào)、第二輸入訊號(hào)、第一輸出端點(diǎn)502、第一或閘563的輸出端、第二輸出端點(diǎn)503、第二或閘564的輸出端、以及輸出端590的電壓時(shí)序，茲說(shuō)明如下。在時(shí)間tl的前，第一輸入訊號(hào)以及第二輸入訊號(hào)所分別對(duì)應(yīng)的時(shí)序610以及620各為數(shù)位邏輯「O」以及數(shù)位邏輯「I」。在時(shí)間tl時(shí)，輸入端510發(fā)生正緣轉(zhuǎn)態(tài)，而反相器520則據(jù)以產(chǎn)生第二輸入訊號(hào)，且數(shù)位邏輯轉(zhuǎn)換為「O」。此時(shí)第一電晶體521的通道開始導(dǎo)通，而雖然第三電晶體541的通道亦為導(dǎo)通，但設(shè)計(jì)上第一電晶體521的通道驅(qū)動(dòng)能力較第三電晶體541強(qiáng)，因此第一輸出端點(diǎn)502所對(duì)應(yīng)的時(shí)序630開始發(fā)生負(fù)緣轉(zhuǎn)態(tài)，直到時(shí)間t2時(shí)由于第一輸出端點(diǎn)502的電壓夠低，足以控制導(dǎo)通第四電晶體542的通道，因此第二輸出端點(diǎn)503，亦即其所對(duì)應(yīng)的時(shí)序650開始發(fā)生正緣轉(zhuǎn)態(tài)。在時(shí)間t3，第一輸出端點(diǎn)502的電壓開始向下穿越第二或閘564的邏輯閥值(logic threshold),亦即數(shù)位邏輯「O」以及數(shù)位邏輯「I」在電壓值上的分界判斷點(diǎn)，因此在時(shí)間t3之后，第二或閘564的輸出訊號(hào)轉(zhuǎn)態(tài)為數(shù)位邏輯「0」，使得第六電晶體562的通道導(dǎo)通，增加了第二輸出端點(diǎn)503的轉(zhuǎn)態(tài)速度，即如波形650所不；此時(shí)由于第一輸出端點(diǎn)502的轉(zhuǎn)態(tài)反應(yīng)至第一或閘653的輸出端需要一定的延遲時(shí)間，因此第一輸出端點(diǎn)502的輸出并未反應(yīng)轉(zhuǎn)態(tài),如波形640所不；直到第二輸出端點(diǎn)503向上穿越第一或閘563的邏輯閥值后,第一或閘653的輸出端若仍未轉(zhuǎn)態(tài),貝丨J將繼續(xù)維持在數(shù)位邏輯「1」，因此第五電晶體561的通道在此一暫態(tài)事件中未曾導(dǎo)通。而第一電晶體521、第三電晶體541、第四電晶體542以及第六電晶體562則形成強(qiáng)烈的正回授，使得第一輸出端點(diǎn)502以及第二輸出端點(diǎn)503分別轉(zhuǎn)態(tài)為數(shù)位邏輯「O」以及數(shù)位邏輯「I」。另外，由于第二延遲電路566的延遲作用，在時(shí)間t4時(shí)第二或閘564的輸出方才反應(yīng)了第二輸出端點(diǎn)503的轉(zhuǎn)態(tài)，進(jìn)而使第六電晶體562的通道截止；此時(shí)第二輸出端點(diǎn)503已經(jīng)轉(zhuǎn)態(tài)完成或接近轉(zhuǎn)態(tài)完成。接著，在時(shí)間t5、t6、t7以及t8所發(fā)生的電路動(dòng)作，可以參考上述關(guān)于時(shí)間tl、t2、t3以及t4所發(fā)生的電路動(dòng)作的說(shuō)明，其不同處在于輸入端510發(fā)生負(fù)緣轉(zhuǎn)態(tài)；但由于電壓準(zhǔn)位轉(zhuǎn)換電路500是為一對(duì)稱的電路態(tài)樣，因此本領(lǐng)域具有通常知識(shí)者，在了解關(guān)于時(shí)間tl、t2、t3以及t4所發(fā)生的電路動(dòng)作的說(shuō)明后，應(yīng)能輕易得知時(shí)間t5、t6、t7以及t8所發(fā)生的電路動(dòng)作。
[0057]由上述說(shuō)明可知，第一延遲電路565以及第二延遲電路566的較佳設(shè)計(jì)方式，是為設(shè)計(jì)其延遲時(shí)間大于第一輸出端點(diǎn)502以及第二輸出端點(diǎn)503于暫態(tài)中同時(shí)處于同一邏輯準(zhǔn)位的時(shí)間長(zhǎng)度，例如在本實(shí)施例中，即為同時(shí)處于數(shù)位邏輯「O」的時(shí)間長(zhǎng)度。如此，第五電晶體561以及第六電晶體562的通道并不會(huì)同時(shí)導(dǎo)通，亦即只會(huì)在第一輸出端點(diǎn)502以及第二輸出端點(diǎn)503進(jìn)行正緣轉(zhuǎn)態(tài)的一側(cè)導(dǎo)通對(duì)應(yīng)的第五電晶體561或是第六電晶體562的通道，因而加速了第一輸出端點(diǎn)502或是第二輸出端點(diǎn)503的正緣轉(zhuǎn)態(tài)，而又能保證電壓準(zhǔn)位轉(zhuǎn)換電路500不發(fā)生失效。
[0058]進(jìn)一步說(shuō)明，波形670是為反相器580反應(yīng)第二輸出端點(diǎn)503的訊號(hào)后，于輸出端590產(chǎn)生的訊號(hào)。由圖6中可發(fā)現(xiàn)，本發(fā)明所揭露的電壓準(zhǔn)位轉(zhuǎn)換電路，其第一輸出端點(diǎn)以及第二輸出端點(diǎn)的訊號(hào)能夠保持接近于輸入訊號(hào)的工作周期。例如波形610的第一輸入訊號(hào)的工作周期是為百分之五十，而波形630以及650的工作周期亦能接近百分之五十。因此，欲還原波形670的輸出訊號(hào)的工作周期為百分之五十，反相器580僅須進(jìn)行微調(diào)即可，因此相比于習(xí)知電路，本發(fā)明所揭露的電壓準(zhǔn)位轉(zhuǎn)換電路更能相容于操作電壓、制程變異以及操作溫度的變化，而維持輸出訊號(hào)的工作周期能相近于輸入訊號(hào)的工作周期。
[0059]圖7為本發(fā)明所揭露的第三實(shí)施例的電壓準(zhǔn)位轉(zhuǎn)換電路700的電路圖。電壓準(zhǔn)位轉(zhuǎn)換電路700包括輸入級(jí)電路720、閂鎖電路740以及暫態(tài)加速電路760。輸入級(jí)電路720以及閂鎖電路740的組成及操作，可參考圖3所揭露的電壓準(zhǔn)位轉(zhuǎn)換電路300中，輸入級(jí)電路320以及閂鎖電路340的相關(guān)說(shuō)明，在此不另贅述。暫態(tài)加速電路760包括第五電晶體761、第六電晶體762、第一反或閘763以及第二反或閘764。第一反或閘763具有第一輸入端、第二輸入端以及輸出端，其中第一反或閘763的第一輸入端以及第二輸入端分別耦接于第二輸出端點(diǎn)703以及第一輸出端點(diǎn)702,且第一反或閘763的輸出端訊號(hào)的電壓準(zhǔn)位位于輸出準(zhǔn)位區(qū)間之間。第五電晶體761的控制端耦接于第一反或閘763的輸出端，且第五電晶體761的通道耦接于第一輸出端點(diǎn)702以及輸出參考電壓端770之間。第二反或閘764具有第一輸入端、第二輸入端以及輸出端,其中第二反或閘764的第一輸入端以及第二輸入端分別I禹接于第一輸出端點(diǎn)702以及第二輸出端點(diǎn)703,且第二反或閘764的輸出端訊號(hào)的電壓準(zhǔn)位位于輸出準(zhǔn)位區(qū)間之間。第六電晶體762的控制端耦接于第二反或閘764的輸出端，且第六電晶體762的通道耦接于第二輸出端點(diǎn)703以及輸出參考電壓端770之間。另外，第五電晶體761以及第六電晶體762可以是N型場(chǎng)效電晶體，但并不以此為限。相較于電壓準(zhǔn)位轉(zhuǎn)換電路300以及500，電壓準(zhǔn)位轉(zhuǎn)換電路700中的暫態(tài)加速電路760利用N型場(chǎng)效電晶體作為第五電晶體761以及第六電晶體762的好處，在于在一般的半導(dǎo)體制程中，N型場(chǎng)效電晶體較P型場(chǎng)效電晶體有更佳的操作速度，因此電壓準(zhǔn)位轉(zhuǎn)換電路700有機(jī)會(huì)可以較小的尺寸，來(lái)得到與電壓準(zhǔn)位轉(zhuǎn)換電路300以及500相同的操作速度。
[0060]另外，第一反或閘763以及第二反或閘764可以進(jìn)行如下說(shuō)明的設(shè)計(jì)，即第一反或閘763的第二輸入端與第一反或閘763的輸出端之間的延遲時(shí)間，大于第一反或閘763的第一輸入端與第一反或閘763的輸出端之間的延遲時(shí)間；且第二反或閘764的第二輸入端與第二反或閘764的輸出端之間的延遲時(shí)間，大于第二反或閘764的第一輸入端與第二反或閘764的輸出端之間的延遲時(shí)間。上述設(shè)計(jì)的優(yōu)點(diǎn)，可以參考圖4所揭露的或閘400的相關(guān)說(shuō)明。本領(lǐng)域具有通常知識(shí)者，在了解或閘400的相關(guān)說(shuō)明后，亦能輕易地了解本段所述的第一反或閘763以及第二反或閘764的設(shè)計(jì)實(shí)施例，不僅能保證第一輸出端點(diǎn)702以及第二輸出端點(diǎn)703能正確地進(jìn)行負(fù)緣轉(zhuǎn)態(tài)，更能大大地增加第一輸出端點(diǎn)702以及第二輸出端點(diǎn)703正緣轉(zhuǎn)態(tài)的速度，故在此不另贅述。
[0061]值得注意的是，在本實(shí)施例中，由于閂鎖電路740與輸入級(jí)電路720在正常電路操作下，第一輸出端點(diǎn)702以及第二輸出端點(diǎn)703只可能同時(shí)處于邏輯準(zhǔn)位「0」，而不可能同時(shí)處于邏輯準(zhǔn)位「1」，因此第一反或閘763以及第二反或閘764的功能，只需判斷第一輸出端點(diǎn)702以及第二輸出端點(diǎn)703是否處于相同的邏輯準(zhǔn)位即可使電壓準(zhǔn)位轉(zhuǎn)換電路700正常工作，例如第一反或閘763以及第二反或閘764亦可利用互斥反或閘(eXclusive-NOR,XNOR)來(lái)替代，而達(dá)到相同的功效?；コ夥椿蜷l的電路態(tài)樣以及在本實(shí)施例中的實(shí)施方式，對(duì)于本領(lǐng)域具有通常知識(shí)者，應(yīng)在理解本發(fā)明所揭露的技術(shù)特征與發(fā)明精神之后，即能輕易得知，故在此不另贅述。
[0062]圖8為本發(fā)明所揭露的第四實(shí)施例的電壓準(zhǔn)位轉(zhuǎn)換電路800的電路圖。電壓準(zhǔn)位轉(zhuǎn)換電路800包括輸入級(jí)電路820、閂鎖電路840以及暫態(tài)加速電路860。輸入級(jí)電路820、閂鎖電路840以及暫態(tài)加速電路860的組成及操作，可參考圖7所揭露的電壓準(zhǔn)位轉(zhuǎn)換電路700中，輸入級(jí)電路720、閂鎖電路740以及暫態(tài)加速電路760的相關(guān)說(shuō)明，在此不另贅述。然而與暫態(tài)加速電路760比較，暫態(tài)加速電路860中，第一反或閘863的第二輸入端以及第二反或閘864的第二輸入端，分別通過(guò)第一延遲電路865以及第二延遲電路866，分別耦接至第一輸出端點(diǎn)802以及第二輸出端點(diǎn)803，且第一延遲電路865以及第二延遲電路866的輸入數(shù)位邏輯訊號(hào)以及輸出數(shù)位邏輯訊號(hào)之間具有一延遲時(shí)間，因此第一反或閘863以及第二反或閘864只需以一般的反或閘電路實(shí)現(xiàn)，就可以使得第一反或閘863與第一延遲電路865的組合，以及第二反或閘864與第二延遲電路866的組合，達(dá)到與圖7中所揭露的第一反或閘763以及第二反或閘764 —樣的效果，亦即能保證第一輸出端點(diǎn)702以及第二輸出端點(diǎn)703能正確地進(jìn)行負(fù)緣轉(zhuǎn)態(tài)，更能大大地增加第一輸出端點(diǎn)702以及第二輸出端點(diǎn)703正緣轉(zhuǎn)態(tài)的速度。
[0063]雖然本發(fā)明的實(shí)施例揭露如上所述，然并非用以限定本發(fā)明，任何熟習(xí)相關(guān)技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，舉凡依本發(fā)明申請(qǐng)范圍所述的形狀、構(gòu)造、特征及數(shù)量當(dāng)可做些許的變更，因此本發(fā)明的專利保護(hù)范圍須視本說(shuō)明書所附的申請(qǐng)專利范圍所界定者為準(zhǔn)。
【權(quán)利要求】
1.一種電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于，所述電壓準(zhǔn)位轉(zhuǎn)換電路包含: 一輸入級(jí)電路，用以接收一第一輸入訊號(hào)以及一第二輸入訊號(hào)，其中所述第一輸入訊號(hào)以及所述第二輸入訊號(hào)的電壓準(zhǔn)位位于一輸入準(zhǔn)位區(qū)間之間，且所述第一輸入訊號(hào)以及所述第二輸入訊號(hào)互為反相； 一円鎖電路，與所述輸入級(jí)電路I禹接于一第一輸出端點(diǎn)以及一第二輸出端點(diǎn)，所述円鎖電路與所述輸入級(jí)電路依據(jù)所述第一輸入訊號(hào)以及所述第二輸入訊號(hào)決定所述第一輸出端點(diǎn)以及所述第二輸出端點(diǎn)的穩(wěn)態(tài)準(zhǔn)位，其中所述第一輸出端點(diǎn)以及所述第二輸出端點(diǎn)的電壓準(zhǔn)位位于一輸出準(zhǔn)位區(qū)間之間，且所述輸出準(zhǔn)位區(qū)間是由一輸出參考電壓端的電壓以及一接地電壓端的電壓定義；以及 一暫態(tài)加速電路，耦接于所述第一輸出端點(diǎn)以及所述第二輸出端點(diǎn)，當(dāng)所述暫態(tài)加速電路判斷所述第一輸出端點(diǎn)以及所述第二輸出端點(diǎn)處于同一邏輯準(zhǔn)位時(shí)，所述暫態(tài)加速電路加快所述第一輸出端點(diǎn)或所述第二輸出端點(diǎn)的轉(zhuǎn)態(tài)速度。
2.根據(jù)權(quán)利要求1所述的電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于，其中所述輸入級(jí)電路包含: 一第一電晶體，其控制端用以接收所述第一輸入訊號(hào)，且其通道耦接于所述第一輸出端點(diǎn)以及所述接地電壓端之間； 一第二電晶體，其控制端用以接收所述第二輸入訊號(hào)，且其通道耦接于所述第二輸出端點(diǎn)以及所述接地電壓端之間； 所述円鎖電路包含: 一第三電晶體，其控制端耦接于所述第二輸出端點(diǎn)，且其通道耦接于所述第一輸出端點(diǎn)以及所述輸出參考電壓端之間；以及 一第四電晶體，其控制端耦接于所述第一輸出端點(diǎn)，且其通道耦接于所述第二輸出端點(diǎn)以及所述輸出參考電壓端之間。
3.根據(jù)權(quán)利要求2所述的電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于，其中所述第一電晶體以及所述第二電晶體是為~型場(chǎng)效電晶體，且所述第三電晶體以及所述第四電晶體是為？型場(chǎng)效電晶體。
4.根據(jù)權(quán)利要求1所述的電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于，其中所述輸入準(zhǔn)位區(qū)間小于所述輸出準(zhǔn)位區(qū)間。
5.根據(jù)權(quán)利要求1所述的電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于，其中所述輸入準(zhǔn)位區(qū)間大于所述輸出準(zhǔn)位區(qū)間。
6.根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于，所述電壓轉(zhuǎn)換電路包含: 一邏輯電路，具有兩輸入端、一第一邏輯輸出端以及一第二邏輯輸出端，所述邏輯電路的兩輸入端分別耦接于所述第一輸出端點(diǎn)以及所述第二輸出端點(diǎn)； 一第一電流路徑，耦接于所述第一輸出端點(diǎn)，且受控于所述第一邏輯輸出端的訊號(hào)，當(dāng)所述邏輯電路判斷所述第一輸出端點(diǎn)以及所述第二輸出端點(diǎn)處于同一邏輯準(zhǔn)位時(shí)，所述邏輯電路通過(guò)所述第一邏輯輸出端控制導(dǎo)通所述第一電流路徑，否則所述邏輯電路通過(guò)所述第一邏輯輸出端控制關(guān)閉所述第一電流路徑；以及 一第二電流路徑，耦接于所述第二輸出端點(diǎn)，且受控于所述第二邏輯輸出端的訊號(hào)，當(dāng)所述邏輯電路判斷所述第一輸出端點(diǎn)以及所述第二輸出端點(diǎn)處于同一邏輯準(zhǔn)位時(shí)，所述邏輯電路通過(guò)所述第二邏輯輸出端控制導(dǎo)通所述第二電流路徑，否則所述邏輯電路通過(guò)所述第二邏輯輸出端控制關(guān)閉所述第二電流路徑。
7.根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于，所述電壓轉(zhuǎn)換電路包含: 一第一或閘，具有第一輸入端、第二輸入端以及輸出端，其中所述第一或閘的第一輸入端以及第二輸入端分別耦接于所述第二輸出端點(diǎn)以及所述第一輸出端點(diǎn)，且所述第一或閘的輸出端訊號(hào)的電壓準(zhǔn)位位于所述輸出準(zhǔn)位區(qū)間之間； 一第五電晶體，其控制端耦接于所述第一或閘的輸出端，且其通道耦接于所述第一輸出端點(diǎn)以及所述輸出參考電壓端之間； 一第二或閘，具有第一輸入端、第二輸入端以及輸出端，其中所述第二或閘的第一輸入端以及第二輸入端分別耦接于所述第一輸出端點(diǎn)以及所述第二輸出端點(diǎn)，且所述第二或閘的輸出端訊號(hào)的電壓準(zhǔn)位位于所述輸出準(zhǔn)位區(qū)間之間；以及 一第六電晶體，其控制端耦接于所述第二或閘的輸出端，且其通道耦接于所述第二輸出端點(diǎn)以及所述輸出參考電壓端之間。
8.據(jù)權(quán)利要求7所述的電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于，其中所述第五電晶體以及所述第六電晶體是為？型場(chǎng)效電晶體。
9.據(jù)權(quán)利要求7所述的電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于，其中所述第一或閘的第二輸入端與所述第一或閘的輸出端之間的延遲時(shí)間，大于所述第一或閘的第一輸入端與所述第一或閘的輸出端之間的延遲時(shí)間；且所述第二或閘的第二輸入端與所述第二或閘的輸出端之間的延遲時(shí)間，大于所述第二或閘的第一輸入端與所述第二或閘的輸出端之間的延遲時(shí)間。
10.據(jù)權(quán)利要求7所述的電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于，其中所述第一或閘的第二輸入端通過(guò)一第一延遲電路耦接至所述第一輸出端點(diǎn)，且所述第二或閘的第二輸入端通過(guò)一第二延遲電路耦接至所述第二輸出端點(diǎn)，其中所述第一延遲電路以及所述第二延遲電路的輸入數(shù)位邏輯訊號(hào)以及輸出數(shù)位邏輯訊號(hào)之間具有一延遲時(shí)間。
11.據(jù)權(quán)利要求10所述的電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于，其中所述延遲時(shí)間大于所述第一輸出端點(diǎn)以及所述第二輸出端點(diǎn)于暫態(tài)中同時(shí)處于同一邏輯準(zhǔn)位的時(shí)間長(zhǎng)度。
12.根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于，所述電壓轉(zhuǎn)換電路包含: 一第一反或閘，具有第一輸入端、第二輸入端以及輸出端，其中所述第一或閘的第一輸入端以及第二輸入端分別耦接于所述第二輸出端點(diǎn)以及所述第一輸出端點(diǎn)，且所述第一或閘的輸出端訊號(hào)的電壓準(zhǔn)位位于所述輸出準(zhǔn)位區(qū)間之間； 一第五電晶體，其控制端耦接于所述第一反或閘的輸出端，且其通道耦接于所述第一輸出端點(diǎn)以及所述輸出參考電壓端之間； 一第二反或閘，具有第一輸入端、第二輸入端以及輸出端，其中所述第二反或閘的第一輸入端以及第二輸入端分別耦接于所述第一輸出端點(diǎn)以及所述第二輸出端點(diǎn)，且所述第二反或閘的輸出端訊號(hào)的電壓準(zhǔn)位位于所述輸出準(zhǔn)位區(qū)間之間；以及 一第六電晶體，其控制端耦接于所述第二反或閘的輸出端，且其通道耦接于所述第二輸出端點(diǎn)以及所述輸出參考電壓端之間。
13.據(jù)權(quán)利要求12所述的電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于，其中所述第五電晶體以及所述第六電晶體是為N型場(chǎng)效電晶體。
14.據(jù)權(quán)利要求12所述的電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于，其中所述第一反或閘的第二輸入端與所述第一反或閘的輸出端之間的延遲時(shí)間，大于所述第一反或閘的第一輸入端與所述第一反或閘的輸出端之間的延遲時(shí)間；且所述第二反或閘的第二輸入端與所述第二反或閘的輸出端之間的延遲時(shí)間，大于所述第二反或閘的第一輸入端與所述第二反或閘的輸出端之間的延遲時(shí)間。
15.據(jù)權(quán)利要求12所述的電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于，其中所述第一反或閘的第二輸入端通過(guò)一第一延遲電路耦接至所述第一輸出端點(diǎn)，且所述第二反或閘的第二輸入端通過(guò)一第二延遲電路耦接至所述第二輸出端點(diǎn)，其中所述第一延遲電路以及所述第二延遲電路的輸入數(shù)位邏輯訊號(hào)以及輸出數(shù)位邏輯訊號(hào)之間具有一延遲時(shí)間。
16.據(jù)權(quán)利要求15所述的電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于，其中所述延遲時(shí)間大于所述第一輸出端點(diǎn)以及所述第二輸出端點(diǎn)于暫態(tài)中同時(shí)處于同一邏輯準(zhǔn)位的時(shí)間長(zhǎng)度。
【文檔編號(hào)】H03K19/0175GK104348469SQ201310350083
【公開日】2015年2月11日 申請(qǐng)日期:2013年8月13日 優(yōu)先權(quán)日:2013年8月7日
【發(fā)明者】陳安東, 郭建良, 汪若瑜, 李國(guó)忠 申請(qǐng)人:立锜科技股份有限公司