一種頻率穩(wěn)定的環(huán)形振蕩器的制造方法
【專利摘要】本發(fā)明公開了一種頻率穩(wěn)定的環(huán)形振蕩器，包括工作電源、電流發(fā)生單元和延遲單元，其中：所述電流發(fā)生單元用于向所述延遲單元輸出電流信號，所述電流信號與所述工作電源的電壓成正比；所述延遲單元包括N級相同的延遲子單元，各級延遲子單元都具有輸入端和輸出端，各級的輸出端與下一級的輸入端連接，最末級的輸出端與第一級的輸入端連接，其中N是大于等于3的奇數(shù)，所述延遲子單元的延遲時間，與工作電源的電壓成正比，與流經(jīng)所述延遲子單元的電流成反比。本發(fā)明環(huán)形振蕩器的振蕩頻率與電源電壓變化無關(guān)，提高了振蕩頻率的穩(wěn)定性，并且電路結(jié)構(gòu)簡單、易于實現(xiàn)。
【專利說明】一種頻率穩(wěn)定的環(huán)形振蕩器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子電路領(lǐng)域，具體涉及一種頻率穩(wěn)定的環(huán)形振蕩器。

【背景技術(shù)】
[0002]振蕩器是電子系統(tǒng)的重要組成部分，自其誕生之日起就一直在通信、機械、電子以及航海航空等領(lǐng)域扮演著十分重要的角色。壓控振蕩器(VCO, Voltage ControlledOscillator)是一種振蕩頻率可隨外加控制電壓變化而變化的可調(diào)信號源，被廣泛的應用于現(xiàn)代通信系統(tǒng)中，特別是在鎖相環(huán)、時鐘恢復和頻率綜合等電路中，VCO已經(jīng)成為影響整個系統(tǒng)性能的關(guān)鍵部件。
[0003]環(huán)形振蕩器作為VCO的一種，可以通過調(diào)節(jié)振蕩器的級數(shù)方便地獲得不同相位的一系列時鐘信號。環(huán)形振蕩器的基本結(jié)構(gòu)都比較簡單，一般由多級反相器組成，每一級的輸出端和輸入端首尾相接，構(gòu)成環(huán)狀，在其中任何一個連接的位置都可以引出輸出信號。以三級反相器組成的環(huán)形振蕩器為例，假定某一時刻T0，反相器X輸入端變?yōu)楦唠娖?，則反相器X輸出端(反相器Y輸入端)在非門延遲時間Td后(T=T0+Td)變?yōu)榈碗娖?，T=T0+2Td后反相器Y輸出端(反相器Z輸入端)變?yōu)楦唠娖?，T=T0+3Td后反相器Z輸出端(即反相器X輸入端)由高電平變?yōu)榈碗娖剑藭r反相器X輸入端電平與TO時正好相反。依次類推，6Td后反相器X輸入端又變回高電平完成一個周期的振蕩，如此往復。由此可以看出，對于單端電路來說，總的反相器級數(shù)必須是奇數(shù)，不然電路就會進入“閂鎖”狀態(tài)，無法產(chǎn)生振蕩電流。如果Td代表每級反相器的延遲時間，N代表反相器的級數(shù)，那么整個振蕩器的振蕩頻率f可以由下式確定:

I
[0004]f 二 --(I)
J 2N.Td
[0005]然而，傳統(tǒng)的環(huán)形振蕩器通常采用基準電流偏置的工作方式，這樣會使得振蕩器對電源電壓的變化非常敏感，導致振蕩器噪聲大，振蕩頻率線性度差等問題。因此，在實際應用中，振蕩器電路通常接在穩(wěn)壓電路(如低壓差線性穩(wěn)壓器，LD0)的后面使用。這樣雖然為振蕩器電路提供了更加穩(wěn)定的電源電壓，一定程度上提高了振蕩頻率的穩(wěn)定性，但是穩(wěn)壓電路增加了整個電路系統(tǒng)的復雜性，提高了工藝難度和器件成本。


【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提出一種頻率穩(wěn)定的環(huán)形振蕩器，解決環(huán)形振蕩器頻率容易隨電源電壓變化產(chǎn)生波動的問題，使環(huán)形振蕩器穩(wěn)定的輸出振蕩頻率，并且環(huán)形振蕩器的結(jié)構(gòu)簡單、易于制造、成本低廉。
[0007]本發(fā)明公開了一種頻率穩(wěn)定的環(huán)形振蕩器，包括工作電源、電流發(fā)生單元和延遲單元，其中:
[0008]所述電流發(fā)生單元用于向所述延遲單元輸出電流信號，所述電流信號與所述工作電源的電壓成正比；
[0009]所述延遲單元包括N級相同的延遲子單元，各級延遲子單元都具有輸入端和輸出端，各級的輸出端與下一級的輸入端連接，最末級的輸出端與第一級的輸入端連接，其中N是大于等于3的奇數(shù)，所述延遲子單元的延遲時間，與工作電源的電壓成正比，與流經(jīng)所述延遲子單元的電流成反比。
[0010]進一步地，所述環(huán)形振蕩器還包括電流鏡像單元，連接在所述電流發(fā)生單元與所述延遲單元之間，用于將所述電流發(fā)生單元輸出的電流信號鏡像輸入到所述延遲單元中。
[0011]進一步地，所述電流發(fā)生單元包括第一電阻器、第二電阻器、第三電阻器、運算放大器和第一 NMOS管，其中:
[0012]所述第一電阻器連接于所述工作電源和所述運算放大器的正輸入端之間；
[0013]所述第二電阻器連接于所述運算放大器的正輸入端和地線之間；
[0014]所述第三電阻器連接于所述運算放大器的負輸入端和地線之間；
[0015]所述第一 NMOS管的柵極與所述運算放大器的輸出端連接，所述第一 NMOS管的源極與所述運算放大器的負輸入端連接，所述第一 NMOS管的漏極與所述電流鏡像單元的輸入端連接。
[0016]進一步地，所述延遲子單元是電流饑餓型延遲子單元。
[0017]進一步地，所述電流饑餓型延遲子單元包括第一 PMOS管、第二 PMOS管、第二 NMOS管和第三NMOS管，其中:
[0018]所述第一 PMOS管的源極與所述工作電源連接，所述第一 PMOS管的漏極與所述第二 PMOS管的源極連接；
[0019]所述第二 PMOS管的柵極與第二 NMOS管的柵極連接形成所述延遲子單元的輸入端，所述第二 PMOS管的漏極與所述第二 NMOS管的漏極連接形成所述延遲子單元的輸出端;
[0020]所述第二 NMOS管的源極與第三NMOS管的漏極連接，所述第三NMOS管的源極與地線連接。
[0021]進一步地，所述電流鏡像單元包括第三PMOS管、第四PMOS管和第四NMOS管，其中:
[0022]所述第三PMOS管和所述第四PMOS管的柵極相連接，所述第三PMOS管和所述第四PMOS管的源極都與工作電源相連接；
[0023]所述第四PMOS管的漏極與第四NMOS管的漏極連接；
[0024]所述第四NMOS管與所述第一級延遲子單元的第二 NMOS管的柵極相連接，所述第四NMOS管與所述第一級延遲子單元的第二 NMOS管的源極都與地線相連接。
[0025]進一步地，所述N級相同的延遲子單元中每一級的第一 PMOS管的柵極都與所述電流鏡像單元的第三PMOS管和第四PMOS管的柵極連接。
[0026]進一步地，所述N級相同的延遲子單元中每一級的第三NMOS管的柵極都與所述電流鏡像單元的第四NMOS管的柵極連接。
[0027]本發(fā)明的環(huán)形振蕩器使用電流發(fā)生單元輸出一個與電源電壓成正比的電流信號，并將這個電流信號提供給環(huán)形振蕩器的延遲單元作為充放電電流，使得工作電源電壓與充放電電流的比值成為一個常數(shù)，這樣振蕩器的延遲時間與工作電源的電壓變化無關(guān)，即環(huán)形振蕩器所輸出的振蕩波的頻率與工作電源的電壓變化無關(guān)，大幅降低了環(huán)形振蕩器的相位噪聲，使得環(huán)形振蕩器可以輸出頻率穩(wěn)定的振蕩信號，進一步提高了相關(guān)器件的可靠性。

【專利附圖】

【附圖說明】
[0028]圖1是本發(fā)明第一實施例的環(huán)形振蕩器的結(jié)構(gòu)示意圖。
[0029]圖2是本發(fā)明第一實施例的環(huán)形振蕩器的電路圖。
[0030]圖3是本發(fā)明第一實施例的延遲子單元的電路圖。
[0031]圖4是本發(fā)明第二實施例的環(huán)形振蕩器的電路圖。
[0032]圖5是本發(fā)明第二實施例的環(huán)形振蕩器的輸出波形仿真圖。

【具體實施方式】
[0033]下面結(jié)合附圖和實施例對本發(fā)明作進一步的詳細說明?？梢岳斫獾氖?，此處所描述的具體實施例僅僅用于解釋本發(fā)明，而非對本發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本發(fā)明相關(guān)的部分而非全部。
[0034]第一實施例
[0035]圖1是本發(fā)明第一實施例的頻率穩(wěn)定的環(huán)形振蕩器的結(jié)構(gòu)示意圖。如圖1所示，所述頻率穩(wěn)定的環(huán)形振蕩器包括工作電源11、電流發(fā)生單元12和延遲單元14。所述電流發(fā)生單元12的用于向所述延遲單元14輸出電流信號，所述電流信號與工作電源11的電壓VCC成正比。
[0036]圖2是本發(fā)明第一實施例的環(huán)形振蕩器的電路圖。如圖2所示，所述延遲單元14包括N級相同的延遲子單元141 (圖2中只畫出了第一級和第N級，中間的N-2級未示出)，各級延遲子單元141都具有輸入端和輸出端，各級的輸出端與下一級的輸入端連接，最末級的輸出端與第一級的輸入端連接(圖2中都用A點表示)，其中N是大于等于3的奇數(shù)。所述延遲子單元141的延遲時間，與工作電源11的電壓VCC成正比，與流經(jīng)所述延遲子單元141的電流成反比。
[0037]本發(fā)明實施例的環(huán)形振蕩器還包括電流鏡像單元13，連接在所述電流發(fā)生單元12與所述延遲單元14之間，用于將所述電流發(fā)生單元12輸出的電流信號鏡像輸入到所述延遲單元14中。
[0038]如圖2所示，電流發(fā)生單元12包括第一電阻器、第二電阻器、第三電阻器、運算放大器和第一 NMOS管，其中:
[0039]第一電阻器R1，其連接于所述工作電源11和所述運算放大器OPl的正輸入端之間；第二電阻器R2，其連接于所述運算放大器OPl的正輸入端和地線之間，這樣第一電阻器Rl和第二電阻器R2對工作電源11進行分壓，使得放大器的正輸入端的電壓為VI，則

P7
[0040]Vl =.VCC(2)

Rl~bR2
[0041]其中，Rl和R2代表所述第一電阻器Rl和第二電阻器R2的電阻值，VCC代表所述工作電源11的電壓值。
[0042]第三電阻器R3，其連接于所述運算放大器OPl的負輸入端和地線之間；第一 NMOS管MPl的柵極與所述運算放大器OPl的輸出端連接，第一 NMOS管MPl的源極與所述運算放大器OPl的負輸入端連接，第一 NMOS管MPl的漏極與所述電流鏡像單元13的輸入端連接。這樣第一 NMOS管MPl構(gòu)成運算放大器OPl的負反饋電路，此時所述第一 NMOS管MPl的源極端電壓與所述運算放大器OPl的正輸入端電壓一致，即為VI。
[0043]此時加載在第三電阻器R3上的電壓也為VI，則第三電阻器R3上的電流為I，即
[0044]I= — = 7-:--VCC(3)
R3 (R1+R2)R3
[0045]其中，R3代表所述第三電阻器R3電阻值。
[0046]由上式(3 )可以看出，第三電阻器R3上的電流I與工作電源11的電壓VCC成正比例關(guān)系，并可以通過調(diào)整所述三個電阻器R1、R2和R3的阻值大小來改變所述第三電阻器R3上的電流I與工作電源11的電壓VCC的比值。當所述三個電阻器Rl、R2和R3的阻值選定以后，所述第三電阻器R3上的電流I與工作電源11的電壓VCC的比值就是一個常數(shù)。
[0047]本發(fā)明實施例的環(huán)形振蕩器所包括的延遲子單元141是電流饑餓型延遲子單元，其包括第一 PMOS管、第二 PMOS管、第二 NMOS管和第三NMOS管，其中:
[0048]第一PMOS管MPl的源極與所述工作電源連接，第一PMOS管MPl的漏極與第二PMOS管MP2的源極連接；所述第二 PMOS管MP2的柵極與第二 NMOS管MN2的柵極連接形成所述延遲子單元141的輸入端，所述第二 PMOS管MP2的漏極與所述第二 NMOS管麗2的漏極連接形成所述延遲子單元141的輸出端；所述第二 NMOS管麗2的源極與第三NMOS管麗3的漏極連接，所述第三NMOS管MN3的源極與地線連接。
[0049]需要具體說明的是，所謂電流饑餓就是指電路單元的電流受到電流源的鉗制而不能達到其應有的最大值。圖3為延遲子單元141的電路圖。
[0050]如圖3所示，延遲子單元141的第二 PMOS管MP2和第二 NMOS管麗2的串聯(lián)形成一個CMOS反相器。通常PMOS管作為負載管，NMOS管作為輸入管，這種配置可以大幅降低功耗，因為在兩種邏輯狀態(tài)中，兩個晶體管中的一個總是截止的。具體地，兩個MOS管的開啟電壓分別為VGS(P)〈0和VGS(N) >0，通常為了保證正常工作，要求工作電源電壓VCO IVGS (P) I+VGS (N)。若輸入電壓Vi為低電平(如OV)，則負載管導通，輸入管截止，輸出電壓Vo接近VCC。若輸入電壓Vi為高電平(如VCC)，則輸入管導通，負載管截止，輸出電壓Vo接近0V。這樣，當輸入為低電平時輸出為高電平；輸入為高電平時輸出為低電平，電路實現(xiàn)了非邏輯運算，是反相器。CMOS反相器在工作時，總有一個MOS管處于截止狀態(tài)，流過的電流為極小的漏電流，所以靜態(tài)功耗極低。由于其閾值電平近似為0.5VB3，輸入信號變化時，過渡變化陡峭，所以低電平噪聲容限和高電平噪聲容限近似相等，且隨電源電壓升高，抗干擾能力增強。同時由于閾值電壓隨VCC變化而變化，所以允許VB3有較寬的變化范圍，并且輸入阻抗高，帶負載能力強。
[0051]如圖3所示，延遲子單元141的第一 PMOS管MPl控制電容的充電電流II，第三NMOS管麗3控制電容的放電電流12，也就是說第一 PMOS管MPl和第三NMOS管麗3共同控制第二 PMOS管MP2和第二 NMOS管MN2所組成的反相器處于電流饑餓狀態(tài)。電流饑餓型延遲結(jié)構(gòu)通過在延遲器件兩端加上電流源和電流漏結(jié)構(gòu)，利用恒定電流對節(jié)點電容進行充放電。為保證每一級延遲子單元141的充電時間與放電時間一致，每一級的充電電流Il和放電電流12必須相等，大小由輸入控制電壓設定，并通過電流鏡被鏡像到環(huán)形振蕩器的每一級中。
[0052]電流鏡也稱為鏡像電流源(Current Source)，當在它的輸入端輸入一個參考電流時，輸出端將輸出一個大小和方向都等于參考電流方向的輸出電流。電流鏡原理基本原理就是如果兩個相同MOS管的柵源電壓相等，那么溝道電流也相同。電流鏡通常用作將輸入支路的電流拷貝到輸出支路，給其他子系統(tǒng)提供電流。在本發(fā)明實施例中，電流鏡像單元13的作用就是為每一級延遲子單元141提供穩(wěn)定可靠、大小一致的充放電電流。
[0053]本發(fā)明實施例的環(huán)形振蕩器的電流鏡像單元13包括第三PMOS管、第四PMOS管和第四NMOS管，其中:
[0054]第三PMOS管MP3和第四PMOS管MP4形成一對電流鏡像，則所述第三PMOS管和所述第四PMOS管的柵極相連接，所述第三PMOS管和所述第四PMOS管的源極都與工作電源相連接，此時所述第三PMOS管MP3的漏極電流即所述第三電阻器R3的電流I被鏡像到所述第四PMOS管MP4的漏極，即所述第四PMOS管MP4的漏極電流為I ;所述第四PMOS管MP4的漏極與第四NMOS管MN4的漏極連接，則所述第四NMOS管MN4的漏極電流也為I ;所述第四NMOS管MN4與所述第一級延遲子單元141的第二 NMOS管MN2形成一對電流鏡像，則所述第四NMOS管與所述第一級延遲子單元的第二 NMOS管的柵極相連接，所述第四NMOS管與所述第一級延遲子單元的第二 NMOS管的源極都與地線相連接，此時所述第四NMOS管MN4的漏極電流I被鏡像到所述第一級延遲子單元141的第二 NMOS管MN2的漏極，即所述第一級延遲子單元141的第二 NMOS管麗2的漏極電流也為I。
[0055]需要特別說明的是，所述第三PMOS管MP3的柵極和漏極直接相連接，所述第四NMOS管MN4的柵極和漏極直接相連接，使得所述第三PMOS管MP3和所述第四NMOS管MN4的柵源極間電壓等于源漏極間電壓，這樣可以保證MOS管一直工作在恒流區(qū)，而不會進入可變電阻區(qū)。
[0056]對于電流饑餓型延遲子單元141來說，此時充電電流Il和放電電流12相等，都等于所述第三電阻器R3的電流I，則其延遲時間Td的計算方法如下:

VCC-CL
[0057]Td =--⑷

21
[0058]將前文所述(3)式帶入上式，即得到
[0059]Td = ---—(S;

2R2
[0060]其中，CL代表整個延遲子單元121的負載電容值。計算電流饑餓型子單元141的延遲時間Td的詳細推導方法，本領(lǐng)域技術(shù)人員已公知，在這里不再贅述
[0061]本發(fā)明實施例所述的環(huán)形振蕩器中，所述N級相同的延遲子單元141中每一級的第一 PMOS管MPl的柵極都與所述電流鏡像單元13的第三PMOS管和第四PMOS管的柵極連接(圖2中用VBl點表示)，這樣電流鏡像單元13為每一級延遲子單元141提供相同的鏡像電流I作為充電電流。
[0062]本發(fā)明實施例所述的環(huán)形振蕩器中，所述N級相同的延遲子單元中141每一級的第三NMOS管MN3的柵極都與所述電流鏡像單元13的第四NMOS管MN4的柵極連接(圖1中用VB2點表示)，這樣電流鏡像單元13為每一級延遲子單元141提供相同的鏡像電流I作為放電電流。
[0063]此時，整個環(huán)形振蕩器的頻率.1R2
[0064]f = -- = ------C6)
J 2N-Td N-CL-(R1+R2)R3
[0065]本發(fā)明實施例的環(huán)形振蕩器采用了電阻器和運算放大器相結(jié)合的方式，利用電阻對工作電源進行分壓進而為運算放大器提供輸入信號，然后利用運算放大器的負反饋原理，為環(huán)形振蕩器提供穩(wěn)定的充放電電流，使得工作電源電壓與充放電電流的比值成為一個僅與電阻值和電容值相關(guān)的常數(shù)，這樣振蕩器的延遲時間即與工作電源的電壓變化無關(guān)，大幅降低了環(huán)形振蕩器的相位噪聲，環(huán)形振蕩器可以輸出頻率穩(wěn)定的振蕩信號，進一步提高了相關(guān)器件的可靠性，并且整個環(huán)形振蕩器僅用一個運算放大器、一個MOS管和三個電阻器就實現(xiàn)了穩(wěn)頻功能，其結(jié)構(gòu)簡單、易于制造、成本低廉，適合廣泛應用。
[0066]第二實施例
[0067]圖4是本發(fā)明第二實施例的環(huán)形振蕩器的電路圖。本實施例的環(huán)形振蕩器包括工作電源21、電流發(fā)生單元22、電流鏡像單元23和延遲單元24，其中:所述電流發(fā)生單元22用于向所述延遲單元24輸出電流信號，所述電流信號與所述工作電源21的電壓VCC成正比；所述延遲單元24包括三級相同的延遲子單元241，各級延遲子單元241都具有輸入端和輸出端，各級的輸出端與下一級的輸入端連接，第三級的輸出端與第一級的輸入端連接(圖4中用點A表示)。所述延遲子單元241的延遲時間，與工作電源21的電壓VCC成正比，與流經(jīng)所述延遲子單元241的電流成反比。電流鏡像單元23連接在所述電流發(fā)生單元22與所述延遲單元24之間，用于將所述電流發(fā)生單元22輸出的電流信號鏡像輸入到所述延遲單元24中。本發(fā)明第二實施例的基本原理和計算公式都與第一實施例完全一致，這里不再贅述。
[0068]需要具體說明的是，本實施例中所述電流發(fā)生單元22的第一電阻器Rl的阻值與第二電阻器R2的阻值大小相同，均為500ΚΩ，第三電阻器R3的阻值為22ΚΩ。
[0069]所述延遲子單元241是電流饑餓型延遲子單元。所述電流饑餓型延遲子單元241包括第一 PMOS管MP1、第二 PMOS管MP2、第二 NMOS管MN2和第三NMOS管MN3，這四個MOS管組成的延遲子單元241的負載電容CL大約為0.1pF0
[0070]將上述所有數(shù)值帶入第一實施例中的公式(6)，則得到本實施例所述的環(huán)形振蕩器的頻率f，
[0071]/ = ~~ 二-7——:—? 76MHz(7)
J 2 Λ7-Td N-CL-{R1+R2)R3
[0072]由公式(7 )可以看出，無論電源電壓值VCC的大小如何變化，整個環(huán)形振蕩器所輸出的震蕩波的頻率始終保持在76MHz。
[0073]圖5是本發(fā)明第二實施例的環(huán)形振蕩器的輸出波形仿真圖，圖中展示了輸出的振蕩波形與電源電壓伏值的關(guān)系。如圖5所示，曲線α的工作電源電壓值VCC為2.5V，曲線β的工作電源電壓值VCC為1.8V，曲線Y的工作電源電壓值VCC為1.5V。從圖5中可以看出，雖然上述三條曲線α、β和Y的電源電壓值VCC各不相同，但是環(huán)形振蕩器所輸出的振蕩波的延遲時間Td基本相同，即振蕩波的頻率f保持不變，更進一步證實了本發(fā)明實施例的環(huán)形振蕩器的頻率與工作電源的電壓變化無關(guān)，大幅降低了環(huán)形振蕩器的相位噪聲，環(huán)形振蕩器可以輸出頻率穩(wěn)定的振蕩信號，提高了相關(guān)器件的可靠性。
[0074]注意，上述僅為本發(fā)明的較佳實施例及所運用技術(shù)原理。本領(lǐng)域技術(shù)人員會理解，本發(fā)明不限于這里所述的特定實施例，對本領(lǐng)域技術(shù)人員來說能夠進行各種明顯的變化、重新調(diào)整和替代而不會脫離本發(fā)明的保護范圍。因此，雖然通過以上實施例對本發(fā)明進行了較為詳細的說明，但是本發(fā)明不僅僅限于以上實施例，在不脫離本發(fā)明構(gòu)思的情況下，還可以包括更多其他等效實施例，而本發(fā)明的范圍由所附的權(quán)利要求范圍決定。
【權(quán)利要求】
1.一種頻率穩(wěn)定的環(huán)形振蕩器，其特征在于，包括工作電源、電流發(fā)生單元和延遲單元，其中: 所述電流發(fā)生單元用于向所述延遲單元輸出電流信號，所述電流信號與所述工作電源的電壓成正比； 所述延遲單元包括N級相同的延遲子單元，各級延遲子單元都具有輸入端和輸出端，各級的輸出端與下一級的輸入端連接，最末級的輸出端與第一級的輸入端連接，其中N是大于等于3的奇數(shù)，所述延遲子單元的延遲時間，與工作電源的電壓成正比，與流經(jīng)所述延遲子單元的電流成反比。
2.如權(quán)利要求1所述的環(huán)形振蕩器，其特征在于，還包括電流鏡像單元，連接在所述電流發(fā)生單元與所述延遲單元之間，用于將所述電流發(fā)生單元輸出的電流信號鏡像輸入到所述延遲單元中。
3.如權(quán)利要求2所述的環(huán)形振蕩器，其特征在于，所述電流發(fā)生單元包括第一電阻器、第二電阻器、第三電阻器、運算放大器和第一 NMOS管，其中: 所述第一電阻器連接于所述工作電源和所述運算放大器的正輸入端之間； 所述第二電阻器連接于所述運算放大器的正輸入端和地線之間； 所述第三電阻器連接于所述運算放大器的負輸入端和地線之間； 所述第一 NMOS管的柵極與所述運算放大器的輸出端連接，所述第一 NMOS管的源極與所述運算放大器的負輸入端連接，所述第一 NMOS管的漏極與所述電流鏡像單元的輸入端連接。
4.如權(quán)利要求3所述的環(huán)形振蕩器，其特征在于，所述延遲子單元是電流饑餓型延遲子單元。
5.如權(quán)利要求4所述的環(huán)形振蕩器，其特征在于，所述電流饑餓型延遲子單元包括第一 PMOS管、第二 PMOS管、第二 NMOS管和第三NMOS管，其中: 所述第一 PMOS管的源極與所述工作電源連接，所述第一 PMOS管的漏極與所述第二PMOS管的源極連接； 所述第二 PMOS管的柵極與第二 NMOS管的柵極連接形成所述延遲子單元的輸入端，所述第二 PMOS管的漏極與所述第二 NMOS管的漏極連接形成所述延遲子單元的輸出端； 所述第二 NMOS管的源極與第三NMOS管的漏極連接，所述第三NMOS管的源極與地線連接。
6.如權(quán)利要求5所述的環(huán)形振蕩器，其特征在于，所述電流鏡像單元包括第三PMOS管、第四PMOS管和第四NMOS管，其中: 所述第三PMOS管和所述第四PMOS管的柵極相連接，所述第三PMOS管和所述第四PMOS管的源極都與工作電源相連接； 所述第四PMOS管的漏極與第四NMOS管的漏極連接； 所述第四NMOS管與所述第一級延遲子單元的第二 NMOS管的柵極相連接，所述第四NMOS管與所述第一級延遲子單元的第二 NMOS管的源極都與地線相連接。
7.如權(quán)利要求6所述的環(huán)形振蕩器，其特征在于，所述N級相同的延遲子單元中每一級的第一 PMOS管的柵極都與所述電流鏡像單元的第三PMOS管和第四PMOS管的柵極連接。
8.如權(quán)利要求6所述的環(huán)形振蕩器，其特征在于，所述N級相同的延遲子單元中每一級 的第三NMOS管的柵極都與所述電流鏡像單元的第四NMOS管的柵極連接。
【文檔編號】H03L7/099GK104300971SQ201310301016
【公開日】2015年1月21日 申請日期:2013年7月17日 優(yōu)先權(quán)日:2013年7月17日
【發(fā)明者】胡龍山 申請人:北京兆易創(chuàng)新科技股份有限公司