具有寬擺幅輸出端的d觸發(fā)器的制造方法
【專利摘要】本發(fā)明涉及涉及具有寬擺幅輸出端的D觸發(fā)器，該D觸發(fā)器包括內(nèi)置的第一開關(guān)、電平轉(zhuǎn)換器和第二開關(guān)。第一開關(guān)包括第一輸入端和第一輸出端。電平轉(zhuǎn)換器包括連接至第一輸入端的第二輸入端，和第二輸出端。第二開關(guān)包括連接至第二輸出端的第三輸入端，和第三輸出端。第一輸入端和第三輸出端形成D觸發(fā)器的輸入端和輸出端。
【專利說明】具有寬擺幅輸出端的D觸發(fā)器
[0001]本申請要求于2012年7月20日臨時提交的美國專利申請第61/674，134號題為“具有寬擺幅輸出端的D觸發(fā)器”的權(quán)益，其全部內(nèi)容結(jié)合于此作為參考。
【技術(shù)領(lǐng)域】
[0002]本發(fā)明總體涉及集成電路領(lǐng)域，更具體地，涉及具有寬擺幅輸出端的D觸發(fā)器。
【背景技術(shù)】
[0003]D觸發(fā)器廣泛用于集成電路器件。D觸發(fā)器包括數(shù)據(jù)輸入端、數(shù)據(jù)輸出端和時鐘輸入端。D觸發(fā)器捕捉在時鐘周期的確定部分時的數(shù)據(jù)輸入端上的值，如，時鐘輸入端接收的時鐘信號的上升沿。在另一個時刻，例如，在時鐘信號的互補時鐘的上升沿，將捕捉的值發(fā)送給輸出端。在其他時刻，D觸發(fā)器的輸出端不會發(fā)生變化?？梢詫觸發(fā)器看成是存儲單元、零階保持器、或延遲線。在集成電路中D觸發(fā)器具有很多作用。例如，D觸發(fā)器可以用作移位寄存器。

【發(fā)明內(nèi)容】

[0004]為解決上述問題，本發(fā)明提供了一種器件，包括:第一開關(guān)，包括第一輸入端和第一輸出端；電平轉(zhuǎn)換器，包括:第二輸入端，連接到第一輸入端；和第二輸出端；以及第二開關(guān)，包括:第三輸入端，連接到第二輸出端；和第三輸出端，第一開關(guān)、電平轉(zhuǎn)換器和第二開關(guān)形成D觸發(fā)器，并且第一輸入端和第三輸出端形成D觸發(fā)器的輸入端和輸出端。
[0005]其中，電平轉(zhuǎn)換器被配置成根據(jù)第一輸入端上的小擺幅信號產(chǎn)生大擺幅信號，大擺幅信號的擺幅大于小擺幅信號的擺幅。
[0006]其中，電平轉(zhuǎn)換器進一步包括第四輸出端，第四輸出端被配置成將大擺幅信號輸出至D觸發(fā)器的外部。
[0007]其中，電平轉(zhuǎn)換器包括占空比控制輸入端，并且電平轉(zhuǎn)換器被配置成響應(yīng)于占空比控制輸入端上的電壓變化調(diào)整第三輸出端上的信號的占空比。
[0008]其中，第一開關(guān)是多輸入端開關(guān)，其包括:第四輸入端；以及至少一個輸入選擇節(jié)點，第一開關(guān)被配置成響應(yīng)于至少一個輸入選擇節(jié)點上的選擇信號選擇來自第一輸入端或第四輸入端的信號，并將該信號傳送到第一輸出端。
[0009]其中，第一開關(guān)包括:第一 NMOS晶體管，包括連接到第一開關(guān)的第一輸入端的第一源極/漏極區(qū)以及連接到第一輸出端的第二源極/漏極區(qū)；以及第二 NMOS晶體管，包括連接到第一開關(guān)的第四輸入端的第三源極/漏極區(qū)以及連接到第一輸出端的第四源極/漏極區(qū)，并且至少一個輸入選擇節(jié)點包括:第一時鐘輸入端，連接到第一 NMOS晶體管的柵極；以及第二時鐘輸入端，連接到第二 NMOS晶體管的柵極。
[0010]該器件進一步包括時鐘源，時鐘源包括:第一輸出端，連接到第一 NMOS晶體管的柵極；第二輸出端，連接到第二 NMOS晶體管的柵極；以及第三輸出端，連接到第二開關(guān)，其中，時鐘源被配置成:將第一時鐘信號輸出至?xí)r鐘源的第一輸出端；將第二時鐘信號輸出至?xí)r鐘源的第二輸出端，時鐘源被配置成使第一時鐘信號和第二時鐘信號中的至多一個在一個時間段內(nèi)進行切換；以及將第三時鐘信號輸出至?xí)r鐘源的第三輸出端，時鐘源被配置成產(chǎn)生第三時鐘信號作為第一時鐘信號和第二時鐘信號中的被切換時鐘信號的互補信號。
[0011]此外,還提供了一種器件,包括:第一開關(guān)，包括:第一輸入端和第二輸入端；第一輸出端；和至少一個輸入選擇節(jié)點，被配置成控制第一輸入端和第二輸入端中的第一端與第一輸出端之間的第一連接，以及控制第一輸入端和第二輸入端中的第二端與第一輸出端之間的第二連接；以及第二開關(guān)，包括:第三輸入端，連接到第一輸出端；和第二輸出端，第一開關(guān)和第二開關(guān)形成多輸入D觸發(fā)器。
[0012]其中，第一開關(guān)進一步包括:第一 NMOS晶體管，包括:第一源極/漏極區(qū)，連接到第一輸入端；第二源極/漏極區(qū)，連接到第一輸出端；和第一柵極，連接到至少一個輸入選擇節(jié)點；以及第二NMOS晶體管，包括:第三源極/漏極區(qū)，連接到第二輸入端；第四源極/漏極區(qū)，連接到第一輸出端；以及第二柵極，連接到至少一個輸入選擇節(jié)點。
[0013]該器件進一步包括時鐘源，時鐘源包括:第一輸出端，連接到第一柵極，時鐘源被配置成輸出第一時鐘信號至第一柵極；第二輸出端，連接到第二柵極，時鐘源被配置成輸出第二時鐘信號至第二柵極；以及第三輸出端，連接到第二開關(guān)的控制節(jié)點，時鐘源被配置成輸出第三時鐘信號至第二開關(guān)的控制節(jié)點，并且時鐘源被配置成產(chǎn)生第三時鐘信號作為第一時鐘信號和第二時鐘信號中的被切換時鐘信號的互補信號。
[0014]其中，時鐘源被配置成使第一時鐘信號和第二時鐘信號中的至多一個時鐘信號在一個時間段內(nèi)進行切換。
[0015]其中，時鐘源被配置成產(chǎn)生第一時鐘信號、第二時鐘信號和第三時鐘信號，第一時鐘信號、第二時鐘信號和第三時鐘信號的擺幅大于第一輸入端和第二輸入端上的輸入信號的擺幅。
[0016]該器件進一步包括連接在第一開關(guān)和第二開關(guān)之間的電平轉(zhuǎn)換器。
[0017]其中，電平轉(zhuǎn)換器被配置成根據(jù)第一輸出端上的小擺幅信號產(chǎn)生大擺幅信號，大擺幅信號的擺幅大于小擺幅信號的擺幅。
[0018]其中，電平轉(zhuǎn)換器進一步包括第四輸出端，第四輸出端被配置成輸出大擺幅信號。
[0019]其中，電平轉(zhuǎn)換器包括占空比控制輸入端，電平轉(zhuǎn)換器被配置成響應(yīng)于占空比控制輸入端上的電壓變化調(diào)整電平轉(zhuǎn)換器的第四輸出端上的信號的占空比。
[0020]此外，還提供了一種方法，包括:在第一時間段內(nèi)，響應(yīng)于第一時鐘信號，接收來自D觸發(fā)器的第一輸入節(jié)點的第一輸入信號至D觸發(fā)器，其中，第一輸入信號具有第一擺幅；根據(jù)第一輸入信號產(chǎn)生具有第二擺幅的第二信號，第二擺幅大于第一擺幅；從D觸發(fā)器的第一輸出端輸出第二信號；以及響應(yīng)于與第一時鐘信號互補的第二時鐘信號，從D觸發(fā)器的第二輸出端輸出第一輸入信號。
[0021]其中，使用電平轉(zhuǎn)換器進行產(chǎn)生第二信號的步驟。
[0022]該方法進一步包括:在第二時間段內(nèi)，響應(yīng)于第三時鐘信號，接收來自D觸發(fā)器的第二輸入節(jié)點的第二輸入信號至D觸發(fā)器，其中，第二輸入信號具有第一擺幅；根據(jù)第二輸入信號產(chǎn)生具有第二擺幅的第三信號；從D觸發(fā)器的第一輸出端輸出第三信號；以及響應(yīng)于與第三時鐘信號互補的第二時鐘信號，從D觸發(fā)器的第二輸出端輸出第二輸入信號。
[0023]其中，在第一時間段內(nèi)，第三時鐘是非切換信號，以及在第二時間段內(nèi)，第一時鐘 是非切換信號。
【專利附圖】

【附圖說明】
[0024]為了更全面地理解實施例及其優(yōu)勢，現(xiàn)將結(jié)合附圖所進行的描述作為參考，其中:
[0025]圖1示出了根據(jù)示例性實施例的D觸發(fā)器的框圖，其中，D觸發(fā)器包括多個輸入端和內(nèi)置在D觸發(fā)器中的電平轉(zhuǎn)換器；
[0026]圖2示出了根據(jù)可選的示例性實施例的D觸發(fā)器的框圖，其中，D觸發(fā)器包括內(nèi)置在D觸發(fā)器中的電平轉(zhuǎn)換器,用來接收來自多輸入端開關(guān)(switch)的輸出；
[0027]圖3示出了實現(xiàn)圖1所示的D觸發(fā)器的D觸發(fā)器的電路圖；
[0028]圖4示出了圖3所示的D觸發(fā)器中節(jié)點電壓的示例性時序圖；以及
[0029]圖5示出了圖3所示的D觸發(fā)器使用的示例性時鐘信號。
【具體實施方式】
[0030]下面，詳細討論本發(fā)明各實施例的制造和使用。然而，應(yīng)該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實現(xiàn)的可應(yīng)用的概念。所討論的具體實施例僅僅示出了制造和使用本發(fā)明的具體方式，而不用于限制本發(fā)明的范圍。
[0031]根據(jù)不同的示例性實施例，提供了 D觸發(fā)器(DFF)。討論了實施例的變化和操作。在所有圖和示出的實施例中，相同的參考數(shù)字用于表示相同元件。
[0032]圖1示出了 DFFlO的框圖。在一些實施例中，DFFlO是包括多個輸入端DIN1、DIN2...和DINx的多輸入端DFF，其中，x是等于或大于2的整數(shù)。在可選的實施例中，DFFlO是單輸入端DFF，其包括作為單輸入端的DINl。輸入選擇節(jié)點SEL用于從輸入端DINl、DIN2...和DINx中選擇一個輸入端，被選擇的輸入端上的數(shù)據(jù)被傳送到輸出節(jié)點Q0UT，而未被選擇的輸入端上的數(shù)據(jù)不被傳送到輸出節(jié)點Q0UT。在一個特定的時段內(nèi)，從輸入端DINUDIN2...和DINx中最多選擇一個輸入端。輸入選擇節(jié)點SEL上的信號可以不斷地變化，使得在不同時期內(nèi)，可從輸入端DIN1、DIN2...和DINx中選擇出不同的輸入端。因此，通過控制輸入選擇節(jié)點SEL上的選擇控制信號，從輸入端DIN1、DIN2...和DINx中被選擇的輸入端上的數(shù)據(jù)就可以穿過開關(guān)SWl并提供給輸出節(jié)點Q0UT。
[0033]圖1還包括電平轉(zhuǎn)換器20，其用于接收穿過開關(guān)SWl的第一信號以及產(chǎn)生第二信號，其中第一信號具有第一擺幅，且第二信號的第二擺幅大于第一擺幅。根據(jù)一些實施例，第一擺幅等于或小于正電源電壓VDDL,例如,可以是1.2V。電平轉(zhuǎn)換器20將輸出信號輸出至輸出節(jié)點14，其中，輸出信號的擺幅等于大約正電源電壓VDDH。輸出節(jié)點14也是D觸發(fā)器10的輸出節(jié)點。在一些示例性實施例中，正電源電壓VDDH可以是大約2.5V。在一些實施例中，正電源電壓VDDH也可以介于大約正電源電壓VDDL的150%到250%之間，但是它們的相對值可以不同。電平轉(zhuǎn)換器20具有第二輸出節(jié)點16，第二輸出節(jié)點16的擺幅等于或小于正電源電壓VDDL。節(jié)點16上的輸出信號穿過開關(guān)SW2并且輸出至輸出節(jié)點Q0UT，輸出節(jié)點QOUT是DFFlO的輸出節(jié)點。
[0034]電平轉(zhuǎn)換器20進一步包括輸入節(jié)點18，該輸入節(jié)點18用于接收電壓(占空比控制電壓)并且使用占空比控制電壓調(diào)節(jié)電平轉(zhuǎn)換器20的占空比。因此，通過調(diào)整占空比控制信號，就可以調(diào)節(jié)電平轉(zhuǎn)換器20的輸出節(jié)點14上的輸出信號的占空比。
[0035]互補時鐘CLK和CLKB用來操作DFF10，并且被提供給各自的時鐘節(jié)點(也可分別使用參考符號CLK和CLKB來表示)。在一些示例性實施例中，在時鐘信號CLK的上升沿將從輸入端DIN1，DIN2...DINx之間選擇的輸入端上的數(shù)據(jù)傳送給節(jié)點12，然后再傳送給電平轉(zhuǎn)換器20的輸出節(jié)點16。在可選的實施例中，可以使用時鐘信號CLK的下降沿。在時鐘信號CLKB的上升沿可以將節(jié)點16上存儲的數(shù)據(jù)傳送到輸出節(jié)點Q0UT，但是，也可以使用下降沿。因此，圖1所示的DFFlO具有捕捉來自其輸入端(如節(jié)點12)上的值的功能，也具有將該值傳送到輸出節(jié)點14和16的功能。
[0036]圖2示出了根據(jù)可選的實施例的DFF10。除了圖1所示的多輸入端的開關(guān)SWl被分隔成多輸入端開關(guān)SWO和開關(guān)SW1’之外,這些實施例與圖1所不的實施例相似。在不出的實施例中，開關(guān)SW1’是DFFlO的集成部分，且多輸入端開關(guān)SWO在DFFlO的外部。但是，在可選的實施例中，多輸入端開關(guān)SWO也可以是DFFlO的集成部分。
[0037]圖3示出了實現(xiàn)圖1所示的DFFlO的示例性電路圖。在示出的示例性實施例中，開關(guān)SWl包括NMOS晶體管麗I和麗2，每個晶體管具有連接到節(jié)點12的源極/漏極(即源極或漏極)。例如，輸入端DF和DR對應(yīng)于圖1所示的輸入端DINl和DIN2。雖然用兩個輸入端作為例子，但是可以將附加的輸入端和附加的MOS晶體管(未示出)添加并連接到節(jié)點12，其中，附加的輸入端和MOS晶體管可以與輸入端DF和DR以及NMOS晶體管麗I和MN2大致相同。在一些實施例中，可以具有16、32、64、128、256或更多輸入端以及連接到節(jié)點12的相應(yīng)的NMO晶體管。在可選的實施例中，在開關(guān)SWl中可以使用PMOS晶體管代替NMOS晶體管。
[0038]時鐘節(jié)點CLKlF和CLKlR形成圖1所示的輸入選擇節(jié)點SEL。時鐘節(jié)點CLKlF和CLKlR上的時鐘信號也可分別表示為CLKlF和CLK1R。時鐘信號CLKlF和CLKlR分別提供給NMOS晶體管麗I和麗2的柵極，以控制輸入節(jié)點DF和DR與節(jié)點12之間的連接。使用時鐘源24可以產(chǎn)生時鐘信號CLK1F、CLKlR和CLKB。這樣配置時鐘源24，使得在一段時間內(nèi)，最多可以切換(toggle)時鐘信號CLKlF和CLKlR中的一個，但不切換其他時鐘信號。通過整篇描述，切換的時鐘信號(CLK1F或CLK1R，但不是兩者都)被稱為有源時鐘信號，而不接收切換的時鐘信號的節(jié)點CLKlF和CLKlR中的一個用作接收無源時鐘信號。被有源時鐘信號控制的輸入節(jié)點DF或DR也被稱為有源輸入節(jié)點，且被無源時鐘信號控制的輸入節(jié)點DF或DR被稱為無源輸入節(jié)點。例如，假如在一時刻，時鐘信號CLKlF進行切換，而時鐘節(jié)點CLKlR不接收任何切換的時鐘信號，在該時間段內(nèi)，時鐘信號CLKlF被稱為有源時鐘信號，時鐘信號CLK1R(因為其不切換，所以從理論上講，其不是時鐘信號)被稱為無源時鐘信號。因此，輸入節(jié)點DF和DR被分別稱為有源輸入節(jié)點和無源節(jié)點。如果存在兩個以上輸入端，也會存在兩個以上時鐘信號，并且在一時間段內(nèi)，時鐘信號中最多一個是有源時鐘信號，而其他時鐘信號是不切換的無源時鐘信號。
[0039]時鐘信號CLKB是切換的有源時鐘信號的互補信號,在一已選擇的時間段內(nèi)，該時鐘信號CLKB可以是時鐘信號CLKlF或者CLK1R，但不可兩者皆是。例如，圖5示出了示例性時鐘信號CLK1F、CLKlR和CLKB。在時間段TPl內(nèi)，時鐘信號CLKlF是有源的，時鐘信號CLKlR是無源的。因此，在時間段TPl內(nèi)，時鐘信號CLKB是時鐘信號CLKlF的互補信號。在時間段TP2內(nèi)，時鐘信號CLKlR是有源的，且時鐘信號CLKlF是無源的。因此，在時間段TP2內(nèi)，時鐘信號CLKB是時鐘信號CLKlR的互補信號。
[0040]在后續(xù)的實施例討論中，假設(shè)輸入節(jié)點DF是有源輸入節(jié)點，來解釋實施例的概念。圖4示出了圖3所示的DFFlO的示例性序列時序圖，其中，示出了 DFFlO的不同節(jié)點的波形。在這些波形中，信號LCLK表示被時鐘源24使用的示例性信號，以產(chǎn)生時鐘信號CLK1F、CLKlR和CLKB。在下列關(guān)于DFFlO的示例性操作的討論中，可以從引用的圖3和圖4中找到討論的參考符號。參見圖4，在時鐘CLKlF的上升沿(圖4中的時間點Tl)，接通導(dǎo)通NMOS晶體管麗I (圖3)，因此輸入節(jié)點DF上的信號被傳送到節(jié)點12。如圖4所示，在時間點Tl的輸入節(jié)點DF上的輸入信號是邏輯高信號，如，1.2V。由于NMOS晶體管麗I的特點，節(jié)點12上的信號擺幅小于時鐘信號CLKlF的擺幅，兩者差值等于NMOS晶體管麗I的閾值電壓。為了補償這種差值，可以過驅(qū)動時鐘信號CLKlF(和CLKlR和CLKB)以保證使節(jié)點12上的信號擺幅增大。例如，假設(shè)輸入節(jié)點DF(圖3)上的輸入信號的擺幅等于電源電壓VDDL (例如，1.2V)，那么，將時鐘信號CLKlF的擺幅設(shè)置為1.5V，再假設(shè)NMOS晶體管麗I的閾值電壓是0.3V，這樣，從而將節(jié)點12上的信號擺幅恢復(fù)到VDDL。由于過驅(qū)動時鐘信號CLK1F、CLK1R和CLKB，所以開關(guān)SWl和SW2 (圖1)可以具有簡單的結(jié)構(gòu)，例如，使用單NMOS晶體管而不是通道柵極(passing gate),這樣,使得開關(guān)SWl和SW2的芯片占用面積減少了。
[0041]由于邏輯高信號被發(fā)送到節(jié)點12，反相器INVl (圖3)將節(jié)點12上的邏輯高信號轉(zhuǎn)換為邏輯低信號(VSS，例如，其可以是電接地)并將該邏輯低信號放置在節(jié)點22上。因此，節(jié)點16通過電平轉(zhuǎn)換器20的操作獲得邏輯低信號。在時間點T2(圖4)上，時鐘信號CLKB的上升沿使NMOS晶體管麗3 (圖3)被接通導(dǎo)通，因此，反相器INV2 (圖3)的輸入端接收邏輯低信號且輸出邏輯高信號至輸出節(jié)點Q0UT。因此，在時間點Tl (圖4)被捕捉到的邏輯高信號被輸出到節(jié)點Q0UT。
[0042]示出的時間點Τ3和Τ4用來表示在時間點Τ3，從輸入節(jié)點DF上捕捉邏輯低信號，然后在時間點Τ4，將該邏輯低信號輸出到輸出節(jié)點Q0UT。
[0043]輸入節(jié)點DF和DR上的輸入信號和節(jié)點12、22、16和QOUT上的信號被稱為具有第一擺幅的小擺幅信號。小擺幅信號可以在OV和VDDL(例如1.2V)之間進行切換，因此，第一擺幅是VDDL。電平轉(zhuǎn)換器20接收來自節(jié)點12和22的輸入信號，然后將輸入信號電平位移成具有第二擺幅的高擺幅信號，其中第二擺幅大于第一擺幅。例如，高擺幅信號可以在OV和VDDH(例如，2.5V)之間進行切換，因此，第二擺幅是VDDH。高擺幅信號可以通過輸出節(jié)點14從DFFlO中輸出。圖4示出了輸出節(jié)點14上的輸出信號的波形。
[0044]再參見圖3，在一些示例性實施例中，電平轉(zhuǎn)換器20包括NMOS晶體管MN4、麗5、MN6和MN7以及PMOS晶體管MP1、MP2、MP3和MP4。晶體管MN4、MN6、MP3和MPl是串聯(lián)在一起,且晶體管麗5、麗7、MP4和MP2是串聯(lián)在一起。NMOS晶體管MN6和麗7的柵極連接到正電源電壓VDDL。正電源電壓VDDH為電平轉(zhuǎn)換器20供電。PMOS晶體管MPl、MP2、MP3和MP4形成鎖存器。
[0045]PMOS晶體管MP3和MP4的柵極連接到輸入節(jié)點18，用于接收占空比控制電壓VDCC。占空比控制電壓VDCC接近于電壓VDDL并且可以在電壓VDDL周圍進行調(diào)整。通過調(diào)整占空比控制電壓VDCC，就可以調(diào)整提供給輸出節(jié)點14和QOUT的輸出信號的占空比。例如，參見圖4中節(jié)點14上的輸出信號，可以調(diào)節(jié)脈沖寬度PWl等于脈沖寬度PW2，其中，脈沖寬度PWl是半電壓電平VDDH/2以上的脈沖的寬度，而脈沖寬度PW2是半電壓電平VDDH/2以下的脈沖的寬度。
[0046]在電平轉(zhuǎn)換器20中，所有的MOS晶體管都可以使用薄氧化物。例如，假設(shè)電源電壓VDDH是大約2.5V，電源電壓VDDL和占空比控制電壓VDCC是大約1.2V，可以將電平轉(zhuǎn)換器20中的所有MOS晶體管的柵極氧化物配置為電壓等于或小于大約1.3V。因此，使用薄氧化物可以形成電平轉(zhuǎn)換器20中的所有MOS晶體管，使得電平轉(zhuǎn)換器20的芯片占用面積變小。類似地，DFFlO中的所有MOS晶體管可以使用薄氧化物。
[0047]在實施例中，多輸入端DFF可以選擇性地接收來自多個輸入端的輸入信號并且將被選擇的輸入信號輸出。因此，提高了操作效率。此外，內(nèi)置的電平轉(zhuǎn)換器從接收的小擺幅信號中產(chǎn)生高擺幅信號。從多輸入端DFF中產(chǎn)生的高擺幅信號可以用于不同應(yīng)用中，包括但不限于，動態(tài)圖案生成器(DPG)，它們是用于控制電子束的電子反應(yīng)裝置，而電子束直接寫入集成電路制造過程中的晶圓。
[0048]根據(jù)實施例，D觸發(fā)器包括內(nèi)置的第一開關(guān)、電平轉(zhuǎn)換器以及第二開關(guān)。第一開關(guān)包括第一輸入端和第一輸出端。電平轉(zhuǎn)換器包括連接到第一輸入端的第二輸入端，和第二輸出端。第二開關(guān)包括連接到第二輸出端的第三輸入端，和第三輸出端。第一輸入端和第三輸出端形成D觸發(fā)器的輸入端和輸出端。
[0049]根據(jù)其他實施例，器件包括第一開關(guān)和第二開關(guān)。第一開關(guān)包括第一輸入端，第二輸入端，第一輸出端和至少一個輸入選擇節(jié)點。將至少一個輸入選擇節(jié)點配置成控制第一和第二輸入端中的第一個和第一輸出端之間的第一連接，以及配置成控制第一和第二輸入端中的第二個和第一輸出端之間的第二連接。第二開關(guān)包括連接到第一輸出端的第三輸入端，和第二輸出端。第一開關(guān)和第二開關(guān)形成一個多輸入端D觸發(fā)器。
[0050]根據(jù)其他實施例，一種方法包括:在第一時間段內(nèi)，響應(yīng)于第一時鐘信號，接收來自D觸發(fā)器的第一輸入節(jié)點的第一輸入信號至D觸發(fā)器，其中，第一輸入信號具有第一擺幅。該方法還包括:從第一輸入信號產(chǎn)生具有第二擺幅的第二信號，其中第二擺幅大于第一擺幅；從D觸發(fā)器的第一輸出端輸出第二信號；以及響應(yīng)于第二時鐘信號，其是第一時鐘信號的互補信號，從D觸發(fā)器的第二輸出端輸出第一輸入信號。
[0051]盡管已經(jīng)詳細地描述了本發(fā)明及其優(yōu)勢，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的本發(fā)明主旨和范圍的情況下，做各種不同的改變，替換和更改。而且，本申請的范圍并不僅限于本說明書中描述的工藝、機器、制造、材料組分、裝置、方法和步驟的特定實施例。作為本領(lǐng)域普通技術(shù)人員應(yīng)理解，通過本發(fā)明，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與根據(jù)本發(fā)明所采用的所述相應(yīng)實施例基本相同的功能或獲得基本相同結(jié)構(gòu)的工藝、機器、制造、材料組分、裝置、方法或步驟本發(fā)明可以被使用。因此，所附權(quán)利要求應(yīng)該包括在這樣的工藝、機器、制造、材料組分、裝置、方法或步驟的范圍內(nèi)。此外，每條權(quán)利要求構(gòu)成單獨的實施例，并且多個權(quán)利要求和實施例的組合在本發(fā)明的范圍內(nèi)。
【權(quán)利要求】
1.一種器件，包括: 第一開關(guān)，包括第一輸入端和第一輸出端； 電平轉(zhuǎn)換器，包括: 第二輸入端，連接到所述第一輸入端；和 第二輸出端；以及 第二開關(guān)，包括: 第三輸入端，連接到所述第二輸出端；和 第三輸出端，所述第一開關(guān)、所述電平轉(zhuǎn)換器和所述第二開關(guān)形成D觸發(fā)器，并且所述第一輸入端和第三輸出端形成所述D觸發(fā)器的輸入端和輸出端。
2.根據(jù)權(quán)利要求1所述的器件，其中，所述電平轉(zhuǎn)換器被配置成根據(jù)所述第一輸入端上的小擺幅信號產(chǎn)生大擺幅信號，所述大擺幅信號的擺幅大于所述小擺幅信號的擺幅。
3.根據(jù)權(quán)利要求2所述的器件，其中，所述電平轉(zhuǎn)換器進一步包括第四輸出端，所述第四輸出端被配置成將所述大擺幅信號輸出至所述D觸發(fā)器的外部。
4.根據(jù)權(quán)利要求1所述的器件，其中，所述電平轉(zhuǎn)換器包括占空比控制輸入端，并且所述電平轉(zhuǎn)換器被配置成響應(yīng)于所述占空比控制輸入端上的電壓變化調(diào)整所述第三輸出端上的信號的占空比。
5.根據(jù)權(quán)利要求1所述的器件，其中，所述第一開關(guān)是多輸入端開關(guān)，其包括: 第四輸入端；以及 至少一個輸入選擇節(jié)點，所述第一開關(guān)被配置成響應(yīng)于所述至少一個輸入選擇節(jié)點上的選擇信號選擇來自所述第一輸入端或所述第四輸入端的信號，并將該信號傳送到所述第一輸出端。
6.根據(jù)權(quán)利要求5所述的器件，其中，所述第一開關(guān)包括: 第一 NMOS晶體管，包括連接到所述第一開關(guān)的所述第一輸入端的第一源極/漏極區(qū)以及連接到所述第一輸出端的第二源極/漏極區(qū)；以及 第二 NMOS晶體管，包括連接到所述第一開關(guān)的所述第四輸入端的第三源極/漏極區(qū)以及連接到所述第一輸出端的第四源極/漏極區(qū)，并且所述至少一個輸入選擇節(jié)點包括: 第一時鐘輸入端，連接到所述第一 NMOS晶體管的柵極；以及 第二時鐘輸入端，連接到所述第二 NMOS晶體管的柵極。
7.根據(jù)權(quán)利要求6所述的器件，進一步包括時鐘源，所述時鐘源包括: 第一輸出端，連接到所述第一 NMOS晶體管的柵極； 第二輸出端，連接到所述第二 NMOS晶體管的柵極；以及 第三輸出端，連接到所述第二開關(guān)，其中，所述時鐘源被配置成: 將第一時鐘信號輸出至所述時鐘源的第一輸出端； 將第二時鐘信號輸出至所述時鐘源的第二輸出端，所述時鐘源被配置成使所述第一時鐘信號和所述第二時鐘信號中的至多一個在一個時間段內(nèi)進行切換；以及 將第三時鐘信號輸出至所述時鐘源的第三輸出端，所述時鐘源被配置成產(chǎn)生所述第三時鐘信號作為所述第一時鐘信號和所述第二時鐘信號中的被切換時鐘信號的互補信號。
8.一種器件，包括: 第一開關(guān)，包括:第一輸入端和第二輸入端； 第一輸出端；和 至少一個輸入選擇節(jié)點，被配置成控制所述第一輸入端和所述第二輸入端中的第一端與所述第一輸出端之間的第一連接，以及控制所述第一輸入端和所述第二輸入端中的第二端與所述第一輸出端之間的第二連接；以及第二開關(guān)，包括: 第三輸入端，連接到所述第一輸出端；和 第二輸出端，所述第一開關(guān)和所述第二開關(guān)形成多輸入D觸發(fā)器。
9.根據(jù)權(quán)利要求8所述的器件，其中，所述第一開關(guān)進一步包括: 第一 NMOS晶體管，包括: 第一源極/漏極區(qū)，連接到所述第一輸入端； 第二源極/漏極區(qū)，連接到所述第一輸出端；和 第一柵極，連接到所述至少一個輸入選擇節(jié)點；以及 第二 NMOS晶體管，包括: 第三源極/漏極區(qū)，連接到所述第二輸入端； 第四源極/漏極區(qū)，連接到所述第一輸出端；以及 第二柵極，連接到所述至少一個輸入選擇節(jié)點。
10.一種方法，包括: 在第一時間段內(nèi)，響應(yīng)于第一時鐘信號，接收來自D觸發(fā)器的第一輸入節(jié)點的第一輸入信號至所述D觸發(fā)器，其中，所述第一輸入信號具有第一擺幅； 根據(jù)所述第一輸入信號產(chǎn)生具有第二擺幅的第二信號，所述第二擺幅大于所述第一擺幅; 從所述D觸發(fā)器的第一輸出端輸出所述第二信號；以及 響應(yīng)于與所述第一時鐘信號互補的第二時鐘信號，從所述D觸發(fā)器的第二輸出端輸出所述第一輸入信號。
【文檔編號】H03K3/012GK103580650SQ201310153258
【公開日】2014年2月12日 申請日期:2013年4月27日 優(yōu)先權(quán)日:2012年7月20日
【發(fā)明者】詹豪杰, 余宗欣 申請人:臺灣積體電路制造股份有限公司