專利名稱：一種基于憶阻器的方波和鋸齒波產(chǎn)生電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于非正弦信號產(chǎn)生電路技術(shù)領(lǐng)域。具體涉及一種基于憶阻器的方波和鋸齒波產(chǎn)生電路。
背景技術(shù)：
一些電子系統(tǒng)，尤其是數(shù)字系統(tǒng)需要的信號，如方波、鋸齒波等，可以通過非正弦波產(chǎn)生電路來產(chǎn)生，并且獲得了廣泛的應(yīng)用。在傳統(tǒng)的方波和鋸齒波產(chǎn)生電路中為了實現(xiàn)輸出信號幅值、頻率和占空比可調(diào)，一般采用電位器替代電路中的電阻，通過調(diào)節(jié)電位器的阻值來分別改變幅值、頻率和占空t匕。目前，廣泛使用的電位器主要有模擬式機械電位器和數(shù)字電位器兩種。由于機械式電位器的穩(wěn)定性不高，且不易于實現(xiàn)自動控制，而數(shù)字電位器的阻值為離散值，調(diào)節(jié)范圍窄，在很大程度上影響了方波和鋸齒波產(chǎn)生電路的精度和穩(wěn)定性。

發(fā)明內(nèi)容
本發(fā)明旨在克服上述技術(shù)缺陷，目的是提供一種結(jié)構(gòu)簡單、精度高、穩(wěn)定性好和易于實現(xiàn)自動控制的基于憶阻器的方波和鋸齒波產(chǎn)生電路。為實現(xiàn)上述發(fā)明目的，本發(fā)明采用的技術(shù)方案是該方波和鋸齒波產(chǎn)生電路由同相輸入遲滯比較器模塊、充放電時間常數(shù)可調(diào)的積分電路、第一可變增益放大模塊、第二可變增益放大模塊和控制模塊組成?？刂颇K與同相輸入遲滯比較器模塊、充放電時間常數(shù)可調(diào)的積分電路、第一可變增益放大模塊和第二可變增益放大模塊分別連接。同相輸入遲滯比較器模塊由第一憶阻器電路、比較器和第一電阻組成。第一憶阻器電路的端子M11和第一電阻的端子R11分別與比較器的輸入端V1+連接，第一憶阻器電路的端子M12與比較器的輸出端Vltj連接；第一憶阻器電路的端子VT11和VT12分別與控制模塊連接，比較器的輸入端V1-與參考地連接，第一電阻的端子R12與充放電時間常數(shù)可調(diào)的積分電路連接，比較器的輸出端 '。與充放電時間常數(shù)可調(diào)的積分電路和第一可變增益放大模塊分別連接。充放電時間常數(shù)可調(diào)的積分電路由第二憶阻器電路、第二電阻、二極管D2、第一運算放大器、二極管D1和電容組成。第二憶阻器電路的端子M21與第二電阻的端子R21連接，第二憶阻器電路的端子M22與二極管D1的陽極D1+連接，二極管D1的陰極D1-與二極管D2的陽極D2+、電容的端子C1和第一運算放大器的輸入端V2_分別連接，第二電阻的端子R22與二極管D2的陰極D2_連接，電容的端子C2和第一運算放大器的輸出端V2。連接；第二憶阻器電路的端子VT21和VT22分別與控制模塊連接，第二憶阻器電路的端子M21和第二電阻的端子R21分別與同相輸入遲滯比較器模塊中的比較器連接，第一運算放大器的輸入端V2+與參考地連接，第一運算放大器的輸出端\0與同相輸入遲滯比較器模塊中的第一電阻連接，第一運算放大器的輸出端\0與第二可變增益放大模塊連接。第一可變增益放大模塊的輸入端VI1與同相輸入遲滯比較器模塊連接，第一可變增益放大模塊的輸入端VT31和VT32分別與控制模塊連接，第一可變增益放大模塊的輸出端VO1與第一外圍電路的輸入端Vwl連接。第二可變增益放大模塊的輸入端VI2與充放電時間常數(shù)可調(diào)的積分電路連接，第二可變增益放大模塊的輸入端VT41和VT42分別與控制模塊連接，第二可變增益放大模塊的輸出端VO2與第二外圍電路的輸入端Vw2連接?？刂颇K的輸出端CV1JP (^12與同相輸入遲滯比較器模塊中第一憶阻器電路的端子VT11和VT12對應(yīng)連接，控制模塊的輸出端CV2I和CV22與充放電時間常數(shù)可調(diào)的積分電路中第二憶阻器電路的端子VT21和VT22對應(yīng)連接，控制模塊的輸出端CV31和CV32與第一可變增益放大模塊的輸入端VT31和VT32對應(yīng)連接，控制模塊的輸出端CV41和CV42與第二可變增益放大模塊的輸入端VT41和VT42對應(yīng)連接。所述第一可變增益放大模塊由第三憶阻器電路、第二運算放大器和第三電阻組成。第三憶阻器電路的端子M32與第三電阻的端子R31和第二運算放大器的輸入端V3_分別連接，第三憶阻器電路的端子M31接第一可變增益放大模塊的輸入端VI1，第三憶阻器電路的端子CS11接第一可變增益放大模塊的輸入端VT31，第三憶阻器電路的端子CS12接第一可變增益放大模塊的輸入端VT32，第二運算放大器的輸入端V3+與參考地連接，第三電阻的端子R32和第二運算放大器的輸出端V3。分別接第一可變增益放大模塊的輸出端VO115所述第二可變增益放大模塊由第四憶阻器電路、第三運算放大器和第四電阻組成。第四憶阻器電路的端子M42與第三運算放大器的輸入端V4_和第四電阻的端子R41分別連接，第四憶阻器電路的端子M41接第二可變增益放大模塊的輸入端VI2，第四憶阻器電路的端子CS21接第二可變增益放大模塊的輸入端VT41，第四憶阻器電路的端子CS22接第二可變增益放大模塊的輸入端VT42，第三運算放大器的輸入端V4+與參考地連接，第四電阻的端子R42和第三運算放大器的輸出端V4。分別接第二可變增益放大模塊的輸出端V02。
`
所述控制模塊由第一模擬開關(guān)、第二模擬開關(guān)、第三模擬開關(guān)、第四模擬開關(guān)、第五模擬開關(guān)、第六模擬開關(guān)、第七模擬開關(guān)、第八模擬開關(guān)和控制電路組成。第一模擬開關(guān)的輸入端X1與控制電路的輸出端Vpl連接,第一模擬開關(guān)的輸出端Y1接控制模塊的輸出端CV11,第二模擬開關(guān)的輸入端X2與控制電路的輸出端Vnl連接，第二模擬開關(guān)的輸出端Y2接控制模塊的輸出端CV12，第一模擬開關(guān)的輸入端C1和第二模擬開關(guān)的輸入端C2分別與控制電路的輸出端Vca連接。第三模擬開關(guān)的輸入端X3與控制電路的輸出端Vp2連接，第三模擬開關(guān)的輸出端Y3接控制模塊的輸出端CV21，第四模擬開關(guān)的輸入端X4與控制電路的輸出端Vn2連接，第四模擬開關(guān)的輸出端Y4接控制模塊的輸出端CV22，第三模擬開關(guān)的輸入端C3和第四模擬開關(guān)的輸入端C4分別與控制電路的輸出端\2連接。第五模擬開關(guān)的輸入端X5與控制電路的輸出端Vp3連接，第五模擬開關(guān)的輸出端Y5接控制模塊的輸出端CV31，第六模擬開關(guān)的輸入端X6與控制電路的輸出端Vn3連接，第六模擬開關(guān)的輸出端Y6接控制模塊的輸出端CV32，第五模擬開關(guān)的輸入端C5和第六模擬開關(guān)的輸入端C6分別與控制電路的輸出端Ve3連接。第七模擬開關(guān)的輸入端X7與控制電路的輸出端Vp4連接，第七模擬開關(guān)的輸出端Y7接控制模塊的輸出端CV41，第八模擬開關(guān)的輸入端X8與控制電路的輸出端Vn4連接，第八模擬開關(guān)的輸出端Y8接控制模塊的輸出端CV42，第七模擬開關(guān)的輸入端C7和第八模擬開關(guān)的輸入端C8分別與控制電路的輸出端Ve4連接。所述第一憶阻器電路由第一憶阻器和第五電阻組成，第一憶阻器的端子I2與第五電阻的端子Rml連接；第一憶阻器的端子Mml接第一憶阻器電路的端子M11和端子VT11,第一憶阻器的端子Mm2和第五電阻的端子Rml分別接第一憶阻器電路的端子VT12，第五電阻的端子Rm2接第一憶阻器電路的端子M12。所述第二憶阻器電路由第二憶阻器和第六電阻組成，第二憶阻器的端子I4與第六電阻的端子Rm3連接；第二憶阻器的端子Mm3接第二憶阻器電路的端子M21和端子VT21，第二憶阻器的端子Mm4和第六電阻的端子Rm3分別接第二憶阻器電路的端子VT22,第六電阻的端子Rm4接第二憶阻器電路的端子M22。所述第三憶阻器電路由第三憶阻器和第七電阻組成，第三憶阻器的端子I與第七電阻的端子Rm5連接；第三憶阻器的端子Mm5接第三憶阻器電路的端子M31和端子CS11,第三憶阻器的端子Mm6和第七電阻的端子Rm5分別接第三憶阻器電路的端子CS12,第七電阻的端子Rm6接第三憶阻器電路的端子M32。所述第四憶阻器電路由第四憶阻器和第八電阻組成，第四憶阻器的端子I8與第八電阻的端子Rm7連接；第四憶阻器的端子Mm7接第四憶阻器電路的端子M41和端子CS21，第四憶阻器的端子Mm8和第八電阻的端子Rm7分別接第四憶阻器電路的端子CS22，第八電阻的端子Rm8接第四憶阻器電路的端子M42。由于采用上述技術(shù)方案，本發(fā)明在傳統(tǒng)的方波和鋸齒波產(chǎn)生電路中加入4個憶阻器電路，通過控制模塊能改變第一憶阻器電路的電阻值，即能改變方波信號和鋸齒波信號的頻率；通過控制模塊能改變第二憶阻器電路的電阻值，即能改變方波信號的占空比和鋸齒波信號的波形；通過控制模塊能改變第三憶阻器電路的電阻值，即能改變方波信號的幅值；通過控制模塊能改變第四憶阻器電路的電阻值，即能改變鋸齒波信號的幅值。本發(fā)明采用的調(diào)整憶阻器阻值的控制模塊比調(diào)整數(shù)字電位器阻值的控制電路的結(jié)構(gòu)更為簡單；本發(fā)明采用的憶阻器和數(shù)字電位器相比較，憶阻器阻值的變化是連續(xù)而不是離散的，其控制精度得到了很大的提高，本發(fā)明采用的憶阻器和機械式電位器相比，憶阻器阻值的變化穩(wěn)定性好且易于實現(xiàn)自動控制。因此，本發(fā)明具有結(jié)構(gòu)簡單、精度高、穩(wěn)定性好和易于實現(xiàn)自動控制的優(yōu)點。


圖1是本發(fā)明的一種結(jié)構(gòu)示意 圖2是圖1中第一可變增益放大模塊14的結(jié)構(gòu)示意 圖3是圖1中第二可變增益放大模塊13的結(jié)構(gòu)示意 圖4是圖1中控制模塊12的結(jié)構(gòu)示意 圖5是圖1中第一憶阻器電路2的結(jié)構(gòu)示意 圖6是圖1中第二憶阻器電路5的結(jié)構(gòu)示意 圖7是圖2中第三憶阻器電路15的結(jié)構(gòu)示意 圖8是圖3中第四憶阻器電路18的結(jié)構(gòu)示意圖。
具體實施方式
下面結(jié)合附圖和具體實施方式
對本發(fā)明做進一步的描述，并非對本發(fā)明保護范圍的限制。
實施例—種基于憶阻器的方波和鋸齒波產(chǎn)生電路。該電路如圖1所示，由同相輸入遲滯比較器模塊(I)、充放電時間常數(shù)可調(diào)的積分電路(7)、第一可變增益放大模塊(14)、第二可變增益放大模塊(13)和控制模塊(12)組成?？刂颇K(12)與同相輸入遲滯比較器模塊(I)、充放電時間常數(shù)可調(diào)的積分電路(7)、第一可變增益放大模塊(14)和第二可變增益放大模塊(13)分別連接。同相輸入遲滯比較器模塊⑴由第一憶阻器電路(2)、比較器(3)和第一電阻(4)組成。第一憶阻器電路⑵的端子M11和第一電阻(4)的端子R11分別與比較器(3)的輸入端V1+連接，第一憶阻器電路⑵的端子M12與比較器(3)的輸出端V1。連接；第一憶阻器電路⑵的端子VT11和VT12分別與控制模塊(12)連接，比較器(3)的輸入端V1-與參考地連接，第一電阻⑷的端子R12與充放電時間常數(shù)可調(diào)的積分電路(7)連接，比較器(3)的輸出端V1。與充放電時間常數(shù)可調(diào)的積分電路(7)和第一可變增益放大模塊(14)分別連接。充放電時間常數(shù)可調(diào)的積分電路(7)由第二憶阻器電路(5)、第二電阻(6)、二極管D2(8)、第一運算放大器(9)、二極管D1(IO)和電容(11)組成。第二憶阻器電路(5)的端子M21與第二電阻(6)的端子R21連接，第二憶阻器電路(5)的端子M22與二極管D1 (10)的陽極D1+連接，二極管D1 (10)的陰極D1-與二極管D2(S)的陽極D2+、電容(11)的端子C1和第一運算放大器(9)的輸入端V2_分別連接，第二電阻(6)的端子R22與二極管D2 (8)的陰極D2_連接，電容(11)的端子C2和第一運算放大器(9)的輸出端％。連接；第二憶阻器電路
(5)的端子VT21和VT22分別與控制模塊(12)連接，第二憶阻器電路(5)的端子M21和第二電阻(6)的端子R21分別與同相輸入遲滯比較器模塊⑴中的比較器(3)連接，第一運算放大器(9)的輸入端V2+與參考地連接，第一運算放大器(9)的輸出端V2。與同相輸入遲滯比較器模塊(I)中的第一電阻(4)連接，第一運算放大器(9)的輸出端V2。與第二可變增益放大模塊(13)連接。第一可變增益放大模塊(14)的輸入端VI1與同相輸入遲滯比較器模塊⑴連接，第一可變增益放大模塊(14)的輸入端VT31和VT32分別與控制模塊(12)連接，第一可變增益放大模塊(14)的輸出端VO1與第一外圍電路的輸入端Vwl連接。第二可變增益放大模塊(13)的輸入端VI2與充放電時間常數(shù)可調(diào)的積分電路(7)連接，第二可變增益放大模塊(13)的輸入端VT41和VT42分別與控制模塊(12)連接，第二可變增益放大模塊(13)的輸出端VO2與第二外圍電路的輸入端Vw2連接?？刂颇K(12)的輸出端CV11和CV12與同相輸入遲滯比較器模塊⑴中第一憶阻器電路⑵的端子VT11和VT12對應(yīng)連接，控制模塊(12)的輸出端CV2I和CV22與充放電時間常數(shù)可調(diào)的積分電路(7)中第二憶阻器電路(5)的端子VT21和VT22對應(yīng)連接，控制模塊
(12)的輸出端CV31和CV32與第一可變增益放大模塊(14)的輸入端VT31和VT32對應(yīng)連接，控制模塊(12)的輸出端CV41和CV42與第二可變增益放大模塊(13)的輸入端VT41和VT42對應(yīng)連接。如圖2所示，本實施例所述第一可變增益放大模塊(14)由第三憶阻器電路(15)、第二運算放大器(16)和第三電阻(17)組成。第三憶阻器電路(15)的端子M32與第三電阻
(17)的端子R31和第二運算放大器(16)的輸入端V3_分別連接，第三憶阻器電路(15)的端子M31接第一可變增益放大模塊(14)的輸入端VI1，第三憶阻器電路(15)的端子CS11接第一可變增益放大模塊(14)的輸入端VT31，第三憶阻器電路(15)的端子CS12接第一可變增益放大模塊(14)的輸入端VT32，第二運算放大器(16)的輸入端V3+與參考地連接，第三電阻(17)的端子R32和第二運算放大器(16)的輸出端V3。分別接第一可變增益放大模塊(14)的輸出端VO115如圖3所示，本實施例所述第二可變增益放大模塊(13)由第四憶阻器電路(18)、第三運算放大器(19)和第四電阻(20)組成。第四憶阻器電路(18)的端子M42與第三運算放大器(19)的輸入端V4_和第四電阻(20)的端子R41分別連接，第四憶阻器電路(18)的端子M41接第二可變增益放大模塊(13)的輸入端VI2，第四憶阻器電路(18)的端子CS21接第二可變增益放大模塊(13)的輸入端VT41，第四憶阻器電路(18)的端子CS22接第二可變增益放大模塊(13)的輸入端VT42，第三運算放大器(19)的輸入端V4+與參考地連接，第四電阻(20)的端子R42和第三運算放大器(19)的輸出端V4。分別接第二可變增益放大模塊(13)的輸出端VO2。如圖4所示，本實施例所述控制模塊(12)由第一模擬開關(guān)(21)、第二模擬開關(guān)
(22)、第三模擬開關(guān)(23)、第四模擬開關(guān)(24)、第五模擬開關(guān)(26)、第六模擬開關(guān)(27)、第七模擬開關(guān)(28)、第八模擬開關(guān)(29)和控制電路(25)組成。第一模擬開關(guān)(21)的輸入端X1與控制電路(25)的輸出端Vpl連接,第一模擬開關(guān)
(21)的輸出端Y1接控制模塊(12)的輸出端CV11,第二模擬開關(guān)(22)的輸入端X2與控制電路(25)的輸出端Vnl連接，第二模擬開關(guān)(22)的輸出端Y2接控制模塊(12)的輸出端CV12,第一模擬開關(guān)(21)的輸入端C1和第二模擬開關(guān)(22)的輸入端C2分別與控制電路(25)的輸出端Vca連接。第三模擬開關(guān)(23)的輸入端X3與控制電路(25)的輸出端Vp2連接，第三模擬開關(guān)
(23)的輸出端乙接控制模塊(12)的輸出端CV21，第四模擬開關(guān)(24)的輸入端X4與控制電路(25)的輸出端Vn2連接，第四模擬開關(guān)(24)的輸出端Y4接控制模塊(12)的輸出端CV22,第三模擬開關(guān)(23)的輸入端C3和第四模擬開關(guān)(24)的輸入端C4分別與控制電路(25)的
輸出端Ve2連接。第五模擬開關(guān)(26)的輸入端X5與控制電路(25)的輸出端Vp3連接，第五模擬開關(guān)
(26)的輸出端Y5接控制模塊(12)的輸出端CV31，第六模擬開關(guān)(27)的輸入端X6與控制電路(25)的輸出端Vn3連接，第六模擬開關(guān)(27)的輸出端Y6接控制模塊(12)的輸出端CV32,第五模擬開關(guān)(26)的輸入端C5和第六模擬開關(guān)(27)的輸入端C6分別與控制電路(25)的
輸出端Ve3連接。第七模擬開關(guān)(28)的輸入端X7與控制電路(25)的輸出端Vp4連接，第七模擬開關(guān)(28)的輸出端Y7接控制模塊(12)的輸出端CV41，第八模擬開關(guān)(29)的輸入端X8與控制電路(25)的輸出端Vn4連接，第八模擬開關(guān)(29)的輸出端Y8接控制模塊(12)的輸出端CV42,第七模擬開關(guān)(28)的輸入端C7和第八模擬開關(guān)(29)的輸入端C8分別與控制電路(25)的輸出端Ve4連接。如圖5所示，本實施例所述第一憶阻器電路2由第一憶阻器30和第五電阻31組成，第一憶阻器30的端子Mm2與第五電阻31的端子Rml連接；第一憶阻器30的端子Mml接第一憶阻器電路2的端子M11和端子VT11,第一憶阻器30的端子Mm2和第五電阻31的端子Rffll分別接第一憶阻器電路2的端子VT12，第五電阻31的端子Rm2接第一憶阻器電路2的端子 M12。如圖6所示，本實施例所述第二憶阻器電路5由第二憶阻器32和第六電阻33組成，第二憶阻器32的端子Mm4與第六電阻33的端子Rm3連接；第二憶阻器32的端子Mm3接第二憶阻器電路5的端子M21和端子VT21，第二憶阻器32的端子Mm4和第六電阻33的端子Rffl3分別接第二憶阻器電路5的端子VT22，第六電阻33的端子Rm4接第二憶阻器電路5的端
子 M22。如圖7所示，本實施例所述第三憶阻器電路15由第三憶阻器34和第七電阻35組成，第三憶阻器34的端子Mm6與第七電阻35的端子Rm5連接；第三憶阻器34的端子Mm5接第三憶阻器電路15的端子M31和端子CS11,第三憶阻器34的端子Mm6和第七電阻35的端子Rffl5分別接第三憶阻器電路15的端子CS12，第七電阻35的端子Rm6接第三憶阻器電路15的
端子M32。如圖8所示，本實施例所述第四憶阻器電路18由第四憶阻器36和第八電阻37組成，第四憶阻器36的端子Mm8與第八電阻37的端子Rm7連接；第四憶阻器36的端子Mm7接第四憶阻器電路18的端子M41和端子CS21，第四憶阻器36的端子Mm8和第八電阻37的端子Rffl7分別接第四憶阻器電路18的端子CS22，第八電阻37的端子Rm8接第四憶阻器電路18的端子M42。本具體實施方式
在傳統(tǒng)的方波和鋸齒波產(chǎn)生電路中分別加入第一憶阻器電路2、第二憶阻器電路5、第二憶阻器電路15和第四憶阻器電路18，通過控制模塊12能改變第一憶阻器電路2的電阻值，即能改變方波信號和鋸齒波信號的頻率；通過控制模塊12能改變第二憶阻器電路5的電阻值，即能改變方波信號的占空比和鋸齒波信號的波形；通過控制模塊12能改變第三憶阻器電路15的電阻值，即能改變方波信號的幅值；通過控制模塊12能改變第四憶阻器電路18的電阻值，即能改變鋸齒波信號的幅值。本具體實施方式
采用的調(diào)整憶阻器阻值的控制模塊比調(diào)整數(shù)字電位器阻值的控制電路的結(jié)構(gòu)更為簡單；本具體實施方式
采用的憶阻器和數(shù)字電位器相比較，憶阻器阻值的變化是連續(xù)而不是離散的，其控制精度得到了很大的提高，本具體實施方式
采用的憶阻器和機械式電位器相比，憶阻器阻值的變化穩(wěn)定性好且易于實現(xiàn)自動控制。因此，本具體實施方式
具有結(jié)構(gòu)簡單、精度高、穩(wěn)定性好和易于實現(xiàn)自動控制的優(yōu)點。
權(quán)利要求
1.一種基于憶阻器的方波和鋸齒波產(chǎn)生電路，其特征在于該方波和鋸齒波產(chǎn)生電路由同相輸入遲滯比較器模塊(I)、充放電時間常數(shù)可調(diào)的積分電路(7)、第一可變增益放大模塊(14)、第二可變增益放大模塊(13)和控制模塊(12)組成；控制模塊(12)與同相輸入遲滯比較器模塊(I)、充放電時間常數(shù)可調(diào)的積分電路(7)、第一可變增益放大模塊(14)和第二可變增益放大模塊(13)分別連接； 同相輸入遲滯比較器模塊⑴由第一憶阻器電路(2)、比較器(3)和第一電阻⑷組成；第一憶阻器電路⑵的端子M11和第一電阻⑷的端子R11分別與比較器(3)的輸入端V1+連接，第一憶阻器電路⑵的端子M12與比較器(3)的輸出端V1。連接；第一憶阻器電路(2)的端子VT11和VT12分別與控制模塊(12)連接，比較器(3)的輸入端V1-與參考地連接，第一電阻⑷的端子R12與充放電時間常數(shù)可調(diào)的積分電路⑵連接，比較器(3)的輸出端V1。與充放電時間常數(shù)可調(diào)的積分電路(7)和第一可變增益放大模塊(14)分別連接； 充放電時間常數(shù)可調(diào)的積分電路(7)由第二憶阻器電路(5)、第二電阻(6)、二極管D2(S)、第一運算放大器(9)、二極管D1(IO)和電容(11)組成；第二憶阻器電路(5)的端子M21與第二電阻(6)的端子R21連接，第二憶阻器電路(5)的端子M22與二極管D1 (10)的陽極D1+連接，二極管D1 (10)的陰極D1-與二極管D2(S)的陽極D2+、電容(11)的端子C1和第一運算放大器(9)的輸入端V2_分別連接，第二電阻(6)的端子R22與二極管D2(8)的陰極D2_連接，電容(11)的端子C2和第一運算放大器(9)的輸出端％。連接；第二憶阻器電路(5)的端子VT21和VT22分別與控制模塊(12)連接，第二憶阻器電路(5)的端子M21和第二電阻(6)的端子R21分別與同相輸入遲滯比較器模塊⑴中的比較器(3)連接，第一運算放大器(9)的輸入端V2+與參考地連接，第一運算放大器(9)的輸出端V2。與同相輸入遲滯比較器模塊(I)中的第一電阻(4)連接，第一運算放大器(9)的輸出端V2。與第二可變增益放大模塊(13)連接； 第一可變增益放大模塊(14)的輸入端VI1與同相輸入遲滯比較器模塊(I)連接,第一可變增益放大模塊(14)的輸入端VT31和VT32分別與控制模塊(12)連接，第一可變增益放大模塊(14)的輸出端VO1與第一外圍電路的輸入端Vwl連接； 第二可變增益放大模塊(13)的輸入端VI2與充放電時間常數(shù)可調(diào)的積分電路(7)連接，第二可變增益放大模塊(13)的輸入端VT41和VT42分別與控制模塊(12)連接，第二可變增益放大模塊(13)的輸出端VO2與第二外圍電路的輸入端Vw2連接； 控制模塊(12)的輸出端CV11和CV12與同相輸入遲滯比較器模塊⑴中第一憶阻器電路⑵ 的端子VT11和VT12對應(yīng)連接，控制模塊(12)的輸出端CV2I和CV22與充放電時間常數(shù)可調(diào)的積分電路(7)中第二憶阻器電路(5)的端子VT21和VT22對應(yīng)連接，控制模塊(12)的輸出端CV31和CV32與第一可變增益放大模塊(14)的輸入端VT31和VT32對應(yīng)連接，控制模塊(12)的輸出端CV4I和CV42與第二可變增益放大模塊(13)的輸入端VT41和VT42對應(yīng)連接。
2.根據(jù)權(quán)利要求1所述基于憶阻器的方波和鋸齒波產(chǎn)生電路，其特征在于所述第一可變增益放大模塊(14)由第三憶阻器電路(15)、第二運算放大器(16)和第三電阻(17)組成； 第三憶阻器電路(15)的端子M32與第三電阻(17)的端子R31和第二運算放大器(16)的輸入端V3_分別連接，第三憶阻器電路(15)的端子M31接第一可變增益放大模塊(14)的輸入端VI1，第三憶阻器電路(15)的端子CS11接第一可變增益放大模塊(14)的輸入端VT31,第三憶阻器電路(15)的端子CS12接第一可變增益放大模塊(14)的輸入端VT32，第二運算放大器(16)的輸入端V3+與參考地連接，第三電阻(17)的端子R32和第二運算放大器(16)的輸出端V3。分別接第一可變增益放大模塊(14)的輸出端VOltj
3.根據(jù)權(quán)利要求1所述基于憶阻器的方波和鋸齒波產(chǎn)生電路，其特征在于所述第二可變增益放大模塊(13)由第四憶阻器電路(18)、第三運算放大器(19)和第四電阻(20)組成； 第四憶阻器電路(18)的端子M42與第三運算放大器(19)的輸入端V4_和第四電阻(20)的端子R41分別連接，第四憶阻器電路(18)的端子M41接第二可變增益放大模塊(13)的輸入端VI2，第四憶阻器電路(18)的端子CS21接第二可變增益放大模塊(13)的輸入端VT41,第四憶阻器電路(18)的端子CS22接第二可變增益放大模塊(13)的輸入端VT42，第三運算放大器(19)的輸入端V4+與參考地連接，第四電阻(20)的端子R42和第三運算放大器(19)的輸出端V4。分別接第二可變增益放大模塊(13)的輸出端V02。
4.根據(jù)權(quán)利要求1所述基于憶阻器的方波和鋸齒波產(chǎn)生電路，其特征在于所述控制模塊(12)由第一模擬開關(guān)(21)、第二模擬開關(guān)(22)、第三模擬開關(guān)(23)、第四模擬開關(guān)(24)、第五模擬開關(guān)(26)、第六模擬開關(guān)(27)、第七模擬開關(guān)(28)、第八模擬開關(guān)(29)和控制電路(25)組成； 第一模擬開關(guān)(21)的輸入端X1與控制電路(25)的輸出端Vpl連接,第一模擬開關(guān)(21)的輸出端Y1接控制模塊(12)的輸出端CV11,第二模擬開關(guān)(22)的輸入端X2與控制電路(25)的輸出端Vnl連接，第二模擬開關(guān)(22)的輸出端Y2接控制模塊(12)的輸出端CV12，第一模擬開關(guān)(21)的輸入端C1和第二模擬開關(guān)(22)的輸入端C2分別與控制電路(25)的輸出端Vca連接； 第三模擬開關(guān)(23)的輸入端X3與控制電路(25)的輸出端Vp2連接，第三模擬開關(guān)(23)的輸出端Y3接控制模塊(12)的輸出端CV21，第四模擬開關(guān)(24)的輸入端X4與控制電路(25)的輸出端Vn2連接，第四模擬開關(guān)(24)的輸出端Y4接控制模塊(12)的輸出端CV22，第三模擬開關(guān)(23)的輸入端C3和第四模擬開關(guān)(24)的輸入端C4分別與控制電路(25)的輸出端Ve2連接； 第五模擬開關(guān)(26)的輸入端X5與控制電路(25)的輸出端Vp3連接,第五模擬開關(guān)(26)的輸出端Y5接控制模塊(12)的輸出端CV31，第六模擬開關(guān)(27)的輸入端X6與控制電路(25)的輸出端Vn3連接，第六模擬開關(guān)(27)的輸出端Y6接控制模塊(12)的輸出端CV32，第五模擬開關(guān)(26)的輸入端C5和第六模擬開關(guān)(27)的輸入端C6分別與控制電路(25)的輸出端V。連接； 第七模擬開關(guān)(28)的輸入端X7與控制電路(25)的輸出端Vp4連接，第七模擬開關(guān)(28)的輸出端Y7接控制模塊(12)的輸出端CV41，第八模擬開關(guān)(29)的輸入端X8與控制電路(25)的輸出端Vn4連接，第八模擬開關(guān)(29)的輸出端Y8接控制模塊(12)的輸出端CV42，第七模擬開關(guān)(28)的輸入端C7和第八模擬開關(guān)(29)的輸入端C8分別與控制電路(25)的輸出端I4連接。
5.根據(jù)權(quán)利要求1所述基于憶阻器的方波和鋸齒波產(chǎn)生電路，其特征在于所述第一憶阻器電路⑵由第一憶阻器(30)和第五電阻(31)組成，第一憶阻器(30)的端子I與第五電阻(31)的端子Rml連接；第一憶阻器(30)的端子Mml接第一憶阻器電路⑵的端子M11和端子VT11,第一憶阻器(30)的端子Mm2和第五電阻(31)的端子Rml分別接第一憶阻器電路⑵的端子VT12，第五電阻(31)的端子Rm2接第一憶阻器電路⑵的端子M12。
6.根據(jù)權(quán)利要求1所述基于憶阻器的方波和鋸齒波產(chǎn)生電路，其特征在于所述第二憶阻器電路(5)由第二憶阻器(32)和第六電阻(33)組成，第二憶阻器(32)的端子I4與第六電阻(33)的端子Rm3連接；第二憶阻器(32)的端子Mm3接第二憶阻器電路(5)的端子M21和端子VT21，第二憶阻器(32)的端子Mm4和第六電阻(33)的端子Rm3分別接第二憶阻器電路(5)的端子VT22，第六電阻(33)的端子Rm4接第二憶阻器電路(5)的端子M22。
7.根據(jù)權(quán)利要求2所述基于憶阻器的方波和鋸齒波產(chǎn)生電路，其特征在于所述第三憶阻器電路(15)由第三憶阻器(34)和第七電阻(35)組成，第三憶阻器(34)的端子Mm6與第七電阻(35)的端子Rm5連接；第三憶阻器(34)的端子Mm5接第三憶阻器電路(15)的端子M31和端子CS11,第三憶阻器(34)的端子Mm6和第七電阻(35)的端子Rm5分別接第三憶阻器電路(15)的端子CS12，第七電阻(35)的端子Rm6接第三憶阻器電路(15)的端子M32。
8.根據(jù)權(quán)利要求3所述基于憶阻器的方波和鋸齒波產(chǎn)生電路，其特征在于所述第四憶阻器電路(18)由第四憶阻器(36)和第八電阻(37)組成，第四憶阻器(36)的端子Mm8與第八電阻(37)的端子Rm7連接；第四憶阻器(36)的端子Mm7接第四憶阻器電路(18)的端子M41和端子CS21，第四憶阻器(36)的端子Mm8和第八電阻(37)的端子Rm7分別接第四憶阻器電路(18)的端子CS22，第八電阻(37)的端子Rm8接第四憶阻器電路(18)的端子M42。
全文摘要
本發(fā)明具體涉及一種基于憶阻器的方波和鋸齒波產(chǎn)生電路。其技術(shù)方案是該方波和鋸齒波產(chǎn)生電路由同相輸入遲滯比較器模塊(1)、充放電時間常數(shù)可調(diào)的積分電路(7)、第一可變增益放大模塊(14)、第二可變增益放大模塊(13)和控制模塊(12)組成。控制模塊(12)與同相輸入遲滯比較器模塊(1)、充放電時間常數(shù)可調(diào)的積分電路(7)、第一可變增益放大模塊(14)和第二可變增益放大模塊(13)分別連接。本發(fā)明具有結(jié)構(gòu)簡單、精度高、穩(wěn)定性好和易于實現(xiàn)自動控制的優(yōu)點。
文檔編號H03K4/50GK103051308SQ20131000753
公開日2013年4月17日 申請日期2013年1月9日 優(yōu)先權(quán)日2013年1月9日
發(fā)明者甘朝暉, 尹力, 蔡發(fā)君, 王智 申請人:武漢科技大學