再循環(huán)時數(shù)轉(zhuǎn)換器（tdc）的制作方法
【專利摘要】再循環(huán)時數(shù)轉(zhuǎn)換器（TDC）可以包括觸發(fā)參考環(huán)形振蕩器（TRRO）和延遲模塊。觸發(fā)參考環(huán)形振蕩器可以在由參考信號邊緣觸發(fā)時產(chǎn)生具有環(huán)形振蕩器周期的周期性環(huán)形振蕩器信號，該環(huán)形振蕩器周期是電壓控制振蕩器（VCO）周期的所選比率。延遲模塊可以將由周期性環(huán)形振蕩器信號定時的VCO信號的樣本存儲在多個鎖存器中。每個鎖存器可以產(chǎn)生樣本的輸出，并且每個鎖存器輸出可以代表VCO信號與TRRO信號之間的時間差極性。在另一個示例中，再循環(huán)TDC可以包括觸發(fā)參考環(huán)形振蕩器、數(shù)字鎖頻模塊和TDC后處理模塊。數(shù)字鎖頻模塊可以產(chǎn)生環(huán)形振蕩器控制信號，其對于觸發(fā)參考環(huán)形振蕩器設(shè)置環(huán)形振蕩器周期。TDC后處理模塊可以產(chǎn)生TDC輸出，其可以是參考信號與VCO信號之間的相位差的二進制表示。
【專利說明】再循環(huán)時數(shù)轉(zhuǎn)換器(TDC)

【背景技術(shù)】
[0001]許多電子設(shè)備依賴周期時鐘信號操作來使設(shè)備內(nèi)的電子部件之間的數(shù)據(jù)傳送同步。周期時鐘信號可以由例如電壓控制振蕩器(VCO)等振蕩器提供。周期時鐘信號也在無線電設(shè)備和無線設(shè)備中使用來產(chǎn)生可以用于多種目的(其包括升頻轉(zhuǎn)換、降頻轉(zhuǎn)換或載波頻率上的傳送)的規(guī)定頻率?？蓪o線通信設(shè)備分配在其中傳送數(shù)據(jù)的規(guī)定范圍的頻帶。VCO可以在鎖相環(huán)(PLL)中使用來產(chǎn)生各種頻帶。時數(shù)轉(zhuǎn)換器(TDC)可以在鎖相環(huán)(PLL)中使用來將VOC的頻率鎖定到規(guī)定頻率。

【專利附圖】

【附圖說明】
[0002]本公開的特征和優(yōu)勢將從接著的結(jié)合附圖來看的詳細說明而變得明顯，這些附圖在一起通過示例圖示本公開的特征；并且，其中:
圖1圖示根據(jù)示例的全數(shù)字鎖相環(huán)(ADPLL)的框圖；
圖2圖示根據(jù)示例的Vernier時數(shù)轉(zhuǎn)換器(TDC)的框圖；
圖3A圖示根據(jù)示例對于再循環(huán)時數(shù)轉(zhuǎn)換器(VCO)的觸發(fā)參考環(huán)形振蕩器的框圖；
圖3B圖示根據(jù)示例使用觸發(fā)參考環(huán)形振蕩器的周期性環(huán)形振蕩器信號來對電壓控制振蕩器(VCO)信號米樣的時序圖；
圖4A圖示根據(jù)示例使用電壓控制振蕩器(VCO)信號的上升邊緣的參考環(huán)形振蕩器的周期性環(huán)形振蕩器信號測量的時序圖；
圖4B圖示根據(jù)示例使用電壓控制振蕩器(VCO)信號的下降邊緣的參考環(huán)形振蕩器的周期性環(huán)形振蕩器信號測量的時序圖；
圖5圖示根據(jù)示例對于再循環(huán)時數(shù)轉(zhuǎn)換器(TDC)的數(shù)字鎖頻模塊的框圖；
圖6A圖示根據(jù)示例的再循環(huán)時數(shù)轉(zhuǎn)換器(TDC)的框圖；
圖6B圖示根據(jù)示例的再循環(huán)時數(shù)轉(zhuǎn)換器(TDC)的時序圖；
圖7A圖示根據(jù)示例規(guī)格化到全數(shù)字鎖相環(huán)(ADPLL)(其包括再循環(huán)時數(shù)轉(zhuǎn)換器(TDC))的TDC分辨率的瞬時VCO周期Tpn的瞬態(tài)仿真結(jié)果的曲線圖；
圖7B圖示根據(jù)示例的全數(shù)字鎖相環(huán)(ADPLL)(其包括再循環(huán)時數(shù)轉(zhuǎn)換器(TDC))的數(shù)字相差的瞬態(tài)仿真結(jié)果的曲線圖；
圖8圖示根據(jù)示例的全數(shù)字鎖相環(huán)(ADPLL)相位噪聲仿真結(jié)果的曲線圖，其中該ADPLL包括再循環(huán)時數(shù)轉(zhuǎn)換器(TDC)；
圖9圖示根據(jù)示例的全數(shù)字鎖相環(huán)(ADPLL)(其包括再循環(huán)時數(shù)轉(zhuǎn)換器(TDC))的框圖； 圖10描繪根據(jù)示例用于時數(shù)轉(zhuǎn)換的方法的流程圖；以及圖11圖不根據(jù)不例的移動設(shè)備的圖。
[0003]現(xiàn)在將參考圖示的示范性實施例，并且將在本文中使用特定語言來描述這些示范性實施例。然而，將理解由此規(guī)定本發(fā)明的范圍沒有限制。

【具體實施方式】
[0004]詳細說明
在公開和描述本發(fā)明之前，要理解本發(fā)明不限于本文公開的特定結(jié)構(gòu)、過程步驟或材料，而擴展到其等同，如將由相關(guān)領(lǐng)域內(nèi)技術(shù)人員認識到的。還應(yīng)該理解本文采用的術(shù)語用于僅描述特定示例而不意在為限制性這樣的目的。不同圖中相同的標號代表相同的元件。在流程圖和過程中提供的數(shù)字為了清楚起見在說明步驟和操作中提供并且不一定指示特定順序或序列。
[0005]在下文提供技術(shù)實施例的初步概述并且隨后接著進一步詳細描述特定技術(shù)實施例。該初步簡要描述意在幫助讀者更快地理解技術(shù)但不意在識別技術(shù)的關(guān)鍵特征或必要特征，也不意在限制要求保護的主旨的范圍。
[0006]對于全數(shù)字鎖相環(huán)(ADPLL)，時數(shù)轉(zhuǎn)換器(TDC)可以用于將電壓控制振蕩器(VCO)的相位信息轉(zhuǎn)換成數(shù)字域。圖1圖示適合于分數(shù)-η操作的ADPLL 100Α架構(gòu)，其可以包括TDC IlOA0 TDC可包括分數(shù)TDC 112(例如，Vernier TDC)和整數(shù)TDC 114。為了實現(xiàn)許多無線標準中使用的次閘延遲(sub-gate-delay)分辨率,TDC可實現(xiàn)為延遲Vernier。VernierTDC可以與閃速模數(shù)轉(zhuǎn)換器類似但在時域中操作。如在圖2中示出的，Vernier TDC可以包括延遲單元156A-B、156M-N、154A-B和154M-N以及采樣觸發(fā)器(FF) 220A-B和220M-N。Vernier TDC可以包括η個FF和2n個延遲單元或延遲元件。多個FF的輸出可以產(chǎn)生不同的輸出，其具有參考信號的每個觸發(fā)邊緣。TDC分辨率可以由VCO信號106的VCO延遲(τνα))與參考信號(REF) 104的參考延遲(τ Mf)之間的差確定并且叩可以執(zhí)行時間比較。然而，由于延遲單元中的變化(σ彳。和ο τ_)以及FF中的設(shè)置/保持時間變化，VernierTDC可具有非線性特性。這些變化可以形成低頻音調(diào)并且弓I起噪聲疊合，其可使ADPLL輸出處的相位噪聲增加。為了降低由于變化引起的非線性，TDC延遲單元可在一起匹配，例如對于VCO信號的延遲單元156A與VCO信號的延遲單元156B、M、N匹配，以及對于參考信號的延遲單元154A與對于參考信號的延遲單元154B、M、N匹配。為了降低來自延遲單元錯配的非線性，可估計Vernier TDC中的延遲單元的大小(其中部件的特征和工藝尺寸大于使用相同工藝的其他相似部件)，這可對TDC導(dǎo)致大的面積和高的功耗。因此，TDC可占據(jù)硅芯片的相對大的面積并且消耗相對大量的功率，從而變成電路的耗電塊。此外，由于需要在延遲單元之間維持充分的匹配，像其他數(shù)字電路一樣，Vernier TDC未很好地以工藝定標來定標。因此，功率耗散或面積開銷可以變成定標的瓶頸。再循環(huán)TDC可以提供定標兼容、低功率及錯配以及工藝、電壓和溫度(PVT)不敏感TDC。
[0007]TDC (例如Vernier TDC)的非線性可以通過抖動來校正。抖動量可以由TDC的積分非線性(INL)設(shè)置。因為TDC可以跨越分數(shù)-η合成器中的至少一個完整VCO周期，高分辨率TDC中的延遲級或延遲元件的數(shù)量可以是大的。延遲級的數(shù)量可具有使INL惡化的效應(yīng)。用于使TDC線性化的抖動量然后可以使PLL中的白噪聲水平增加，從而使通過增加TDC分辨率來獲得較低相位噪聲的目標落空。白噪聲可以是具有平坦功率譜密度的隨機信號(或過程)。也就是說，白噪聲可以在任何中心頻率的固定帶寬內(nèi)包含相等功率。校正TDC的非線性的另一個過程可以使用數(shù)字后端校準。在數(shù)字后端校準中，可以測量TDC非線性并且然后可以數(shù)字校準非線性。然而，數(shù)字后端校準可以使用存儲器和復(fù)雜的數(shù)字后端校準電路，從而還導(dǎo)致相對大的硅面積。另外，數(shù)字后端校準可對溫度漂移和供電變化敏感并且在具有規(guī)定或嚴格標準的設(shè)備中實現(xiàn)可能不實際，其中這些設(shè)備可總是被連接(例如蜂窩接收器)。
[0008]再循環(huán)TDC和關(guān)聯(lián)的方法可以用于提供具有降低的TDC非線性的時數(shù)轉(zhuǎn)換。再循環(huán)TDC可以提供具有降低的過程、電壓和溫度(PVT)變化敏感性的面積高效、低功率、可定標TDC。在示例中，再循環(huán)TDC可以重新使用單個延遲單元和采樣觸發(fā)器用于時間比較。在另一個示例中，延遲單元可以配置為具有略短于VCO周期的固定周期的觸發(fā)環(huán)形振蕩器。通過重新使用延遲單元，TDC可以以與常規(guī)TDC (例如Vernier TDC)相比小得多的面積和功耗實現(xiàn)線性特性。在另一個配置中，用于觸發(fā)環(huán)形振蕩器周期調(diào)整的鎖頻可以在數(shù)字域中執(zhí)行并且從而可以自動計算觸發(fā)環(huán)形振蕩器周期調(diào)整并且將其路由到觸發(fā)環(huán)形振蕩器。在另一個示例中，TDC的嵌入式計數(shù)系統(tǒng)可以使鎖頻機構(gòu)的功耗和面積開銷最小化。
[0009]下面提供示例的額外細節(jié)。在示例中，再循環(huán)TDC可以重新使用單個延遲單元和觸發(fā)器(FF)。圖3A圖示再循環(huán)TDC的示例。為了簡單說明，再循環(huán)TDC可以包括3位再循環(huán)TDC。再循環(huán)TDC可以包括觸發(fā)參考環(huán)形振蕩器210 (Ref.Ring 0SC)、鎖存器220 (例如，F(xiàn)F)和延遲模塊(例如，移位寄存器230)。觸發(fā)參考環(huán)形振蕩器可以包括使能控制輸入、重設(shè)206控制輸入和ringctrl 208控制輸入。鎖存器(例如觸發(fā)器)可以是具有兩個穩(wěn)定狀態(tài)的電路。鎖存器可以用于存儲狀態(tài)信息。鎖存器可以通過施加到一個或多個控制輸入的信號而被改變狀態(tài)并且鎖存器可以具有一個或兩個輸出。鎖存器可以用作數(shù)據(jù)存儲元件。邊緣觸發(fā)鎖存器可以通過控制輸入的邊緣來定時。數(shù)據(jù)或延遲觸發(fā)器(D觸發(fā)器)可以具有輸入D、控制時鐘輸入elk、輸出Q。鎖存器或觸發(fā)器還可包括控制設(shè)置/重設(shè)輸入。移位寄存器可以包括共享相同時鐘的鎖存器(例如觸發(fā)器)的級聯(lián)，其可以使鎖存器中的任一個(最后的鎖存器除外)中的輸出連接到鏈中的下一個的“數(shù)據(jù)”(D)輸入。移位寄存器可以提供狀態(tài)值(例如，邏輯低、邏輯高、數(shù)字“O”或數(shù)字“1”)，其以電路中存儲的一維“位陣列”中的一個位置進行移位。移位寄存器可以從移位寄存器輸入處存在的數(shù)據(jù)進入移位以及從陣列中的最后的位的數(shù)據(jù)移出(當(dāng)通過轉(zhuǎn)變時鐘輸入而能夠這樣做時)。移位寄存器可以具有并聯(lián)和串聯(lián)輸入和輸出兩者。盡管具體描述鎖存器、觸發(fā)器和移位寄存器，還可使用執(zhí)行本文描述的相同功能的其他電路。
[0010]在示例中，當(dāng)參考信號REF 104從低轉(zhuǎn)變到高時，觸發(fā)Ref.Ring OSC 210開始振蕩，從而產(chǎn)生周期性環(huán)形振蕩器信號212。具有環(huán)形振蕩器周期的周期性環(huán)形振蕩器信號可以是電壓控制振蕩器(VCO)周期Τνω 216的所選比率，如在圖3Β中圖示的。例如，如果Ref.Ring OSC 的周期 I；ef，Hng 214 設(shè)置成(7/8) Tvco, VCO 信號 106 上升邊緣與 Ref.RingOSC信號上升邊緣之間的時間差每個循環(huán)減小(1/8) Τνω。FF可以由周期性環(huán)形振蕩器信號(例如，觸發(fā)Ref.Ring OSC的輸出ringout 212)的上升邊緣來定時，這可以存儲VCO信號的樣本。FF 220將VCO相位與觸發(fā)Ref.Ring OSC上升邊緣的輸出ringout比較并且FF輸出作為樣本存儲在移位寄存器中并且樣本值或狀態(tài)值在移位寄存器內(nèi)在不同的連續(xù)時間間隔中移位。每個FF輸出可以代表VCO信號與周期性環(huán)形振蕩器信號之間的時間差極性。例如，在第一 ringout上升邊緣218A處，移位寄存器輸出[TDCqut[O] =0]可以存儲邏輯低。在第二 ringout上升邊緣218B處，移位寄存器輸出[TDCqut[I] =0]可以存儲邏輯低。在第三ringout上升邊緣218C處，移位寄存器輸出[TDCqut [2] =0]可以存儲邏輯低。在第四ringout上升邊緣218D處，移位寄存器輸出[TDCqut [3] =1]可以存儲邏輯高，等等。在Ref.Ring OSC的第八個(8th)循環(huán)之后，觸發(fā)參考環(huán)形振蕩器和ringout可以被禁用并且可以維持移位寄存器的輸出232A-H直到下一個REF上升邊緣。在圖3B中圖示的示例中，移位寄存器輸出是00011110。通過發(fā)現(xiàn)高到低轉(zhuǎn)變，可以對VCO信號相對于參考信號的相位解碼。在圖3B中，高到低轉(zhuǎn)變的位置是6。轉(zhuǎn)變可以代表VCO與REF上升邊緣之間的(6/8)Τνω時間差。TDC可以是線性的，這可被隨機熱/閃變噪聲極小地影響。因為Ref.Ring OSC可以在預(yù)定數(shù)量的循環(huán)(例如，在圖3B中是8個循環(huán))后重設(shè)，振蕩器可不是自激振蕩器(freerunning oscillator).因此，振蕩器的相位噪聲可未像在正常環(huán)形振蕩器中那樣無限累積并且對于相位噪聲，觸發(fā)參考環(huán)形振蕩器可不比Vernier TDC更差。盡管圖3B中的示例在上升邊緣上對樣本定時，還可在負邊緣上對樣本定時。
[0011]在另一個示例中，Ref.Ring OSC的周期I；ef>g可以設(shè)置成(9/8) Tvcq，這可以采用與圖3B的示例相似的方式但在VCO信號106上升邊緣與Ref.Ring OSC信號上升邊緣之間的時間差每個循環(huán)增加(1/8)Τνω的情況下來工作。因為TDC測量負的相差(在Tretring設(shè)置成(9/8) Tvco時)，PLL可使相位比較的極性逆轉(zhuǎn)來對負的相差校正。
[0012]環(huán)形振蕩器周期可以短于或長于VCO周期。環(huán)形振蕩器周期TMf，Hng可以由fNs±f)/Ns*T_表示，其中Tvco是VCO周期，Ns是TDC樣本數(shù)，并且該TDC樣本數(shù)是每VCO周期的正整數(shù)個樣本。對于具有B位分辨率的再循環(huán)TDC，TDC樣本數(shù)Ns可以由2b表示。對于B位再循環(huán)TDC，TMf>g可以設(shè)置成Itfco并且環(huán)形振蕩器周期可以關(guān)于ADPLL VCO頻率而自動調(diào)整。不失一般性地，IrefJing可以設(shè)置成(26-Treo。在另一個示例(未描述)中，可使用(2Θ+1j/25.Tvco O通過監(jiān)視規(guī)格化到TDC分辨率(Tvco/2b )的瞬時VCO周期Tpn，環(huán)形振蕩器周期TMfyng可以調(diào)整到正確的值。對TMf-1ng設(shè)置正確值的操作可以容易地在數(shù)字域中執(zhí)行。
[0013]通過量化三個連續(xù)VCO邊緣，可以估計Tpn。圖4Α圖示VCO信號216的三個VCO邊緣，其包括相對于用于產(chǎn)生瞬時VCO周期Tpn的參考邊緣的兩個上升邊緣(T?2，Trrl)和一個下降邊緣(Tftl)。在檢測到兩個VCO上升邊緣時，Tpn可以從量化的上升邊緣位點的差(Trr2-Trrl)獲得。圖4B圖示三個VCO邊緣，其包括相對于參考邊緣的兩個下降邊緣(Tfr2, Tfrl)和一個上升邊緣(TCT1)。在檢測到兩個VCO下降邊緣時，Tpn可以采用相似的方式從量化的下降邊緣位點的差(Tft2-1ftl)獲得。對于瞬時VCO周期Tpn的測量，可使用1.5個VCO循環(huán)，其對應(yīng)于對于規(guī)定分辨率的fNs+fN/2jj個環(huán)形振蕩器周期Iref-1ng (例如，延遲模塊或移位寄存器中至少個鎖存器)，其中Ns是每VCO周期的TDC樣本數(shù)或樣本數(shù)量。在TDC樣本數(shù)Ns可以由2B表示時，環(huán)形振蕩器周期T,rf>g (例如，循環(huán))數(shù)量或延遲模塊(例如，移位寄存器)中的鎖存器的數(shù)量可由f2%2S1表示。例如，6位再循環(huán)TDC可以使用96個循環(huán)或鎖存器來確定Tpn并且Tpn可以具有值64。
[0014]圖5圖示對于再循環(huán)TDC的觸發(fā)參考環(huán)形振蕩器210的數(shù)字鎖頻模塊。該數(shù)字鎖頻模塊可以包括相加器240、累積器242和量化器244。相加器可以從規(guī)格化到TDC分辨率的瞬時VCO周期Tpn 250中扣除測量的TDC樣本數(shù)Ns (例如，在TDC樣本數(shù)Ns由2B表示時是2b 252)來產(chǎn)生VCO周期規(guī)格化誤差Tpn，OT254。累積器可以通過對VCO周期規(guī)格化誤差Tpn，e?積分而產(chǎn)生積分的誤差errint 256。量化器可以通過將積分的誤差映射到控制設(shè)置而產(chǎn)生環(huán)形振蕩器控制信號refringctrl 258。量化器可以是用于將大的輸入值集映射到較小值集(例如將值取舍到某一精度單位)的數(shù)字信號處理器。量化器可以截去積分誤差的最低有效位(LSB)，這可使量化誤差增加，因為用于映射積分誤差的位的數(shù)量的位的數(shù)量可降低到環(huán)形振蕩器控制信號的控制位的數(shù)量。在另一個示例中，測量的Tpn可以扣除2B并且所得的Tpn1T可以由累積器積分。量化器可以截去累積器輸出errint的LSB，并且量化器輸出refringctrl可以調(diào)整I；ef，ring。再循環(huán)TDC中的數(shù)字鎖頻模塊的閉環(huán)可以迫使Tpn的值變成Ns (例如，2b)并且在TDC樣本數(shù)Ns由2b表示時迫使再循環(huán)TDC具有B位分辨率。
[0015]圖6A圖示具有6位分辨率的再循環(huán)TDC的示例架構(gòu)。在示例中，再循環(huán)TDC可以包括觸發(fā)參考環(huán)形振蕩器210和延遲模塊，例如移位寄存器260。在另一個示例中，再循環(huán)TDC可以包括觸發(fā)參考環(huán)形振蕩器210和數(shù)字鎖頻模塊268。圖6圖示具有觸發(fā)參考環(huán)形振蕩器210 (例如，觸發(fā)Ref.Ring 0SC)、延遲模塊(例如，97位移位寄存器260)、輸出模塊(例如，96位TDC輸出寄存器262)、TDC后處理和鎖頻環(huán)模塊264以及重設(shè)模塊270的再循環(huán) TDC。
[0016]觸發(fā)參考環(huán)形振蕩器210可以包括使能輸入、控制輸入、設(shè)置/重設(shè)輸入和輸出。使能輸入可以允許信號(例如參考信號REF 104)觸發(fā)參考環(huán)形振蕩器以在輸出上產(chǎn)生周期性環(huán)形振蕩器信號ringout 212?？刂戚斎雛efringctrl 208可以對觸發(fā)參考環(huán)形振蕩器設(shè)置環(huán)形振蕩器周期。設(shè)置/重設(shè)輸入可以將初始參考環(huán)形振蕩器信號設(shè)置成規(guī)定值，例如邏輯低。
[0017]延遲模塊可以包括數(shù)據(jù)輸入、時鐘輸入、設(shè)置/重設(shè)輸入和多個輸出。延遲模塊的數(shù)據(jù)輸入可以耦合于VCO信號106，其中VCO信號可以對第一鎖存器提供輸入sreg〈0>。延遲模塊可以配置為串進并出(SIPO)移位寄存器。97位移位寄存器260可以包括97個鎖存器(例如，觸發(fā)器)，其中每個鎖存器可以產(chǎn)生輸出sreg〈96:0> 282。設(shè)置/重設(shè)輸入可以使鎖存器中的每個初始化到規(guī)定狀態(tài)，例如0000…0001 (圖6B的Sreg〈96:0>)。移位寄存器中的每個鎖存器可以關(guān)于時鐘輸入信號(例如ringout信號)的邊緣(例如，上升邊緣或下降邊緣)將輸入鎖存入。在另一個示例中，對于延遲模塊的鎖存器的數(shù)量可以是TDC樣本數(shù)的至少1.5倍，其中TDC樣本數(shù)是每VCO周期正整數(shù)個樣本。例如，TDC樣本數(shù)可以是64，因此對于延遲模塊的鎖存器的數(shù)量可以是至少96。一個額外鎖存器可以添加到延遲模塊來對輸出模塊定時并且產(chǎn)生重設(shè)信號，因此對于延遲模塊的鎖存器的數(shù)量可以是至少97 (即(HS+(N^2))^1))0可以在延遲模塊中使用其他額外鎖存器，但這些額外鎖存器在未提高再循環(huán)TDC的性能的情況下可能是冗余的。
[0018]輸出模塊可以包括多個輸入、時鐘輸入和多個輸出。輸出模塊可以配置為并進并出(PIPO)寄存器。96位TDC輸出寄存器262可以包括96個鎖存器(例如，觸發(fā)器)，其中每個鎖存器可以從輸入sreg〈95:0> 284產(chǎn)生輸出tdcout〈95:0> 288。輸出模塊中的每個鎖存器可以關(guān)于時鐘輸入信號(例如sreg〈96> 286信號)的邊緣(例如,上升邊緣或下降邊緣)對輸入鎖存入。在另一個示例中，對于輸出模塊的鎖存器的數(shù)量可以是TDC樣本數(shù)的至少
1.5倍，其中TDC樣本數(shù)是每VCO周期正整數(shù)個樣本。例如，TDC樣本數(shù)可以是64，因此對于輸出模塊的鎖存器的數(shù)量可以是至少96 (即，fNs+(1V2力)。可以在輸出模塊中使用額外鎖存器，但這些額外鎖存器在未提高再循環(huán)TDC的性能的情況下可能是冗余的。
[0019]在另一個不例中，輸出模塊配置成輸出延遲模塊的多個鎖存器的樣本。輸出可以在采樣時間間隔后鎖存。該采樣時間間隔可以是VCO周期規(guī)格化時間間隔加上狀態(tài)轉(zhuǎn)變時間間隔。VCO周期規(guī)格化時間間隔可以對應(yīng)于規(guī)格化到TDC分辨率的瞬時VCO周期Tpn。狀態(tài)轉(zhuǎn)變時間間隔可以對應(yīng)于瞬時VCO周期Tpn之后VCO信號的邊緣與參考信號的邊緣之間的偏移。VCO周期規(guī)格化時間間隔可以大致上是TDC樣本數(shù)乘以VCO周期，其中TDC樣本數(shù)可以是每VCO周期正整數(shù)個樣本。狀態(tài)轉(zhuǎn)變時間間隔可以是在規(guī)定鎖存器轉(zhuǎn)變到不同數(shù)字狀態(tài)時VCO周期規(guī)格化時間間隔之后的可變時間間隔(由正整數(shù)個樣本表示)。
[0020]TDC后處理和鎖頻環(huán)模塊264可以包括數(shù)字鎖頻模塊268和TDC后處理模塊266。數(shù)字鎖頻模塊和TDC后處理模塊示出為單個模塊，但數(shù)字鎖頻模塊和TDC后處理模塊可以是獨立模塊、部件或電路。數(shù)字鎖頻模塊可以包括多個輸入、時鐘輸入和多個控制信號輸出。數(shù)字鎖頻模塊可以從以周期性環(huán)形振蕩器信號ringout 212定時的VCO信號的樣本產(chǎn)生環(huán)形振蕩器控制信號refringctrl 208，其中樣本可以存儲在輸出模塊中并且樣本可以向數(shù)字鎖頻模塊提供輸入tdCout〈95: 0> 288。環(huán)形振蕩器控制信號可以對觸發(fā)參考環(huán)形振蕩器設(shè)置環(huán)形振蕩器周期。數(shù)字鎖頻模塊可以通過時鐘輸入信號(例如REF 104信號)的邊緣(例如，上升邊緣或下降邊緣)而產(chǎn)生新的環(huán)形振蕩器控制信號。
[0021]TDC后處理模塊266可以包括多個輸入、時鐘輸入和多個輸出。TDC后處理模塊可以產(chǎn)生TDC輸出tdout_bin〈5:0> 290 (例如，6位二進制輸出)，其中TDC輸出是參考信號與VCO信號之間的相差的二進制表示。TDC后處理模塊可以從以周期性環(huán)形振蕩器信號ringout 212定時的VCO信號的樣本產(chǎn)生TDC輸出tdout_bin〈5:0>，其中樣本可以存儲在輸出模塊中并且樣本可以向TDC后處理模塊提供輸入tdcOut〈95:0> 288。TDC后處理模塊可以通過時鐘輸入信號(例如REF 104信號)的邊緣(例如，上升邊緣或下降邊緣)產(chǎn)生新的二進制表示。
[0022]重設(shè)模塊270可以包括數(shù)字控制延遲線(D⑶L) 272和數(shù)字門，例如OR 274、AND、NAND或NOR門。重設(shè)模塊可以產(chǎn)生設(shè)置/重設(shè)信號206來指示觸發(fā)參考環(huán)形振蕩器停止對周期性環(huán)形振蕩器信號定時、將振蕩器輸出重設(shè)到預(yù)定狀態(tài)和/或?qū)⒀舆t模塊的寄存器設(shè)置成預(yù)定狀態(tài)。在示例中，振蕩器輸出可以重設(shè)到邏輯低。在另一個示例中，重設(shè)模塊可以重設(shè)觸發(fā)參考環(huán)形振蕩器和延遲模塊。延遲模塊的每個鎖存器在重設(shè)延遲模塊時設(shè)置成預(yù)定狀態(tài)。觸發(fā)參考環(huán)形振蕩器可以在重設(shè)觸發(fā)參考環(huán)形振蕩器時設(shè)置成預(yù)定狀態(tài)。DCDL可以在來自延遲模塊的規(guī)定鎖存器轉(zhuǎn)變到不同數(shù)字狀態(tài)時產(chǎn)生重設(shè)信號。例如，來自規(guī)定鎖存器的規(guī)定鎖存信號(例如sreg〈96> 286信號)可以產(chǎn)生對于重設(shè)信號的邊緣(例如，上升邊緣或下降邊緣)或狀態(tài)。在另一個示例中，規(guī)定的鎖存器可以是延遲模塊的多個鎖存器的最高有效位(MSB)，如在圖3A中圖示的。D⑶L可以包括具有預(yù)定或規(guī)定延遲Td的延遲元件或延遲單元。數(shù)字門可以從IX:DL或在再循環(huán)TDC外部接收的外部重設(shè)命令analog_reset 292產(chǎn)生重設(shè)信號。重設(shè)信號可以指示觸發(fā)參考環(huán)形振蕩器停止對周期性環(huán)形振蕩器信號定時。
[0023]圖6B示出對于圖6A的示例再循環(huán)TDC的示例時序圖。在示例中，analog_reset可以禁用觸發(fā)Ref.Ring OSC并且可以將移位寄存器輸出sreg〈96:0>設(shè)置成00000...0001。在REF信號具有上升邊緣時，觸發(fā)Ref.Ring OSC輸出ringout可以開始振蕩234并且移位寄存器的最低有效位(LSB)鎖存器(例如，F(xiàn)F)可以將VCO相位與ringout相位比較。在rignout信號傳播時，LSB鎖存器輸出可以按升序移位，并且再第96個ringout循環(huán)處，sreg<96>信號可以從邏輯低轉(zhuǎn)變到邏輯高(例如，數(shù)字“O”到數(shù)字“ I”)。sreg〈95:O〉可以存儲在TDC輸出寄存器中。TDC out寄存器的輸出tdcOut〈95:0>可以在TDC后處理模塊中位置解碼為二進制TDC輸出tdout_bin〈5:0>并且在數(shù)字鎖頻模塊中用于鎖頻。sreg〈96>信號也可以施加于D⑶L，并且ECDL輸出設(shè)置/重設(shè)可以禁用觸發(fā)的Ref.Ring OSC并且將移位寄存器鎖存器輸出sreg〈96:0>重設(shè)為00000…0001。由于重設(shè)，可以對下一個VCO相位量化236設(shè)置再循環(huán)TDC。在示例中，sreg〈96>信號脈寬可以由移位寄存器中的延遲量Td 296控制。設(shè)置/重設(shè)信號脈寬可以由ECDL中的延遲量Td 298控制，這可以減少移位寄存器中的急流條件和/或設(shè)置/重設(shè)信號脈沖中的尖峰。再循環(huán)TDC的嵌入式計數(shù)和設(shè)置-重設(shè)配置可以消除在其他類型的TDC (例如Vernier TDC)中使用的高速格雷計數(shù)器。高速格雷計數(shù)器的消除可以導(dǎo)致功耗和硅面積的降低。盡管圖示模塊在上升邊緣上轉(zhuǎn)變(或定時)，在其他示例(未示出)中，模塊可以通過下降邊緣定時。圖6B中的信號脈沖圖示為脈沖化為邏輯高并且返回邏輯低的邏輯低信號，在其他示例(未示出)中，信號脈沖還可以包括脈沖化為邏輯低并且返回邏輯高的邏輯高信號。在一些示例中，正常邏輯低信號可以比正常邏輯高信號消耗更少的功率。
[0024]為了加速初始頻率采集，參考環(huán)形振蕩器可以通過觸發(fā)參考環(huán)形振蕩器并且通過計數(shù)器測量振蕩頻率而在幾個分立調(diào)諧設(shè)置處特征化。頻率測量可以在生產(chǎn)試驗中或在參考環(huán)形振蕩器加電時執(zhí)行并且存儲在存儲器(例如，只讀存儲器[ROM]或隨機存取存儲器[RAM])中。從頻率測量得到的設(shè)置，可以內(nèi)插對期望通道頻率的初始估計。初始估計和內(nèi)插可以使得用于鎖頻環(huán)收斂的時間量降低。再循環(huán)TDC還可防止參考環(huán)形控制信號208的反饋環(huán)和/或PPL的反饋環(huán)鎖定到ff + f j/2S.的另一穩(wěn)定平衡點，這在相位測量被求反時也可以使用。Ref.Ring OSC輸出ringout可以在正交相關(guān)器(quadr1-correlator)中的VCO的正交相位上被采樣來確定兩個頻率(即，VCO信號頻率或周期性環(huán)形振蕩器信號頻率)中的哪個較高并且維持一個信號頻率高于另一個信號頻率。例如，如果TMf，Hng漂移以變成大于Τνω，再循環(huán)TDC可以將TMf;Hng重設(shè)成最小延遲設(shè)置。
[0025]在另一個實施例中，再循環(huán)TDC可以包括調(diào)諧模塊(或初始化模塊)(未示出)，用于內(nèi)插期望VCO頻率和/或使觸發(fā)參考環(huán)形振蕩器在期望VCO頻率上收斂的時間降低。調(diào)諧模塊可以包括存儲器和/或正交相關(guān)器。存儲器可以存儲對于觸發(fā)參考環(huán)形振蕩器的分立初始化調(diào)諧設(shè)置。正交相關(guān)器可以確定VCO信號與周期性環(huán)形振蕩器信號之間的頻率差的極性并且可以維持一個信號頻率(VC0信號頻率或周期性環(huán)形振蕩器信號頻率)高于另一個信號頻率。
[0026]圖7A示出規(guī)格化到使用再循環(huán)TDC的ADPLL的TDC分辨率的瞬時VCO周期Tpn320的示例瞬態(tài)仿真結(jié)果。在示例中，分數(shù)頻率命令字可以設(shè)置成1/64。TDC輸出可以遞增或遞減一以顯得像階梯。通過TDC分辨率規(guī)格化的VCO周期Tpn可以在時間300上收斂到64(306)。在示例中，數(shù)字相位誤差310測量還可以具有初始誤差302，其在時間300上收斂到零304，如在圖7Β中圖示的。圖8示出以分貝(dB)計的功率譜密度(PSD) 340相對于以赫茲(Hz)計的頻率330的ADPLL的示例相位噪聲仿真。功率譜密度可以用作譜純度的測量。譜純度可以是指定電信號樣本的頻率的變化332的量化。曲線圖示出由于再循環(huán)TDC而沒有音調(diào)(即，信號突峰)，而突峰可能由分數(shù)TDC非線性(與其他類型的TDC關(guān)聯(lián))引起。
[0027]在示例中，與在相同工藝上實現(xiàn)的具有非線性校準的Vernier TDC相比，再循環(huán)TDC的功率可以降至三分之一并且面積可以降至四分之一。
[0028]再循環(huán)TDC可以在無線無線電收發(fā)器中用于高數(shù)據(jù)速率標準，例如第三代合作伙伴計劃(3GPP)長期演進(LTE)標準(例如，4G (LTE)/5G (LTE高級)蜂窩)、WiMAX (全球互通微波接入或電氣和電子工程師協(xié)會(IEEE) 802.16標準(例如，802.16e、802.16m))和WiFi(IEEE 802.11標準)。再循環(huán)TDC可以用于產(chǎn)生射頻(RF)。再循環(huán)TDC在兩個獨立無線電設(shè)備中使用或用作包含一個或多個無線協(xié)議的片上系統(tǒng)(SoC)的一部分。在收發(fā)器內(nèi)，再循環(huán)TDC可以在全數(shù)字頻率合成器中用于本地振蕩器(LO)產(chǎn)生，其形成線性收發(fā)器。再循環(huán)TDC還可以在無線數(shù)字傳送器中用于相位調(diào)制。
[0029]在另一個示例中，再循環(huán)TDC可以重新使用單個延遲單元(例如，觸發(fā)Ref.Ring0SC)和觸發(fā)器用于時間比較。通過重新使用相同的元件，再循環(huán)TDC可以以與常規(guī)TDC(例如Vernier TDC)相比小得多的面積和功耗實現(xiàn)線性特性。在另一個示例中，再循環(huán)TDC的鎖頻模塊可以實時跟蹤VCO頻率使得TDC性能可不下降，即使具有PVT變化也如此。再循環(huán)TDC比其他類型的TDC對PVT變化和晶體管模型不準確可能更穩(wěn)健(使對PVT變化的敏感性最小化)。再循環(huán)TDC的鎖頻模塊可容易從硬件描述語言設(shè)計。再循環(huán)TDC中的嵌入式計數(shù)可未使用高速計數(shù)器，這可以降低功耗和硅面積。再循環(huán)TDC可以與電壓控制振蕩器(VC0)、本地振蕩器(L0)、延遲鎖定環(huán)(DLL)、鎖相環(huán)(PLL)、正交VC0、分頻器或所列部件的組合一起使用。再循環(huán)TDC可以用數(shù)字CMOS工藝制造。
[0030]再循環(huán)TDC可以通過重新使用相同的延遲元件創(chuàng)建線性TDC而實現(xiàn)面積高效、低功率、可定標和PVT不敏感數(shù)字PLL。節(jié)省硅面積可以降低制造再循環(huán)TDC的成本。在另一個示例中，再循環(huán)TDC可以包括觸發(fā)環(huán)形振蕩器和數(shù)字邏輯，這可以允許再循環(huán)TDC能合成，并且從而設(shè)計和開發(fā)成本以及上市時間可以降低。再循環(huán)TDC可以是高分辨率TDC、錯配免疫的TDC或錯配不敏感TDC,其中對于VCO信號或參考信號,在延遲單元或延遲元件(在其他類型的TDC中使用)之間存在錯配。
[0031]在示例(延遲模塊再循環(huán)TDC示例)中，再循環(huán)時數(shù)轉(zhuǎn)換器(TDC)可以包括觸發(fā)參考環(huán)形振蕩器(TRRO)和延遲模塊。觸發(fā)參考環(huán)形振蕩器可以在由參考信號邊緣觸發(fā)時產(chǎn)生具有環(huán)形振蕩器周期(其是電壓控制振蕩器(VCO)周期的所選比率)的周期性環(huán)形振蕩器信號。延遲模塊可以將由周期性環(huán)形振蕩器信號定時的VCO信號的樣本存儲在多個鎖存器中。每個鎖存器可以產(chǎn)生樣本的輸出，并且每個鎖存器輸出可以代表VCO信號與TRRO信號之間的時間差極性。延遲模塊可以配置為移位寄存器或多個鎖存器形成級聯(lián)觸發(fā)器，但也可使用提供相似功能性的其他機構(gòu)。VCO時鐘的樣本中的每個可以包括數(shù)字狀態(tài)信息。延遲模塊中鎖存器的數(shù)量可以是TDC樣本數(shù)的至少1.5倍。TDC樣本數(shù)可以是每VCO周期正整數(shù)個樣本。
[0032]在另一個示例(鎖頻再循環(huán)TDC示例)中，再循環(huán)TDC可以包括觸發(fā)參考環(huán)形振蕩器、數(shù)字鎖頻模塊和TDC后處理模塊。觸發(fā)參考環(huán)形振蕩器可以在由參考信號邊緣觸發(fā)時產(chǎn)生具有環(huán)形振蕩器周期(其是電壓控制振蕩器(VCO)周期的所選比率)的周期性環(huán)形振蕩器信號。數(shù)字鎖頻模塊可以產(chǎn)生環(huán)形振蕩器控制信號，其對于觸發(fā)參考環(huán)形振蕩器設(shè)置環(huán)形振蕩器周期。TDC后處理模塊可以產(chǎn)生TDC輸出，其可以是參考信號與VCO信號之間的相位差的二進制表示。
[0033]在延遲模塊再循環(huán)TDC示例和鎖頻再循環(huán)TDC示例兩者的實施例中，環(huán)形振蕩器周期可以短于VCO周期，并且環(huán)形振蕩器周期TMf，_可以由,S-1>/N/Tvm表示，其中Tvcq是VCO周期，Ns是TDC樣本數(shù)，并且TDC樣本數(shù)是每VCO周期正整數(shù)個樣本。在兩個示例的另一個實施例中，環(huán)形振蕩器周期可以長于VCO周期，并且環(huán)形振蕩器周期TMf可以由(Ns+1 ^NsTvai表示，其中Tvco是VCO周期，Ns是TDC樣本數(shù)，并且TDC樣本數(shù)是每VCO周期正整數(shù)個樣本。在兩個示例的另一個實施例中，環(huán)形振蕩器周期可以大致上在電壓控制振蕩器(VCO)周期的一個TDC樣本寬度內(nèi)，其中TDC樣本寬度是一比上TDC樣本數(shù)Ns乘以VCO周期，并且TDC樣本數(shù)是每VCO周期正整數(shù)個樣本。再循環(huán)TDC可以具有B位分辨率，其中TDC樣本數(shù)Ns由2b表示。
[0034]在延遲模塊再循環(huán)TDC示例的另一個實施例中，再循環(huán)TDC可以進一步包括輸出模塊，其配置成輸出延遲模塊的多個鎖存器的樣本。輸出可以在采樣時間間隔后鎖存。該采樣時間間隔可以是VCO周期規(guī)格化時間間隔加上狀態(tài)轉(zhuǎn)變時間間隔。VCO周期規(guī)格化時間間隔可以大致上是TDC樣本數(shù)乘以VCO周期，其中TDC樣本數(shù)可以是每VCO周期正整數(shù)個樣本。狀態(tài)轉(zhuǎn)變時間間隔可以是在規(guī)定的鎖存器轉(zhuǎn)變到不同數(shù)字狀態(tài)時VCO周期規(guī)格化時間間隔之后的可變時間間隔。在延遲模塊再循環(huán)TDC示例的另一個實施例中，再循環(huán)TDC可以進一步包括數(shù)字鎖頻模塊和TDC后處理模塊。該數(shù)字鎖頻模塊可以產(chǎn)生環(huán)形振蕩器控制信號，其中該環(huán)形振蕩器控制信號對于觸發(fā)參考環(huán)形振蕩器設(shè)置環(huán)形振蕩器周期。TDC后處理模塊可以產(chǎn)生TDC輸出，其中該TDC輸出是參考信號與VCO信號之間的相差的二進制表不。
[0035]在延遲模塊再循環(huán)TDC示例和鎖頻再循環(huán)TDC示例兩者的實施例中，數(shù)字鎖頻模塊可以產(chǎn)生規(guī)格化到TDC分辨率的瞬時VCO周期Tpn和VCO周期規(guī)格化誤差Tpn，OT (從輸出模塊的輸出)，其中VCO周期規(guī)格化誤差是從瞬時VCO周期扣除TDC樣本數(shù)Ns，并且TDC樣本數(shù)Ns是每VCO周期正整數(shù)個樣本。在兩個示例的另一個實施例中，數(shù)字鎖頻模塊可以包括相加器、累積器和量化器。該相加器可以從規(guī)格化到TDC分辨率的瞬時VCO周期Tpn扣除TDC樣本數(shù)Ns來產(chǎn)生VCO周期規(guī)格化誤差Tpn，OT，其中TDC樣本數(shù)Ns是每VCO周期正整數(shù)個樣本。累積器可以通過積分VCO周期規(guī)格化誤差Tpn，OT而產(chǎn)生積分誤差。量化器可以通過將積分誤差映射到控制設(shè)置而產(chǎn)生環(huán)形振蕩器控制信號。量化器可以截去積分誤差的最低有效位(LSB)，這可以使量化誤差增加，因為用于映射積分誤差的位的數(shù)量的位數(shù)可降低到環(huán)形振蕩器控制信號的控制位的數(shù)量。
[0036]在延遲模塊再循環(huán)TDC示例和鎖頻再循環(huán)TDC示例兩者的另一個實施例中，觸發(fā)參考環(huán)形振蕩器可以配置成停止對周期性環(huán)形振蕩器信號定時并且用重設(shè)信號重設(shè)振蕩器輸出。在示例中，振蕩器輸出可以重設(shè)成邏輯低。在兩個示例的另一個實施例中，再循環(huán)TDC可以包括重設(shè)模塊，其配置成重設(shè)觸發(fā)參考環(huán)形振蕩器，和延遲模塊，其中延遲模塊的每個鎖存器在重設(shè)延遲模塊時設(shè)置成預(yù)定狀態(tài)。觸發(fā)參考環(huán)形振蕩器可在重設(shè)觸發(fā)參考環(huán)形振蕩器時設(shè)置成預(yù)定狀態(tài)。重設(shè)模塊可以包括數(shù)字控制延遲線(D⑶L)和數(shù)字門，例如OR門。DCDL可以在來自延遲模塊的規(guī)定鎖存器轉(zhuǎn)變到不同的數(shù)字狀態(tài)時產(chǎn)生重設(shè)信號。數(shù)字門可以從D⑶L或在再循環(huán)TDC外部接收的外部重設(shè)命令產(chǎn)生重設(shè)信號。重設(shè)信號可以指示觸發(fā)參考環(huán)形振蕩器停止對周期性環(huán)形振蕩器信號定時。規(guī)定的鎖存器可以是延遲模塊的多個鎖存器的最高有效位(MSB)。
[0037]在延遲模塊再循環(huán)TDC示例和鎖頻再循環(huán)TDC示例兩者的另一個實施例中，再循環(huán)TDC可以包括調(diào)諧模塊，其配置成內(nèi)插期望VCO頻率并且使觸發(fā)參考環(huán)形振蕩器在期望VCO頻率上收斂的時間降低。調(diào)諧模塊可以包括存儲器和/或正交相關(guān)器。存儲器可以存儲對于觸發(fā)參考環(huán)形振蕩器的分立初始化調(diào)諧設(shè)置。正交相關(guān)器可以確定VCO信號與周期性環(huán)形振蕩器信號之間的頻率差的極性并且可以維持一個信號頻率(VC0信號頻率或周期性環(huán)形振蕩器信號頻率)高于另一個信號頻率。
[0038]在延遲模塊再循環(huán)TDC示例和鎖頻再循環(huán)TDC示例兩者的另一個實施例中，再循環(huán)TDC可以在鎖相環(huán)(PLL)中配置成在一組電氣和電子工程師協(xié)會(IEEE) 802.11標準、IEEE 802.16標準和第三代合作伙伴計劃(3GPP)長期演進(LTE)標準內(nèi)產(chǎn)生時鐘頻率。在兩個示例的另一個實施例中，再循環(huán)TDC可以包括在這樣的移動設(shè)備中，其連接到無線局域網(wǎng)(WLAN)、無線個人區(qū)域網(wǎng)(WPAN)和無線廣域網(wǎng)(WffAN)中的至少一個。移動設(shè)備可以包括天線、觸敏顯示屏、揚聲器、麥克風(fēng)、圖形處理器、應(yīng)用處理器、內(nèi)部存儲器、非易失性存儲器端口或這些部件的組合。
[0039]在另一個示例中，全數(shù)字鎖相環(huán)(ADPLL) 100B可以包括數(shù)字相位/頻率檢測器120、數(shù)字環(huán)濾波器122、數(shù)模轉(zhuǎn)換器(DAC)124、電壓控制振蕩器(VC0)126、再循環(huán)TDC IlOB和微分器(differenciator) 130,如在圖9中圖示的。數(shù)字相位/頻率檢測器可以通過將頻率字輸入與反饋環(huán)中的微分TDC輸出進行比較來積分頻率誤差108，其可以與頻率字102和微分TDC輸出之間的頻率差成比例。數(shù)字環(huán)濾波器可以通過對相位誤差信號低通濾波而產(chǎn)生濾波相位誤差信號。DAC可以將濾波相位誤差信號轉(zhuǎn)換成對于VCO的電壓輸入。VCO可以以規(guī)定頻率產(chǎn)生周期性VCO信號106，其中電壓輸入可以用于使得VCO頻率收斂至規(guī)定頻率。再循環(huán)TDC可以在之前描述的不例中的任一個中配置以從VCO信號106和參考信號104產(chǎn)生TDC輸出信號。微分器可以通過微分TDC輸出信號而產(chǎn)生微分TDC輸出。
[0040]另一個示例提供用于使用觸發(fā)參考環(huán)形振蕩器來時數(shù)轉(zhuǎn)換的方法600，如在圖10中的流程圖中示出的。該方法可作為指令在機器上執(zhí)行，其中這些指令被包括在至少一個計算機可讀介質(zhì)或機器可讀介質(zhì)上。計算機可讀介質(zhì)可以是非暫時性計算機可讀存儲介質(zhì)。機器可讀介質(zhì)可以是非暫時性機器可讀存儲介質(zhì)。方法包括以下操作:在由參考信號邊緣觸發(fā)時從觸發(fā)參考環(huán)形振蕩器對具有環(huán)形振蕩器周期(其是電壓控制振蕩器(VCO)周期的所選比率)的周期性環(huán)形振蕩器信號定時，如在框610中的。接著是對由周期性環(huán)形振蕩器信號定時的VCO信號采樣的操作，如在框620中的。方法的下一個操作可以是將樣本存儲在多個鎖存器中，其中每個鎖存器配置成在不同時間間隔中存儲樣本，如在框630中的。方法進一步包括并行地傳送多個鎖存器的數(shù)字狀態(tài)，如在框640中的。
[0041]方法可以進一步包括在采樣時間間隔后鎖存多個鎖存器的數(shù)字狀態(tài)，其包括VCO信號的樣本。采樣時間間隔可以是VCO周期規(guī)格化時間間隔加上狀態(tài)轉(zhuǎn)變時間間隔。VCO周期規(guī)格化時間間隔可以大致上是TDC樣本數(shù)乘以VCO周期，并且TDC樣本數(shù)可以是每VCO周期正整數(shù)個樣本。狀態(tài)轉(zhuǎn)變時間間隔可以是在規(guī)定的鎖存器轉(zhuǎn)變到不同數(shù)字狀態(tài)時VCO周期規(guī)格化時間間隔之后的可變時間間隔。在另一個示例中，方法可以進一步包括，從鎖存的數(shù)字狀態(tài)產(chǎn)生TDC輸出。該TDC輸出可以是參考信號與VCO信號之間的相差的二進制表示。方法可以進一步包括從鎖存的數(shù)字狀態(tài)產(chǎn)生環(huán)形振蕩器控制信號。環(huán)形振蕩器控制信號可以對觸發(fā)參考環(huán)形振蕩器設(shè)置環(huán)形振蕩器周期。在另一個示例中，方法可以進一步包括在多個鎖存器中的規(guī)定鎖存器轉(zhuǎn)變到不同數(shù)字狀態(tài)時停止對周期性環(huán)形振蕩器信號定時。方法可以進一步包括在多個鎖存器中的規(guī)定鎖存器轉(zhuǎn)變到不同數(shù)字狀態(tài)時將多個鎖存器中的每個鎖存器重設(shè)到預(yù)定狀態(tài)。方法可以進一步包括在多個鎖存器中的規(guī)定鎖存器轉(zhuǎn)變到不同數(shù)字狀態(tài)時將觸發(fā)參考環(huán)形振蕩器的振蕩器輸出重設(shè)到預(yù)定或規(guī)定狀態(tài)，例如邏輯低。方法可以進一步包括初始將觸發(fā)參考環(huán)形振蕩器調(diào)諧到大致上接近期望VCO頻率的頻率來使觸發(fā)參考環(huán)形振蕩器在期望TRRO頻率上收斂的時間降低。多個鎖存器可以配置為移位寄存器和級聯(lián)觸發(fā)器中的至少一個。環(huán)形振蕩器周期可以大致上在電壓控制振蕩器(VCO)周期的一個TDC樣本寬度內(nèi)。TDC樣本寬度可以是一比上TDC樣本數(shù)Ns乘以VCO周期。TDC樣本數(shù)可以是每VCO周期正整數(shù)個樣本。在示例中，環(huán)形振蕩器周期可以短于VCO周期并且環(huán)形振蕩器周期Tretring由(Ns-1 )/Ν/Τνο□表示，其中Tvco是VCO周期并且Ns是TDC樣本數(shù)。在另一個示例中，環(huán)形振蕩器周期可以長于VCO周期并且環(huán)形振蕩器周期Tretring由(Ns+1 )/Ν/Τ_表示，其中Tvco是VCO周期，Ns是TDC樣本數(shù)。
[0042]在另一個示例中，再循環(huán)時數(shù)轉(zhuǎn)換器(TDC)或全數(shù)字鎖相環(huán)(ADPLL)可以被包括在移動設(shè)備或傳送站中。圖11提供移動設(shè)備的示例圖示，例如用戶設(shè)備(UE)、移動臺(MS)、移動無線設(shè)備、移動通信設(shè)備、平板、手持機或其他類型的移動無線設(shè)備。移動設(shè)備可以包括一個或多個天線，其配置成與例如基站(BS)、演進節(jié)點B (eNB)或其他類型的無線廣域網(wǎng)(WffAN)接入點等傳送站通信。移動設(shè)備可以配置成使用包括第三代合作伙伴計劃(3GPP)長期演進(LTE)、WiMAX (全球互通微波接入或電氣和電子工程師協(xié)會(IEEE) 802.16標準(例如，802.16e、802.16m))、高速分組接入(HSPA)、藍牙和WiFi (IEEE 802.11標準)的至少一個無線通信標準來通信。移動設(shè)備可以對每個無線通信標準使用獨立天線或?qū)Χ鄠€無線通信標準使用共享天線來通信。移動設(shè)備可以在無線局域網(wǎng)(WLAN)、無線個人區(qū)域網(wǎng)(WPAN)和/或WffAN中通信。
[0043]圖11還提供可以用于來自移動設(shè)備的音頻輸入和輸出的麥克風(fēng)和一個或多個揚聲器的圖示。顯示屏可以是液晶顯示(IXD)屏，或例如有機發(fā)光二極管(OLED)顯示器等其他類型的顯示屏。顯示屏可以配置為觸摸屏。該觸摸屏可使用電容、電阻或另一個類型的觸摸屏技術(shù)。應(yīng)用處理器和圖形處理器可以耦合于內(nèi)部存儲器來提供處理和顯示能力。非易失性存儲器端口還可以用于向用戶提供數(shù)據(jù)輸入/輸出選項。該非易失性存儲器端口還可用于擴展移動設(shè)備的存儲能力。鍵盤可與移動設(shè)備集成或無線連接到移動設(shè)備來提供額外的用戶輸入。還可使用觸摸屏來提供虛擬鍵盤。
[0044]各種技術(shù)或其某些方面或部分可采取包含在例如軟盤、⑶-ROM、硬驅(qū)動器或任何其他機器可讀存儲介質(zhì)等有形介質(zhì)中的程序代碼(即，指令)的形式，其中當(dāng)將程序代碼裝載到機器(例如計算機)并且由其執(zhí)行時，該機器變成用于實踐各種技術(shù)的裝置。在可編程計算機上執(zhí)行程序代碼的情況下，計算設(shè)備可包括處理器、由該處理器能讀取的存儲介質(zhì)(其包括易失性和非易失性存儲器和/或存儲元件)、至少一個輸入設(shè)備和至少一個輸出設(shè)備。該易失性和非易失性存儲器和/或存儲元件可以是RAM、EPR0M、閃速驅(qū)動器、光驅(qū)動器、磁性硬驅(qū)動器或用于存儲電子數(shù)據(jù)的其他介質(zhì)?；竞鸵苿优_還可包括收發(fā)器模塊、計數(shù)器模塊、處理模塊和/或時鐘模塊或計時器模塊?？蓪崿F(xiàn)或利用本文描述的各種技術(shù)的一個或多個程序可使用應(yīng)用程序編程接口(API)、可再用控制及類似物。這樣的程序可用高級程序或面向?qū)ο蟮木幊陶Z言實現(xiàn)來與計算機系統(tǒng)通信。然而，如期望的話，可用匯編或機器語言實現(xiàn)程序。在任何情況下，語言可以是編譯或解釋型語言，并且與硬件實現(xiàn)進行結(jié)合。
[0045]應(yīng)該理解在該說明書中描述的功能單元中的許多已經(jīng)標記為模塊，以便更特定地強調(diào)它們的實現(xiàn)獨立性。例如，模塊可實現(xiàn)為硬件電路，其包括定制VLSI電路或門陣列、例如邏輯芯片、晶體管或其他分立部件等現(xiàn)成半導(dǎo)體。模塊還可在例如現(xiàn)場可編程門陣列、可編程陣列邏輯、可編程邏輯設(shè)備或類似物等可編程硬件設(shè)備中實現(xiàn)。
[0046]模塊還可在軟件中實現(xiàn)以供各種類型的處理器執(zhí)行?？蓤?zhí)行代碼的識別模塊例如可包括計算機指令的一個或多個物理或邏輯塊，其例如可組織為對象、規(guī)程或功能。然而，識別模塊的可執(zhí)行文件不必在物理上定位在一起，而可包括存儲在不同位點中的全異指令，其在邏輯上聯(lián)接在一起時構(gòu)成模塊并且實現(xiàn)模塊的規(guī)定目的。
[0047]實際上，可執(zhí)行代碼的模塊可以是單個指令或許多指令，并且甚至可分布在若干不同的代碼段上、不同程序之間以及跨若干存儲器設(shè)備而分布。相似地，可識別操作數(shù)據(jù)并且在本文在模塊內(nèi)圖示它，并且可采用任何適合的形式體現(xiàn)以及在任何適合類型的數(shù)據(jù)結(jié)構(gòu)內(nèi)組織。操作數(shù)據(jù)可作為單個數(shù)據(jù)集而被收集，或可分布在不同位點上(包括在不同存儲設(shè)備上)，并且可至少部分地僅作為系統(tǒng)或網(wǎng)絡(luò)上的電子信號而存在。模塊可以是被動或主動的，包括能操作成進行期望功能的代理。
[0048]在整個說明書中對“示例”的引用意指連同該示例描述的特定特征、結(jié)構(gòu)或特性被包括在本發(fā)明的至少一個實施例中。從而，在該整個說明書中在各種地方出現(xiàn)的短語“在示例中”不一定都指相同的實施例。
[0049]如本文使用的，為了方便，多個項目、結(jié)構(gòu)要素、構(gòu)成要素和/或材料可在公共列表中呈現(xiàn)。然而，應(yīng)該這樣解釋這些列表，好像列表中的每個成員單獨識別為獨立且唯一成員一樣。從而，這樣的列表中的個體成員在沒有相反指示的情況下不會僅基于它們在公共組中的呈現(xiàn)而應(yīng)解釋為相同列表的任何其他成員的事實上的等同。另外，本發(fā)明的各種實施例和示例連同其各種部件的備選可在本文中被提及。應(yīng)理解，這樣的實施例、示例和備選不解釋為彼此的事實上的等同，而要視為本發(fā)明的獨立和自主的表示。
[0050]此外，在一個或多個實施例中，描述的特征、結(jié)構(gòu)或特性可采用任何適合的方式組合。在下面的描述中，提供許多特定細節(jié)，例如布局、距離、網(wǎng)絡(luò)示例等的示例，來提供對本發(fā)明的實施例的全面理解。然而，相關(guān)領(lǐng)域內(nèi)技術(shù)人員將認識到本發(fā)明可在沒有這些特定細節(jié)中的一個或多個的情況下實踐，或用其他方法、部件、布局等實踐。在其他實例中，未詳細示出或描述眾所周知的結(jié)構(gòu)、材料或操作以避免混淆本發(fā)明的方面。
[0051]盡管上述示例在一個或多個特定應(yīng)用中說明本發(fā)明的原理，可以在無需發(fā)明人員的努力并且不偏離本發(fā)明的原理和概念的情況下在實現(xiàn)的形式、使用和細節(jié)中做出許多修改，這對于本領(lǐng)域內(nèi)普通技術(shù)人員將是明顯的。因此，不是要規(guī)定本發(fā)明被限制。除非由下文闡述的權(quán)利要求所限制。
【權(quán)利要求】
1.一種再循環(huán)時數(shù)轉(zhuǎn)換器(TDC)，其包括: 觸發(fā)參考環(huán)形振蕩器(TRRO)，其配置成在由參考信號邊緣觸發(fā)時產(chǎn)生具有環(huán)形振蕩器周期的周期性環(huán)形振蕩器信號，所述環(huán)形振蕩器周期是電壓控制振蕩器(VCO)周期的所選比率；以及 延遲模塊，其配置成將由所述周期性環(huán)形振蕩器信號定時的VCO信號的樣本存儲在多個鎖存器中，其中每個鎖存器配置成產(chǎn)生所述樣本的輸出，并且每個鎖存器輸出代表所述VCO信號與所述周期性環(huán)形振蕩器信號之間的時間差極性。
2.如權(quán)利要求1所述的再循環(huán)TDC，其中所述延遲模塊配置為移位寄存器和所述多個鎖存器至少其中之一來形成級聯(lián)的觸發(fā)器，并且所述VCO時鐘的樣本中的每個包括數(shù)字狀態(tài)息。
3.如權(quán)利要求1所述的再循環(huán)TDC，其中鎖存器的數(shù)量是所述TDC樣本數(shù)的至少1.5倍,并且所述TDC樣本數(shù)是每VCO周期正整數(shù)個樣本。
4.一種再循環(huán)時數(shù)轉(zhuǎn)換器(TDC)，其包括: 觸發(fā)參考環(huán)形振蕩器(TRR0)，其配置成在由參考信號邊緣觸發(fā)時產(chǎn)生具有環(huán)形振蕩器周期的周期性環(huán)形振蕩器信號，所述環(huán)形振蕩器周期是電壓控制振蕩器(VCO)周期的所選比率； 數(shù)字鎖頻模塊，其配置成產(chǎn)生環(huán)形振蕩器控制信號，其中所述環(huán)形振蕩器控制信號對于所述觸發(fā)參考環(huán)形振蕩器設(shè)置所述環(huán)形振蕩器周期；以及 TDC后處理模塊，其配置成產(chǎn)生TDC輸出，其中所述TDC輸出是參考信號與VCO信號之間的相位差的二進制表示。
5.如權(quán)利要求1或4所述的再循環(huán)TDC，其中所述環(huán)形振蕩器周期短于所述VCO周期，并且所述環(huán)形振蕩器周期Tm-1ng由(Ns-1WTvco表示，其中Tvco是VCO周期，Ns是TDC樣本數(shù)，并且所述TDC樣本數(shù)是每VCO周期正整數(shù)個樣本。
6.如權(quán)利要求1或4所述的再循環(huán)TDC，其中所述環(huán)形振蕩器周期長于所述VCO周期，并且所述環(huán)形振蕩器周期ring由《Ns+1 ),NSU示，其中Ira是VCO周期，Ns是TDC樣本數(shù)，并且所述TDC樣本數(shù)是每VCO周期正整數(shù)個樣本。
7.如權(quán)利要求1或4所述的再循環(huán)TDC，其中所述環(huán)形振蕩器周期大致上在電壓控制振蕩器(VCO)周期的一個TDC樣本寬度內(nèi)，其中所述TDC樣本寬度是一比上TDC樣本數(shù)Ns乘以VCO周期，并且所述TDC樣本數(shù)是每VCO周期正整數(shù)個樣本。
8.如權(quán)利要求7所述的再循環(huán)TDC，其中所述再循環(huán)TDC具有B位分辨率，并且所述TDC樣本數(shù)Ns由2B表示。
9.權(quán)利要求1所述的再循環(huán)TDC，其進一步包括輸出模塊，所述輸出模塊配置成輸出所述延遲模塊的多個鎖存器的樣本，其中所述輸出在采樣時間間隔后鎖存，其中所述采樣時間間隔是VCO周期規(guī)格化時間間隔加上狀態(tài)轉(zhuǎn)變時間間隔，其中所述VCO周期規(guī)格化時間間隔大致上是所述TDC樣本數(shù)乘以所述VCO周期，所述TDC樣本數(shù)是每VCO周期正整數(shù)個樣本，并且所述狀態(tài)轉(zhuǎn)變時間間隔是在規(guī)定的鎖存器轉(zhuǎn)變到不同數(shù)字狀態(tài)時所述VCO周期規(guī)格化時間間隔之后的可變時間間隔。
10.權(quán)利要求9所述的再循環(huán)TDC，其進一步包括: 數(shù)字鎖頻模塊，其配置成產(chǎn)生環(huán)形振蕩器控制信號，其中所述環(huán)形振蕩器控制信號對于所述觸發(fā)參考環(huán)形振蕩器設(shè)置所述環(huán)形振蕩器周期；以及 TDC后處理模塊，其配置成產(chǎn)生TDC輸出，其中所述TDC輸出是參考信號與V⑶信號之間的相位差的二進制表示。
11.權(quán)利要求10或4所述的再循環(huán)TDC，其中所述數(shù)字鎖頻模塊進一步配置成從所述輸出模塊的輸出產(chǎn)生規(guī)格化到TDC分辨率的瞬時VCO周期Tpn和VCO周期規(guī)格化誤差Tpn，err,其中所述VCO周期規(guī)格化誤差是從瞬時VCO周期扣除TDC樣本數(shù)Ns，并且所述TDC樣本數(shù)Ns是每VCO周期正整數(shù)個樣本。
12.如權(quán)利要求10或4所述的再循環(huán)TDC，其中所述數(shù)字鎖頻模塊進一步包括: 相加器，其配置成從規(guī)格化到TDC分辨率的瞬時VCO周期Tpn扣除TDC樣本數(shù)Ns而產(chǎn)生VCO周期規(guī)格化誤差Tpn，OT，其中所述TDC樣本數(shù)Ns是每VCO周期正整數(shù)個樣本； 累積器，其配置成通過積分所述VCO周期規(guī)格化誤差Τρη，ε?而產(chǎn)生積分誤差；以及 量化器，其配置成通過將所述積分誤差映射到控制設(shè)置而產(chǎn)生所述環(huán)形振蕩器控制信號。
13.如權(quán)利要求12所述的再循環(huán)TDC，其中所述量化器配置成截去所述積分誤差的最低有效位(LSB)。
14.如權(quán)利要求1或4所述的再循環(huán)TDC，其中所述觸發(fā)參考環(huán)形振蕩器配置成停止對所述周期性環(huán)形振蕩器信號定時并且用重設(shè)信號重設(shè)振蕩器輸出。
15.如權(quán)利要求1或4所述的再循環(huán)TDC，其進一步包括重設(shè)模塊，所述重設(shè)模塊配置成重設(shè)所述觸發(fā)參考環(huán)形振蕩器和延遲模塊，其中所述延遲模塊的每個鎖存器在重設(shè)所述延遲模塊時設(shè)置成預(yù)定狀態(tài)，并且所述重設(shè)模塊進一步包括: 數(shù)字控制延遲線(DCDL)，其配置成在所述延遲模塊中的規(guī)定鎖存器轉(zhuǎn)變到不同的數(shù)字狀態(tài)時產(chǎn)生重設(shè)信號；以及 數(shù)字門，其配置成從所述D⑶L或在所述再循環(huán)TDC外部接收的外部重設(shè)命令產(chǎn)生重設(shè)信號，其中所述重設(shè)信號指示所述觸發(fā)參考環(huán)形振蕩器停止對所述周期性環(huán)形振蕩器信號定時。
16.如權(quán)利要求15所述的再循環(huán)TDC，其中所述規(guī)定的鎖存器是所述延遲模塊的多個鎖存器的最高有效位(MSB)。
17.如權(quán)利要求1或4所述的再循環(huán)TDC，其進一步包括調(diào)諧模塊，所述調(diào)諧模塊配置成內(nèi)插期望VCO頻率并且使所述觸發(fā)參考環(huán)形振蕩器在期望VCO頻率上收斂的時間降低。
18.如權(quán)利要求17所述的再循環(huán)TDC，其中所述調(diào)諧模塊進一步包括: 存儲器，其配置成存儲對于所述觸發(fā)參考環(huán)形振蕩器的分立的初始化調(diào)諧設(shè)置；和 正交相關(guān)器，其配置成確定所述VCO信號與所述周期性環(huán)形振蕩器信號之間的頻率差的極性并且維持一個信號頻率高于另一個信號頻率，所述一個信號頻率是VCO信號頻率或周期性環(huán)形振蕩器信號頻率。
19.如權(quán)利要求1或4所述的再循環(huán)TDC，其中所述再循環(huán)TDC在鎖相環(huán)(PLL)中配置成在一組電氣和電子工程師協(xié)會(IEEE)802.11標準、IEEE 802.16標準和第三代合作伙伴計劃(3GPP)長期演進(LTE)標準內(nèi)產(chǎn)生時鐘頻率。
20.如權(quán)利要求1或4所述的再循環(huán)TDC，其中所述再循環(huán)TDC被包括移動設(shè)備中，所述移動設(shè)備配置成連接到無線局域網(wǎng)(WLAN)、無線個人區(qū)域網(wǎng)(WPAN)和無線廣域網(wǎng)(WffAN)中的至少一個，其中所述移動設(shè)備包括天線、觸敏顯示屏、揚聲器、麥克風(fēng)、圖形處理器、應(yīng)用處理器、內(nèi)部存儲器、非易失性存儲器端口或其組合。
21.一種全數(shù)字鎖相環(huán)(ADPLL)，其包括: 數(shù)字相位/頻率檢測器，其配置成通過將頻率字輸入與反饋環(huán)中的微分TDC輸出進行比較而積分頻率誤差，所述頻率誤差與所述頻率字和所述微分TDC輸出之間的頻率差成比例； 數(shù)字環(huán)濾波器，其配置成通過對所述相位誤差信號低通濾波而產(chǎn)生濾波相位誤差信號; 數(shù)模轉(zhuǎn)換器(DAC)，其配置成將所述濾波相位誤差信號轉(zhuǎn)換成對于VCO的電壓輸入；所述VCO配置成以規(guī)定頻率產(chǎn)生周期性VCO信號，其中所述電壓輸入用于使所述VCO頻率收斂至規(guī)定頻率； 如權(quán)利要求1或4所述的再循環(huán)TDC，其配置成從所述VCO信號和所述參考信號產(chǎn)生TDC輸出信號；以及 微分器，其配置成通過微分所述TDC輸出信號而產(chǎn)生微分TDC輸出。
22.一種用于時數(shù)轉(zhuǎn)換的方法，其包括: 由參考信號邊緣觸發(fā)時，從觸發(fā)參考環(huán)形振蕩器對具有環(huán)形振蕩器周期的周期性環(huán)形振蕩器信號定時，所述環(huán)形振蕩器周期是電壓控制振蕩器(VCO)周期的所選比率； 對由所述周期性環(huán)形振蕩器信號定時的VCO信號采樣； 將所述樣本存儲在多個鎖存器中，其中每個鎖存器配置成在不同時間間隔中存儲所述樣本；以及 并行地傳送所述多個鎖存器的數(shù)字狀態(tài)。
23.如權(quán)利要求22所述的方法，其進一步包括: 在采樣時間間隔后鎖存所述多個鎖存器的數(shù)字狀態(tài)，其包括所述VCO信號的樣本，其中所述采樣時間間隔是VCO周期規(guī)格化時間間隔加上狀態(tài)轉(zhuǎn)變時間間隔，其中所述VCO周期規(guī)格化時間間隔大致上是所述TDC樣本數(shù)乘以所述VCO周期，所述TDC樣本數(shù)是每VCO周期正整數(shù)個樣本，并且所述狀態(tài)轉(zhuǎn)變時間間隔是在規(guī)定的鎖存器轉(zhuǎn)變到不同數(shù)字狀態(tài)時所述VCO周期規(guī)格化時間間隔之后的可變時間間隔。
24.如權(quán)利要求23所述的方法，其進一步包括: 從鎖存的數(shù)字狀態(tài)產(chǎn)生TDC輸出，其中所述TDC輸出是參考信號與VCO信號之間的相差的二進制表示；以及 從鎖存的數(shù)字狀態(tài)產(chǎn)生環(huán)形振蕩器控制信號，其中所述環(huán)形振蕩器控制信號對所述觸發(fā)參考環(huán)形振蕩器設(shè)置所述環(huán)形振蕩器周期。
25.如權(quán)利要求22所述的方法，其進一步包括: 在所述多個鎖存器中的規(guī)定鎖存器轉(zhuǎn)變到不同數(shù)字狀態(tài)時停止對所述周期性環(huán)形振蕩器信號的定時；以及 在所述多個鎖存器中的規(guī)定鎖存器轉(zhuǎn)變到不同數(shù)字狀態(tài)時將所述多個鎖存器中的每個鎖存器重設(shè)到預(yù)定狀態(tài)。
26.如權(quán)利要求22所述的方法，其進一步包括: 初始將所述觸發(fā)參考環(huán)形振蕩器調(diào)諧到大致上接近期望VCO頻率的頻率來使所述觸發(fā)參考環(huán)形振蕩器在所述期望TRRO頻率上收斂的時間降低。
27.如權(quán)利要求22所述的方法，其中所述多個鎖存器配置為移位寄存器和級聯(lián)的觸發(fā)器至少其中之一。
28.如權(quán)利要求22所述的方法，其中所述環(huán)形振蕩器周期大致上在電壓控制振蕩器(VCO)周期的一個TDC樣本寬度內(nèi)，其中所述TDC樣本寬度是一比上TDC樣本數(shù)Ns乘以所述VCO周期，并且所述TDC樣本數(shù)是每VCO周期正整數(shù)個樣本。
29.如權(quán)利要求22所述的方法，其中所述環(huán)形振蕩器周期短于所述VCO周期并且所述環(huán)形振蕩器周期Tretring由(Ns-1 )/N/Tvoo表示,或所述環(huán)形振蕩器周期長于所述vco周期并且所述環(huán)形振蕩器周期TMf由iNs+1)/rsJs#Tva)表示，其中Ira是所述vco周期，Ns是所述TDC樣本數(shù)，并且所述TDC樣本數(shù)是每VCO周期正整數(shù)個樣本。
30.至少一個非暫時性機器可讀存儲介質(zhì)，其包括多個指令，所述多個指令適于被執(zhí)行來實現(xiàn)如權(quán)利要求22至29中任一項所述的方法。
【文檔編號】H03L7/00GK104170258SQ201280071937
【公開日】2014年11月26日 申請日期:2012年4月10日 優(yōu)先權(quán)日:2012年4月10日
【發(fā)明者】H.S.金, A.拉維, Y.W.李, K.錢德拉舍卡 申請人:英特爾公司