脈沖生成裝置制造方法
【專利摘要】本發(fā)明涉及一種可生成理想的波形的脈沖信號(hào)，同時(shí)在不輸出脈沖信號(hào)時(shí)實(shí)現(xiàn)較高隔離度的脈沖生成裝置。脈沖生成裝置（100）通過放大器（102）對(duì)從高頻振蕩器（101）輸出的高頻信號(hào)進(jìn)行放大后輸出。放大器（102）僅在從驅(qū)動(dòng)電路（110）供給驅(qū)動(dòng)功率的期間對(duì)來自高頻振蕩器（101）的高頻信號(hào)進(jìn)行放大后輸出。利用波形控制部（120）控制從驅(qū)動(dòng)電路（110）供給放大器（102）的驅(qū)動(dòng)功率的波形，以使通過放大器（102）放大的高頻信號(hào)變?yōu)槌瑢拵У拿}沖信號(hào)。
【專利說明】脈沖生成裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及ー種生成脈沖信號(hào)的脈沖生成裝置，具體地，能夠?qū)⒚}沖信號(hào)成形為理想波形的脈沖生成裝置。
【背景技術(shù)】
[0002]在利用高頻的超寬帶脈沖信號(hào)測(cè)量與對(duì)象物之間的距離、角度等的UWB (UltraWide Band)雷達(dá)中，生成例如脈沖寬度為Ins左右的脈沖信號(hào)用于發(fā)送信號(hào)和接收信號(hào)。在UWB雷達(dá)為了高精度地測(cè)量對(duì)象物，生成高品質(zhì)的波形的脈沖信號(hào)變得尤為重要。作為脈沖信號(hào)的高品質(zhì)的波形，例如需要成形為盡量接近矩形的形狀。并且，為了提高UWB雷達(dá)的測(cè)量性能，需要在不輸出脈沖信號(hào)的期間盡量減少噪聲信號(hào)等無用波的輸出。
[0003]在UWB雷達(dá)，在高頻帶利用超寬帶脈沖信號(hào)，因此作為UWB的電波規(guī)格，對(duì)于功率頻譜密度(dBm/MHz)設(shè)有上限，如圖4 (a)的符號(hào)90所示。為了防止超過該上限，需要適當(dāng)調(diào)整脈沖信號(hào)的波形和輸出強(qiáng)度。
[0004]作為生成超寬帶脈沖信號(hào)的方法，目前公開有利用從振蕩器輸出的高頻信號(hào)對(duì)基帶的脈沖信號(hào)進(jìn)行上變頻的方法(例如專利文獻(xiàn)I)。參照?qǐng)D5對(duì)現(xiàn)有的超寬帶脈沖生成裝置例子進(jìn)行說明?，F(xiàn)有的脈沖生成裝置900包括:發(fā)出指定頻率的高頻信號(hào)的高頻振蕩器901、對(duì)從高頻振蕩器901輸出的高頻信號(hào)進(jìn)行放大的放大器902、輸出指定脈沖寬度的基帶的脈沖信號(hào)的基帶脈沖發(fā)生部903、以及，輸入通過放大器902放大的高頻信號(hào)和從基帶脈沖發(fā)生部903輸出的脈沖信號(hào)后進(jìn)行混頻的混頻器904。
[0005]混頻器904以從放大器902輸入的高頻信號(hào)對(duì)從基帶脈沖發(fā)生部903輸入的脈沖信號(hào)進(jìn)行上變頻，并將其作為高頻脈沖信號(hào)輸出。通過將從基帶脈沖發(fā)生部904輸出的脈沖信號(hào)成形為矩形形狀，從而從混頻器904輸出超寬帶的脈沖信號(hào)。高頻振蕩器901、放大器902以及混頻器904始終在工作，只有從基帶脈沖發(fā)生部903輸入脈沖信號(hào)時(shí)才輸出超寬帶的高頻脈沖信號(hào)。
[0006]先行技術(shù)文獻(xiàn)
[0007]專利文獻(xiàn)
[0008]專利文獻(xiàn)1:日本特開2009-222457號(hào)公報(bào)
[0009]但是，在具有如圖5所示的結(jié)構(gòu)的現(xiàn)有的脈沖生成裝置，即使從基帶脈沖發(fā)生部向混頻器不輸入脈沖信號(hào)時(shí)，還是需要使高頻振蕩器、放大器、混頻器等工作，因此存在來自高頻振蕩器的信號(hào)作為噪聲信號(hào)從混頻器漏出的問題。如圖6模擬示出，作為對(duì)于漏出信號(hào)的隔離度性能，混頻器僅具有至多20dB左右。因此，在采用該脈沖生成裝置的雷達(dá)，如圖4 (b)所示，接收信號(hào)上重疊有相對(duì)高電平的漏出信號(hào)(圖4 (b)中符號(hào)91所示)。為了保持功率頻譜密度(dBm/MHz)的限制，需要降低發(fā)送信號(hào)的功率，如圖4 (b)所示。其結(jié)果，存在可探測(cè)距離變短的問題。

【發(fā)明內(nèi)容】
[0010]為解決上述問題，本發(fā)明的目的在于提供可生成理想的波形的脈沖信號(hào)，同時(shí)在不輸出脈沖信號(hào)時(shí)實(shí)現(xiàn)較高隔離度的脈沖生成裝置。
[0011]為了解決上述問題，根據(jù)本發(fā)明的脈沖生成裝置的第一方面，所述脈沖生成裝置利用放大器放大從高頻振蕩器輸出的高頻信號(hào)并輸出高頻脈沖信號(hào)，所述脈沖生成裝置的特征在于，包括:驅(qū)動(dòng)電路，用于向連接于輸出端的所述放大器供給驅(qū)動(dòng)功率，所述驅(qū)動(dòng)電路包括:一端連接于電壓電源的電阻；一端連接于輸入端，另一端連接于所述電阻的另一端的電容器；一端連接于所述電阻的另一端的NOT邏輯型的晶體管；以及，一端連接于所述晶體管，另一端連接于所述輸出端的電流放大器；以及，波形控制部，用于向所述輸入端輸出控制信號(hào)，以便所述驅(qū)動(dòng)功率成形為指定的波形并從所述驅(qū)動(dòng)電路輸出，其中，所述晶體管通過所述電容器輸入所述控制信號(hào)，以當(dāng)所述控制信號(hào)低于指定的閥值時(shí)打開所述電流放大器，其他時(shí)候關(guān)閉的方式進(jìn)行控制。
[0012]根據(jù)本發(fā)明的脈沖生成裝置的另一方面，其特征在于，所述閥值設(shè)定為位于從所述電壓電源通過所述電阻設(shè)定的偏壓和從所述電容器輸入的所述控制信號(hào)的最小值之間且低于伴隨所述控制信號(hào)的無用的電壓振動(dòng)的最小值。
[0013]根據(jù)本發(fā)明的脈沖生成裝置的另一方面，其特征在于，所述波形控制部包括:定時(shí)控制單元，用于高精度地控制所述驅(qū)動(dòng)功率的上升/下降的定時(shí)；波形成形單元，用于控制所述驅(qū)動(dòng)功率的上升速度/下降速度從而將波形成形為脈沖狀；振幅控制單元，用于控制所述驅(qū)動(dòng)功率的高度；以及，強(qiáng)度控制單元，通過電流控制所述驅(qū)動(dòng)功率的強(qiáng)度。
[0014]根據(jù)本發(fā)明的脈沖生成裝置的另一方面，其特征在于，由PLD (ProgrammableLogic Device)的 SerDes (Serializer/Deserializer)構(gòu)成所述波形控制部。
[0015]根據(jù)本發(fā)明的脈沖生成裝置的另一方面，其特征在于，由FPGA (FieldProgrammable Gate Array)的SerDes構(gòu)成所述波形控制部。
[0016]根據(jù)本發(fā)明的脈沖生成裝置的另一方面，其特征在于，所述波形控制部作為所述波形成形單元采用所述FPGA的強(qiáng)調(diào)功能所具有的多階段的預(yù)加重。
[0017]根據(jù)本發(fā)明的脈沖生成裝置的另一方面，其特征在于，所述波形控制部作為所述波形成形單元選擇所述多階段的預(yù)加重的最大值，作為所述強(qiáng)度控制單元選擇所述多階段的電流強(qiáng)度的最大值。
[0018]發(fā)明效果
[0019]根據(jù)本發(fā)明，能夠提供生成理想的波形的脈沖信號(hào)，同時(shí)在不輸出脈沖信號(hào)時(shí)可實(shí)現(xiàn)較高隔離度的脈沖生成裝置。
【專利附圖】

【附圖說明】
[0020]圖1是示出根據(jù)本發(fā)明的第一實(shí)施方式的脈沖生成裝置結(jié)構(gòu)的框圖。
[0021]圖2是示出由第一實(shí)施方式的脈沖生成裝置生成的超寬帶的高頻脈沖信號(hào)例子的時(shí)間波形圖。
[0022]圖3是示出從第一實(shí)施方式的脈沖生成裝置的驅(qū)動(dòng)電路以及波動(dòng)控制部輸出的信號(hào)波形例的時(shí)間波形圖。
[0023]圖4是為UWB脈沖信號(hào)功率頻譜密度設(shè)定的限制的模擬示意圖。
[0024]圖5是示出現(xiàn)有的超寬帶脈沖信號(hào)生成裝置例子的框圖。[0025]圖6是從現(xiàn)有的超寬帶脈沖信號(hào)生成裝置的混頻器輸出的信號(hào)的時(shí)間波形圖。
[0026]圖7是模擬示出通過電容器從波形控制部輸入的控制信號(hào)的波形的時(shí)間波形圖。
【具體實(shí)施方式】
[0027]參照附圖詳細(xì)說明本發(fā)明的優(yōu)選實(shí)施方式中的脈沖生成裝置。為了簡(jiǎn)化圖及其說明，對(duì)于具有相同功能的各構(gòu)成部分標(biāo)注相同的符號(hào)。
[0028](第一實(shí)施方式)
[0029]下面，參照?qǐng)D1說明根據(jù)本發(fā)明的第一實(shí)施方式的脈沖生成裝置。圖1是示出了本實(shí)施方式的脈沖生成裝置100的結(jié)構(gòu)的框圖。在圖1，脈沖生成裝置100在放大器102對(duì)從高頻振蕩器101輸出的高頻信號(hào)進(jìn)行放大后輸出。放大器102僅在從驅(qū)動(dòng)電路110供給驅(qū)動(dòng)功率的期間對(duì)來自高頻振蕩器101的高頻信號(hào)進(jìn)行放大后輸出。在本實(shí)施方式的脈沖生成裝置100，利用波形控制部120控制從驅(qū)動(dòng)電路110供給放大器102的驅(qū)動(dòng)功率的波形，以使在放大器102放大的高頻信號(hào)變?yōu)槌瑢拵У拿}沖信號(hào)。另外，放大器102并不限定于I段，可以采用2段以上串聯(lián)連接的結(jié)構(gòu)。
[0030]驅(qū)動(dòng)電路110包括:一端連接于電壓VDD的電源的電阻(上拉電阻)111 ;一端連接于輸入端114,另一端連接于電阻111的另一端的電容器112 ;與電容器112并聯(lián),且一端連接于電阻111的另一端的NOT邏輯型的晶體管113 ;以及，一端連接于晶體管113，另一端連接于輸出端116的電流放大器115。輸入端114連接于波形控制部120,用于輸入指定的控制信號(hào)，輸出端116連接于放大器102，用于供給其驅(qū)動(dòng)功率。電流放大器115對(duì)從晶體管113輸出的電流進(jìn)行放大，并供給驅(qū)動(dòng)放大器102所需的功率。
[0031]作為成形從驅(qū)動(dòng)電路110輸出的驅(qū)動(dòng)功率的波形的手段，波形控制部120包括:高精度地控制驅(qū)動(dòng)功率的上升/下降定時(shí)的定時(shí)控制単元121 ;控制驅(qū)動(dòng)功率的上升速度/下降速度從而將波形成形為脈沖狀的波形成形単元122 ;控制驅(qū)動(dòng)電壓的高度的振幅控制單元123 ;以及，通過電流控制驅(qū)動(dòng)功率的強(qiáng)度的強(qiáng)度控制單元124。
[0032]驅(qū)動(dòng)放大器102需要2?3V左右的驅(qū)動(dòng)電壓和60mA左右的驅(qū)動(dòng)電流。并且，從放大器102輸出高頻的超寬帶的脈沖信號(hào)時(shí)需要在高頻帶控制用于驅(qū)動(dòng)放大器102所需的上述驅(qū)動(dòng)電壓的波形，例如按照指定的定時(shí)高速上升或下降等。高頻帶中的驅(qū)動(dòng)電壓的波形成形中可以利用例如 FPGA (Field Programmable Gate Array)的 SerDes (Serializer/Deserializer)。
[0033]但是，從FPGA的SerDes輸出的信號(hào)的振幅為350mV左右，低于驅(qū)動(dòng)放大器102所需的電壓。并且，還存在SerDes的輸出信號(hào)伴有過沖(overshoot)或下沖(undershoot),并且輸出信號(hào)之后產(chǎn)生振鈴(ringing)的問題。因此，很難利用FPGA對(duì)放大器102直接進(jìn)行打開/關(guān)閉控制。為此，在本實(shí)施方式的脈沖生成裝置100，為了向放大器102供給理想的波形的驅(qū)動(dòng)功率(驅(qū)動(dòng)電壓以及驅(qū)動(dòng)電流)，設(shè)有驅(qū)動(dòng)電路110。而且，利用波形控制部120來控制從驅(qū)動(dòng)電路110輸出的驅(qū)動(dòng)功率。波形控制部120中可以采用上述的FPGA的berDes0
[0034]本實(shí)施方式的脈沖生成裝置100生成并輸出如圖2所示的超寬帶的高頻脈沖信號(hào)。在圖2，脈沖信號(hào)10的脈沖高度為Vp，脈沖寬度為Tw，上升時(shí)間以及下降時(shí)間分別為Tu、Td。作為超寬帶的高頻脈沖信號(hào)，成形有例如脈沖高度Vp=2?3V，脈沖寬度Tw=lns± 150ps,上升時(shí)間Tu=下降時(shí)間TdS 200ps的波形。其中，脈沖寬度Tw是脈沖高度Vp的1/2的時(shí)間寬度。波形控制部120對(duì)從驅(qū)動(dòng)電路110輸出的驅(qū)動(dòng)功率進(jìn)行控制，以便從放大器102輸出上述脈沖信號(hào)10。
[0035]波形控制部120利用定時(shí)控制單元121按照指定的定時(shí)開始/停止輸出驅(qū)動(dòng)功率。并且，可以利用波形成形單元122控制驅(qū)動(dòng)功率的上升速度/下降速度，可以將高頻脈沖信號(hào)10的上升時(shí)間Tu/下降時(shí)間Td控制在例如200ps以下?？梢岳谜穹刂茊卧?23控制高頻脈沖信號(hào)10的脈沖高度Vp。并且，可以利用強(qiáng)度控制單元124控制高頻脈沖信號(hào)10的強(qiáng)度。強(qiáng)度控制單元124通過控制流向驅(qū)動(dòng)電路110的電流來控制從驅(qū)動(dòng)電路110輸出的驅(qū)動(dòng)功率的強(qiáng)度。
[0036]圖3示出了從波形控制部120輸出到驅(qū)動(dòng)電路110的控制信號(hào)以及根據(jù)該控制信號(hào)從驅(qū)動(dòng)電路110輸出到放大器102的驅(qū)動(dòng)電壓例子。在圖3，符號(hào)21表示輸出到放大器102的驅(qū)動(dòng)電壓，符號(hào)22表示輸出到驅(qū)動(dòng)電路110的控制信號(hào)的電壓。從波形控制部120向驅(qū)動(dòng)電路110輸出電壓為120?300mV、電流為24mA左右的控制信號(hào)。當(dāng)作為波形控制部120采用FPGA時(shí)，通過在強(qiáng)度控制單元124采用最大的設(shè)定值，從而能夠?qū)㈦娏骺刂圃?4mA。在強(qiáng)度控制單元124采用最大的設(shè)定值，則出現(xiàn)振鈴增大的問題。在本實(shí)施方式中，通過利用晶體管113，能夠減少振鈴。并且，從驅(qū)動(dòng)電路110向放大器102輸出電壓為2?3V、電流為60mA左右的驅(qū)動(dòng)功率。
[0037]在圖3，在時(shí)刻Tl的時(shí)點(diǎn)，從波形控制部120輸出的控制信號(hào)22急速下降達(dá)到閥值Vt，則驅(qū)動(dòng)電壓21上升，開始向放大器102供給功率。之后，在時(shí)刻T2，控制信號(hào)22再次上升到閥值Vt，則驅(qū)動(dòng)電壓21急速下降，切斷向放大器102的功率供給。從而，在從時(shí)刻Tl與T2之間從驅(qū)動(dòng)電路110向放大器102供給形成為大致矩形形狀的脈沖波的驅(qū)動(dòng)電壓21。
[0038]在本實(shí)施方式的脈沖生成裝置100，根據(jù)從波形控制部120輸出的控制信號(hào)22，驅(qū)動(dòng)電路110向放大器102供給如圖3所示的驅(qū)動(dòng)電壓21。驅(qū)動(dòng)電路110利用NOT邏輯型的晶體管113對(duì)于向放大器102供給驅(qū)動(dòng)電壓21的電流放大器115進(jìn)行驅(qū)動(dòng)功率的輸入/切斷。
[0039]晶體管113起到比較器的作用，用于比較輸入信號(hào)和指定的閥值(Vt)后輸出“H”(High)或“L” (Low)信號(hào)。當(dāng)晶體管113的輸出信號(hào)為“H”時(shí)，向電流放大器115供給驅(qū)動(dòng)功率。晶體管113上連接有一端連接在電壓VDD的電源的電阻111，從電阻111施加指定的偏壓(稱為DC偏壓VDC)。DC偏壓VDC設(shè)定為驅(qū)動(dòng)晶體管113所需的電壓600mV左右。將晶體管113用作NOT邏輯型時(shí)，將輸入信號(hào)輸入到反轉(zhuǎn)輸入側(cè)，當(dāng)輸入信號(hào)的電壓低于閥值Vt時(shí)，從晶體管113輸出“H”信號(hào)。因此，通常，閥值Vt設(shè)定為低于DC偏壓VDC，以便從晶體管113輸出“L”信號(hào)。
[0040]一旦從波形控制部120向驅(qū)動(dòng)電路110輸入圖3所示的控制信號(hào)22，則控制信號(hào)22的交流成分通過電容器112輸入，加在DC偏壓VDC上。圖7 (a)模擬示出了相加的信號(hào)(稱為VBE)。圖7 (a)所示的信號(hào)是將圖7 (b)所示的一定的脈沖長(zhǎng)度(占空比為1:1)的信號(hào)在波形控制部120進(jìn)行波形成形的信號(hào)。在波形控制部120以盡量縮小超過DC偏壓VDC的脈沖的振幅并且以DC偏壓VDC為標(biāo)準(zhǔn)使在其上下振動(dòng)的信號(hào)面積相等的方式進(jìn)行波形成形。其結(jié)果，如圖7 (a)所示，從波形控制部120輸出大幅降低了超過DC偏壓VDC的電壓并且其期間變長(zhǎng)從而占空比較高的信號(hào)。優(yōu)選，占空比例如在1:100以上。占空比的I對(duì)應(yīng)于向下凸出的脈沖信號(hào)。
[0041]當(dāng)向晶體管113輸入圖7 (a)所示的占空比較高的信號(hào)時(shí)，從DC偏壓VDC向下凸出的脈沖信號(hào)的振幅較大，因此將晶體管113的閥值Vt設(shè)定在DC偏壓VDC與向下凸出的脈沖信號(hào)的電壓之間較為容易。從而，當(dāng)向下凸出的脈沖信號(hào)低于閥值Vt時(shí)，從晶體管113輸出“H”信號(hào)，脈沖信號(hào)再次超過閥值Vt，則從晶體管113輸出“L”信號(hào)。
[0042]在波形控制部120，通過擴(kuò)大占空比來擴(kuò)大向下凸出的脈沖信號(hào)的振幅，從而能夠在與振鈴等無用的振動(dòng)之間振幅的大小出現(xiàn)較大差異。從而在本實(shí)施方式的驅(qū)動(dòng)電路110，能夠?qū)⒕w管113的閥值Vt簡(jiǎn)單地設(shè)定在兩者之間。
[0043]將晶體管113的閥值Vt設(shè)定為從晶體管113不會(huì)因?yàn)檎疋彽葻o用的振動(dòng)而輸出“H”信號(hào)，從而能夠去除來自波形控制部120的控制信號(hào)的振鈴等的影響。其結(jié)果，如圖3所示，供給放大器102的驅(qū)動(dòng)電壓21在時(shí)刻Tl和T2期間形成為脈沖狀，并且能夠充分降低振鈴等的影響。
[0044]當(dāng)作為波形控制部120采用FPGA時(shí)，可以利用FPGA所具有的加強(qiáng)功能向驅(qū)動(dòng)電路110輸出高速上升的控制信號(hào)22。在FPGA，作為波形成形單元122可以設(shè)定16階段的預(yù)加強(qiáng)(Preemphasis)，作為強(qiáng)度控制單元124可以設(shè)定8階段的電流強(qiáng)度。通過將波形成形單元122和強(qiáng)度控制單元124均設(shè)定為各自的最大值，驅(qū)動(dòng)電路110能夠輸出圖3所示的控制信號(hào)22。還可以以PLD (Programmable Logic Device)的SerDes形成波形控制部120，以此代替FPGA。
[0045]如上所述，驅(qū)動(dòng)放大器102時(shí)需要從驅(qū)動(dòng)電路110供給電壓為2?3V、電流為60mA左右的驅(qū)動(dòng)功率。為此，從電壓VDD的電源通過電阻111施加在晶體管113的DC偏壓VDC為60mV左右。于是，在電流放大器115，將從晶體管113輸出的信號(hào)“H”的電流放大到60mA左右，并且電壓也放大到2?3V?；蛘撸€可以通過(利用)晶體管113放大電壓。
[0046]根據(jù)本實(shí)施方式的脈沖生成裝置100，在波形控制部120大幅提高控制信號(hào)的占空比，并且將該控制信號(hào)輸入晶體管113，從而能夠準(zhǔn)確地對(duì)供給放大器102的驅(qū)動(dòng)功率進(jìn)行輸入/切斷控制。其結(jié)果，能夠大幅提高不輸出高頻脈沖信號(hào)時(shí)的放大器102的隔離度。
[0047]如上所述，在本實(shí)施方式的脈沖生成裝置100，在波形控制部120控制驅(qū)動(dòng)電路110，從而能夠從放大器102輸出理想的寬帶高頻脈沖信號(hào)10。即，作為供給放大器102的驅(qū)動(dòng)功率，通過從波形控制部120的控制，在驅(qū)動(dòng)電路110實(shí)現(xiàn)需要的脈沖高度以及強(qiáng)度。根據(jù)本實(shí)施方式的脈沖生成裝置100，能夠生成理想波形的高頻脈沖信號(hào)，并且可在不輸出脈沖信號(hào)時(shí)實(shí)現(xiàn)較高的隔離度。
[0048]另外，本實(shí)施方式記載的內(nèi)容是用于說明根據(jù)本發(fā)明的脈沖生成裝置例子的，本發(fā)明并不限定于此。在不脫離本發(fā)明宗g的范圍內(nèi)，可適當(dāng)變更本實(shí)施方式中的脈沖生成裝置的詳細(xì)結(jié)構(gòu)以及詳細(xì)動(dòng)作。
[0049]附圖標(biāo)記
[0050]100脈沖生成裝置
[0051]101高頻振蕩器
[0052]102放大器
[0053]110驅(qū)動(dòng)電路[0054]111電阻
[0055]112電容器
[0056]113晶體管
[0057]114輸入端
[0058]115電流 放大器
[0059]116輸出端
[0060]120波形控制部
[0061]121定時(shí)控制單元
[0062]122波形成形單元
[0063]123振幅控制單元
[0064]124強(qiáng)度控制單元
【權(quán)利要求】
1.一種脈沖生成裝置，所述脈沖生成裝置利用放大器放大從高頻振蕩器輸出的高頻信號(hào)并輸出高頻脈沖信號(hào)，所述脈沖生成裝置的特征在于，包括: 驅(qū)動(dòng)電路，用于向連接于輸出端的所述放大器供給驅(qū)動(dòng)功率，所述驅(qū)動(dòng)電路包括:一端連接于電壓電源的電阻；一端連接于輸入端，另一端連接于所述電阻的另一端的電容器；一端連接于所述電阻的另一端的NOT邏輯型的晶體管；以及，一端連接于所述晶體管，另一端連接于所述輸出端的電流放大器；以及 波形控制部，用于向所述輸入端輸出控制信號(hào)，以便所述驅(qū)動(dòng)功率成形為指定的波形并從所述驅(qū)動(dòng)電路輸出， 其中，所述晶體管通過所述電容器輸入所述控制信號(hào)，以當(dāng)所述控制信號(hào)低于指定的閥值時(shí)打開所述電流放大器，其他時(shí)候關(guān)閉的方式進(jìn)行控制。
2.根據(jù)權(quán)利要求1所述的脈沖生成裝置，其特征在于， 所述閥值設(shè)定為位于從所述電壓電源通過所述電阻設(shè)定的偏壓和從所述電容器輸入的所述控制信號(hào)的最小值之間且低于伴隨所述控制信號(hào)的無用的電壓振動(dòng)的最小值。
3.根據(jù)權(quán)利要求1或2所述的脈沖生成裝置，其特征在于， 所述波形控制部包括: 定時(shí)控制單元，用于高精度地控制所述驅(qū)動(dòng)功率的上升/下降的定時(shí)； 波形成形單元，用于控制所述驅(qū)動(dòng)功率的上升速度/下降速度從而將波形成形為脈沖狀； 振幅控制單元，用于控制所述驅(qū)動(dòng)功率的高度；以及 強(qiáng)度控制單元，通過電流控制所述驅(qū)動(dòng)功率的強(qiáng)度。
4.根據(jù)權(quán)利要求3所述的脈沖生成裝置，其特征在于，
由 PLD (Programmable Logic Device)的 SerDes (Serializer/Deserializer)構(gòu)成所述波形控制部。
5.根據(jù)權(quán)利要求3所述的脈沖生成裝置，其特征在于， 由 FPGA(Field Programmable Gate Array)的 SerDes 構(gòu)成所述波形控制部。
6.根據(jù)權(quán)利要求5所述的脈沖生成裝置，其特征在于， 所述波形控制部作為所述波形成形單元采用所述FPGA的強(qiáng)調(diào)功能所具有的多階段的預(yù)加重。
7.根據(jù)權(quán)利要求6所述的脈沖生成裝置，其特征在于， 所述波形控制部作為所述波形成形單元選擇所述多階段的預(yù)加重的最大值，作為所述強(qiáng)度控制單元選擇所述多階段的電流強(qiáng)度的最大值。
【文檔編號(hào)】H03K4/92GK103430451SQ201280013347
【公開日】2013年12月4日 申請(qǐng)日期:2012年3月28日 優(yōu)先權(quán)日:2011年3月28日
【發(fā)明者】平山裕樹 申請(qǐng)人:古河電氣工業(yè)株式會(huì)社, 古河As株式會(huì)社