專利名稱：模擬開關(guān)及模擬開關(guān)的控制電路的制作方法
技術(shù)領(lǐng)域：
本實用新型的實施例涉及電子電路，特別地，涉及一種模擬開關(guān)，及其控制電路。
背景技術(shù)：
模擬開關(guān)是一種能使模擬信號通過或阻斷，主要用于模擬信號與數(shù)字控制的接口。隨著近年來集成電路的發(fā)展，模擬開關(guān)的開關(guān)性能有了很大的提高，可以工作在非常低的工作電壓，具有具有較低的導(dǎo)通電阻、很小的封裝尺寸，被廣泛用于測試設(shè)備、通訊產(chǎn)品、以及多媒體系統(tǒng)等。標準的互補型金屬氧化物半導(dǎo)體(complementarymetal oxide semiconductor,CMOS)模擬開關(guān)由N溝道MOS管(NMOS)與P溝道MOS管(PMOS)并聯(lián)構(gòu)成，可使信號雙向傳輸。在這種并聯(lián)結(jié)構(gòu)下的導(dǎo)通電阻隨著輸入電壓的變化而變化，同時供電電壓對導(dǎo)通電阻也有著顯著影響，例如導(dǎo)通電阻隨著供電電壓的降低而顯著增大。例如，傳統(tǒng)的CMOS模擬開關(guān)在供電電壓為5V時，導(dǎo)通電阻約為8歐姆，在供電電壓為12V時，導(dǎo)通電阻約為3歐姆?！鹘y(tǒng)結(jié)構(gòu)的CMOS模擬開關(guān)在額定輸入電壓及供電電壓VCC的變化范圍內(nèi)，導(dǎo)通電阻的變化范圍較大，從而影響導(dǎo)通電阻的平坦度。如何將導(dǎo)通電阻隨著輸入電壓及供電電壓的變化量減小是設(shè)計高性能模擬開關(guān)的一個關(guān)鍵問題。

實用新型內(nèi)容為了解決前面描述的一個問題或者多個問題，本實用新型提出一種易實現(xiàn)、低成本的模擬開關(guān)及其控制電路。根據(jù)本實用新型一實施例的模擬開關(guān)，具有第一端口、第二端口和控制端口，其中第一端口接收輸入信號，第二端口提供輸出信號，控制端用來接收開關(guān)控制信號，所述模擬開關(guān)包括第一邏輯電路具有輸入端，第一輸出端和第二輸出端，其中輸入端接收開關(guān)控制信號，第一輸出端輸出第一控制信號，第二輸出端輸出第二控制信號；NM0S,具有源極、漏極、柵極和背柵極，其中源極電耦接至模擬開關(guān)的第一端口，漏極電耦接至模擬開關(guān)的第二端口，柵極接收第一控制信號；PM0S，具有源極、漏極、柵極和背柵極，其中源極電耦接至模擬開關(guān)的第一端口，漏極電耦接至模擬開關(guān)的第二端口，柵極接收第二控制信號；第一控制電路，具有第一輸入端、第二輸入端和輸出端，其中第一輸入端電稱接至模擬開關(guān)的第一端口，第二輸入端電耦接至模擬開關(guān)的控制端口，輸出端電耦接至NMOS的背柵極；以及第二控制電路，具有第一輸入端、第二輸入端和輸出端，其中第一輸入端電耦接至模擬開關(guān)的第一端口，第二輸入端電耦接至模擬開關(guān)的控制端口，輸出端電耦接至PMOS的背柵極。在一個實施例中，當(dāng)開關(guān)控制信號處于第一狀態(tài)時，第一控制信號為高電平以導(dǎo)通NM0S，第二控制信號為低電平以導(dǎo)通PMOS ;以及當(dāng)開關(guān)控制信號處于第二狀態(tài)時，第一控制信號為低電平以關(guān)斷NM0S，第二控制信號為高電平以關(guān)斷PM0S。在一個實施例中，當(dāng)開關(guān)控制信號處于第一狀態(tài)時，NMOS的背柵極通過第一控制電路電耦接至模擬開關(guān)的第一端口以接收輸入信號；以及當(dāng)開關(guān)控制信號處于第二狀態(tài)時，NMOS的背柵極通過第一控制電路電耦接至系統(tǒng)地。在一個實施例中，當(dāng)開關(guān)控制信號處于第一狀態(tài)時，PMOS的背柵極通過第二控制電路電耦接至模擬開關(guān)的第一端口以接收輸入信號；以及當(dāng)開關(guān)控制信號處于第一狀態(tài)時，PMOS的背柵極通過第二控制電路電耦接至高電平。在一個實施例中，第一控制電路包括第一控制開關(guān)管，具有第一端、第二端和控制端，其中第一端電耦接至模擬開關(guān)的第一端口，第二端電耦接至NMOS的背柵極，控制端接收第三控制信號；以及第二控制開關(guān)管，具有第一端、第二端和控制端，其中第一端電耦接至NMOS的背柵極，第二端電耦接至系統(tǒng)地，控制端接收第四控制信號，其中當(dāng)?shù)谝豢刂菩盘枮楦唠娖綍r，第一控制開關(guān)管導(dǎo)通，第二控制開關(guān)管關(guān)斷，當(dāng)?shù)谝豢刂菩盘枮榈碗娖綍r，第一控制開關(guān)管關(guān)斷，第二控制開關(guān)管導(dǎo)通。在一個實施例中，第一控制開關(guān)管和第二控制開關(guān)管均為NM0S。 在一個實施例中，第一控制電路還包括第二邏輯電路，具有輸入端、第一輸出端和第二輸出端，其中輸入端接收開關(guān)控制信號，第一輸出端輸出第三控制信號，第二輸出端輸出第四控制信號；其中當(dāng)開關(guān)控制信號處于第一狀態(tài)時，第一控制開關(guān)管導(dǎo)通，第二控制開關(guān)管關(guān)斷，當(dāng)開關(guān)控制信號處于第二狀態(tài)時，第一控制開關(guān)管關(guān)斷，第二控制開關(guān)管導(dǎo)通。在一個實施例中，第一控制電路還包括第一復(fù)位-置位鎖存器，第一復(fù)位-置位鎖存器具有復(fù)位輸入端、置位輸入端、第一輸出端和第二輸出端，其中第一輸出端電I禹接至第一控制開關(guān)管的控制端并輸出第三控制信號，第二輸出端電耦接至第二控制開關(guān)管的控制端并輸出第四控制信號；其中當(dāng)開關(guān)控制信號處于有效狀態(tài)時，置位輸入端有效，第一控制開關(guān)管導(dǎo)通，第二控制開關(guān)管關(guān)斷，當(dāng)開關(guān)控制信號處于無效狀態(tài)時，復(fù)位輸入端有效，第一控制開關(guān)管關(guān)斷，第二控制開關(guān)管導(dǎo)通。在一個實施例中，第二控制電路包括第三控制開關(guān)管，具有第一端、第二端和控制端，其中第一端電耦接至模擬開關(guān)的第一端口，第二端電耦接至PMOS的背柵極，控制端接收第五控制信號；以及第四控制開關(guān)管，具有第一端、第二端和控制端，其中第一端電耦接至PMOS的背柵極，第二端電耦接至高電平，控制端接收第六控制信號；其中當(dāng)?shù)诙刂菩盘枮榈碗娖綍r，第三控制開關(guān)管導(dǎo)通，第四控制開關(guān)管關(guān)斷，當(dāng)?shù)诙刂菩盘枮楦唠娖綍r，第三控制開關(guān)管關(guān)斷，第四控制開關(guān)管導(dǎo)通。在一個實施例中，第三控制開關(guān)管和第四控制開關(guān)管均為PM0S。在一個實施例中，第二控制電路還包括第三邏輯電路，具有輸入端、第一輸出端和第二輸出端，其中輸入端接收開關(guān)控制信號，第一輸出端輸出第五控制信號，第二輸出端輸出第六控制信號，其中當(dāng)開關(guān)控制信號處于第一狀態(tài)時，第三控制開關(guān)管導(dǎo)通，第四控制開關(guān)管關(guān)斷，當(dāng)開關(guān)控制信號處于第二狀態(tài)時，第三控制開關(guān)管關(guān)斷，第四控制開關(guān)管導(dǎo)通。在一個實施例中，第二控制電路還包括第二復(fù)位-置位鎖存器，第二復(fù)位-置位鎖存器具有置位輸入端、復(fù)位輸入端、第一輸出端和第二輸出端，其中第一輸出端電I禹接至第三控制開關(guān)管的控制端并輸出第五控制信號，第二輸出端電耦接至第四控制開關(guān)管的控制端并輸出第六控制信號；其中當(dāng)開關(guān)控制信號處于有效狀態(tài)時，置位輸入端有效，第三控制開關(guān)管導(dǎo)通，第四控制開關(guān)管關(guān)斷，當(dāng)開關(guān)控制信號處于有效狀態(tài)時，復(fù)位輸入端有效，第三控制開關(guān)管關(guān)斷，第四控制開關(guān)管導(dǎo)通。在一個實施例中,所述模擬開關(guān)集成在一個半導(dǎo)體芯片上。[0019]根據(jù)本實用新型一實施例的用于模擬開關(guān)的控制電路，所述模擬開關(guān)具有第一端口、第二端口和控制端口，所述模擬開關(guān)包括并聯(lián)的NMOS和PM0S，所述控制電路具有第一輸入端、第二輸入端、第一輸出端和第二輸出端，其中第一輸入端電耦接至模擬開關(guān)的第一端口，第二輸入端電耦接至模擬開關(guān)的控制端口，第一輸出端電耦接至NMOS的背柵極，第二輸出端電耦接至PMOS的背柵極。在一個實施例中，所述控制電路包括第一控制開關(guān)管，具有第一端、第二端和控制端，其中第一端電耦接至模擬開關(guān)的第一端口，第二端電耦接至NMOS的背柵極；第二控制開關(guān)管，具有第一端、第二端和控制端，其中第一端電耦接至NMOS的背柵極，第二端電耦接至系統(tǒng)地；第一邏輯電路，具有輸入端、第一輸出端和第二輸出端，其中輸入端電耦接至模擬開關(guān)的控制端口，第一輸出端電耦接至第一控制開關(guān)管的控制端，第二輸出端電耦接至第二控制開關(guān)管的控制端；第三控制開關(guān)管具有第一端、第二端和控制端，其中第一端電
耦接至模擬開關(guān)的第一端口，第二端電耦接至PMOS的背柵極；第四控制開關(guān)管，具有第一端、第二端和控制端，其中第一端電耦接至PMOS的背柵極，第二端電耦接至高電平；以及第二邏輯電路，具有輸入端、第一輸出端和第二輸出端，其中輸入端電耦接至模擬開關(guān)的控制端口，第一輸出端電耦接至第三控制開關(guān)管的控制端，第二輸出端電耦接至第四控制開關(guān)管的控制端；其中當(dāng)模擬開關(guān)導(dǎo)通時，第一邏輯電路控制第一控制開關(guān)管導(dǎo)通及第二控制開關(guān)管關(guān)斷，第二邏輯電路控制第三控制開關(guān)管導(dǎo)通及第四控制開關(guān)管關(guān)斷，當(dāng)模擬開關(guān)關(guān)斷時，第一邏輯電路控制第一控制開關(guān)管關(guān)斷及第二控制開關(guān)管導(dǎo)通，第二邏輯電路控制第三控制開關(guān)管關(guān)斷及第四控制開關(guān)管導(dǎo)通。在一個實施例中，第一控制開關(guān)管和第二控制開關(guān)管均為NM0S，第一邏輯電路包括第一復(fù)位-置位鎖存器，第一復(fù)位-置位鎖存器具有置位輸入端，電耦接至模擬開關(guān)的控制端口 ；復(fù)位輸入端，電耦接至模擬開關(guān)的控制端口 ；第一輸出端，電耦接至第一控制開關(guān)管的控制端；以及第二輸出端，電耦接至第二控制開關(guān)管的控制端；其中當(dāng)模擬開關(guān)的控制端口接收的開關(guān)控制信號處于有效狀態(tài)時，置位輸入端有效，第一控制開關(guān)管導(dǎo)通及第二控制開關(guān)管關(guān)斷，當(dāng)模擬開關(guān)的控制端口接收的開關(guān)控制信號處于無效狀態(tài)時，復(fù)位輸入端有效，第一控制開關(guān)管關(guān)斷及第二控制開關(guān)管導(dǎo)通。在一個實施例中，第三控制開關(guān)管和第四控制開關(guān)管均為PM0S，第二邏輯電路包括第二復(fù)位-置位鎖存器，第二復(fù)位-置位鎖存器具有置位輸入端，電耦接至模擬開關(guān)的控制端口 ；復(fù)位輸入端，電耦接至模擬開關(guān)的控制端口 ；第一輸出端，電耦接至第三控制開關(guān)管的控制端；以及第二輸出端，電耦接至第四控制開關(guān)管的控制端，其中當(dāng)模擬開關(guān)的控制端口接收的開關(guān)控制信號處于有效狀態(tài)時，置位輸入端有效，第三控制開關(guān)管導(dǎo)通及第四控制開關(guān)管關(guān)斷，當(dāng)模擬開關(guān)的控制端口接收的開關(guān)控制信號處于無效狀態(tài)時，復(fù)位輸入端有效，第三控制開關(guān)管關(guān)斷及第四控制開關(guān)管導(dǎo)通。根據(jù)本實用新型的實施例所提供的模擬開關(guān)，通過控制MOS管的背柵極電壓以較低的成本降低了導(dǎo)通電阻并改善了導(dǎo)通電阻的平坦度。

為了更好的理解本實用新型，將根據(jù)以下附圖對本實用新型進行詳細描述圖I是根據(jù)本實用新型一實施例的模擬開關(guān)100的電路框圖；[0026]圖2是根據(jù)本實用新型一實施例的模擬開關(guān)200的電路框圖；圖3A是根據(jù)本實用新型一實施例的圖2所示邏輯電路213的電路圖；圖3B是根據(jù)本實用新型一實施例的圖3A所示邏輯電路的波形圖。圖4A是根據(jù)本實用新型一實施例的圖2所示邏輯電路223的電路圖；圖4B是根據(jù)本實用新型一實施例的圖4A所示邏輯電路的波形圖。圖5是根據(jù)本實用新型一實施例的模擬開關(guān)200對應(yīng)的導(dǎo)通電阻曲線圖。
具體實施方式
下面將詳細描述本實用新型的具體實施例，應(yīng)當(dāng)注意，這里描述的實施例只用于舉例說明，并不用于限制本實用新型。在下面對本實用新型的詳細描述中，為了更好地理解 本實用新型，描述了大量的細節(jié)。然而，本領(lǐng)域技術(shù)人員將理解，沒有這些具體細節(jié)，本實用新型同樣可以實施。為了清晰明了地闡述本實用新型，本文簡化了一些具體結(jié)構(gòu)和功能的詳細描述。此外，在一些實施例中已經(jīng)詳細描述過的類似的結(jié)構(gòu)和功能，在其它實施例中不再贅述。盡管本實用新型的各項術(shù)語是結(jié)合具體的示范實施例來一一描述的，但這些術(shù)語不應(yīng)理解為局限于這里闡述的示范實施方式。圖I是根據(jù)本實用新型一實施例的模擬開關(guān)100的電路框圖。如圖I所示，模擬開關(guān)100包括NM0S101、PM0S102、以及控制電路10。模擬開關(guān)100具有第一端口、第二端口和控制端口，其第一端口接收輸入信號IN，其第二端口提供輸出信號0UT，其控制端口接收開關(guān)控制信號CTRL。NM0S101和PM0S102相并聯(lián)，電耦接在模擬開關(guān)100的第一端口和第二端口之間，接收輸入信號IN，并在開關(guān)控制信號CTRL的控制之下提供輸出信號OUT。當(dāng)開關(guān)控制信號CTRL處于有效狀態(tài)時(第一狀態(tài))，例如高電平(CTRL=I )，模擬開關(guān)導(dǎo)通，即開通NM0S101和PM0S102，提供隨輸入信號IN變化的輸出信號0UT，反之，當(dāng)開關(guān)控制信號CTRL處于無效狀態(tài)時(第二狀態(tài))，例如低電平(CTRL=O),模擬開關(guān)關(guān)斷，即關(guān)斷NM0S101和PM0S102。NM0S101具有源極、漏極、柵極和背柵極。NM0S101的源極電耦接至模擬開關(guān)100的第一端口以接收輸入信號IN，NM0S101的漏極電耦接至模擬開關(guān)100的第二端口以提供輸出信號0UT，NM0S101的柵極接收控制信號Dl，其中當(dāng)開關(guān)控制信號CTRL處于有效狀態(tài)時，控制信號Dl為高電平，控制NM0S101導(dǎo)通，否則當(dāng)開關(guān)控制信號CTRL處于無效狀態(tài)時，控制信號Dl為低電平，控制NM0S101關(guān)斷。PM0S102具有源極、漏極、柵極和背柵極。PM0S102的源極電耦接至模擬開關(guān)100的第一端口以接收輸入信號IN，PM0S102的漏極電耦接至模擬開關(guān)的第二端口以提供輸出信號OUT，PM0S102的柵極接收控制信號Dln，其中當(dāng)開關(guān)控制信號CTRL處于有效狀態(tài)時，控制信號Dln為低電平，控制PM0S102導(dǎo)通，否則當(dāng)開關(guān)控制信號CTRL處于無效狀態(tài)時，控制信號Dln為高電平，控制PM0S102關(guān)斷。在一個實施例中，當(dāng)開關(guān)控制信號CTRL為高電平時，控制信號Dl為高電平以導(dǎo)通NM0S101，控制信號Dln為低電平以導(dǎo)通PM0S102，當(dāng)開關(guān)控制信號CTRL為低電平時，控制信號Dl為高電平以導(dǎo)通NM0S101，控制信號Dln為低電平以導(dǎo)通PM0S102。在另一實施例中，當(dāng)開關(guān)控制信號CTRL為低電平時，控制信號Dl為高電平以導(dǎo)通NM0S101，控制信號Dln為低電平以導(dǎo)通PM0S102，當(dāng)開關(guān)控制信號CTRL為高電平時，控制信號Dl為高電平以導(dǎo)通NM0S101，控制信號Dln為低電平以導(dǎo)通PM0S102。[0037]控制電路10根據(jù)輸入信號IN及開關(guān)控制信號CTRL，輸出用于控制NM0S101背柵極電壓的控制信號BI和用于控制PMOS102背柵極電壓的控制信號B2。在一個實施例中，控制電路10包括控制電路104和控制電路105。控制電路104具有輸入端1041、輸入端1042和輸出端1043。輸入端1041電耦接至模擬開關(guān)100的第一端口以接收輸入信號IN，輸入端1042電耦接至模擬開關(guān)100的控制端口以接收開關(guān)控制信號CTRL，并根據(jù)輸入信號IN和開關(guān)控制信號CTRL在輸出端1043提供控制信號BI，輸出端1043電耦接至NM0S101的背柵極。當(dāng)開關(guān)控制信號CTRL處于有效狀態(tài)時，控制信號BI通過控制電路104電耦接至模擬開關(guān)100第一端口以接收模擬開關(guān)的輸入信號IN，否則，當(dāng)開關(guān)控制信號CTRL處于無效狀態(tài)時，控制信號BI通過控制電路104電耦接至系統(tǒng)地?？刂齐娐?05具有輸入端1051、輸入端1052和輸出端1053。輸入端1051電耦接至模擬開關(guān)100的第一端口以接收輸入信號IN，輸入端1052電耦接至模擬開關(guān)100的控制端口以接收開關(guān)控制信號CTRL，并根據(jù)輸入信號IN和開關(guān)控制信號CTRL在輸出端1053提供控制信號B2，輸出端1053電耦接至PM0S102的背柵極。當(dāng)開關(guān)控制信號CTRL處于有效狀態(tài)時，控制信號B2通過控制電路105電耦接至模擬開關(guān)100的第一端口以接收輸入信號IN，否則，當(dāng)開關(guān)控制信號CTRL處于無效狀態(tài)時，控制信號B2通過控制電路105電耦接至高電平，例如供電電壓VCC。 在一個實施例中，模擬開關(guān)100還包括邏輯電路103。邏輯電路103電耦接至模擬開關(guān)100的控制端口以接收開關(guān)控制信號CTRL，邏輯電路103的第一輸出端電耦接至NM0S101的柵極以提供控制信號D1，邏輯電路103的第二輸出端電耦接至PM0S102的柵極以提供控制信號Din。當(dāng)開關(guān)控制信號CTRL處于有效狀態(tài)時，例如高電平，輸出高電平的控制信號Dl以開通NM0S101，輸出低電平的控制信號Dln以開通PM0S102。否則，當(dāng)開關(guān)控制信號CTRL處于無效狀態(tài)時，例如低電平，輸出低電平的控制信號Dl以關(guān)斷NM0S101，輸出高電平的控制信號Dln以關(guān)斷PM0S102。本領(lǐng)域技術(shù)人員應(yīng)該可以理解，開關(guān)控制信號CTRL的有效狀態(tài)可以是高電平或低電平，與之對應(yīng)的，開關(guān)控制信號CTRL的無效狀態(tài)可以是低電平或者聞電平。圖2是根據(jù)本實用新型一實施例的模擬開關(guān)200的電路框圖。和圖I所示模擬開關(guān)100類似，模擬開關(guān)200具有用以接收輸入信號IN輸入端口，用以提供輸出信號OUT輸出端口，以及用以接收開關(guān)控制信號CTRL的控制端口，模擬開關(guān)200包括NM0S101、PM0S102、控制電路21、控制電路22以及邏輯電路23?？刂齐娐?1接收模擬開關(guān)200的輸入信號IN和模擬開關(guān)的控制信號CTRL，輸出用以調(diào)整NM0S101背柵極電壓的控制信號BI?？刂齐娐?1包括控制開關(guān)管211、控制開關(guān)管212以及邏輯電路213?？刂崎_關(guān)管211具有第一端、第二端和控制端，其中第一端電耦接至模擬開關(guān)200的第一端口以接收輸入信號IN，第二端電耦接至NM0S101的背柵極，控制端接收控制信號D2使控制開關(guān)管211在開關(guān)控制信號CTRL處于有效狀態(tài)時導(dǎo)通及在開關(guān)控制信號CTRL處于無效狀態(tài)時關(guān)斷?？刂崎_關(guān)管212具有第一端、第二端和控制端，其中第一端電耦接至NM0S101的背柵極，第二端電耦接至系統(tǒng)地，控制端接收控制信號D2n使控制開關(guān)管212在開關(guān)控制信號CTRL處于有效狀態(tài)時關(guān)斷及在開關(guān)控制信號CTRL處于無效狀態(tài)時導(dǎo)通。在一個實施例中，當(dāng)開關(guān)控制信號CTRL處于有效狀態(tài)時，開通控制開關(guān)管211，關(guān)斷控制開關(guān)管212，NM0S101的背柵極通過控制開關(guān)管211電耦接至模擬開關(guān)200的第一端口，并且MOSlOl的背柵極電壓VBl跟隨輸入信號IN的變化而變化。在一個實施例中，當(dāng)開關(guān)控制信號CTRL處于有效狀態(tài)時，NM0S101的背柵極電壓VBl為VB1=VIN-VDS1;其中，VIN表不輸入電壓，VDSl表不控制開關(guān)管211的漏源極電壓。在一個實施例中，當(dāng)開關(guān)控制信號CTRL處于無效狀態(tài)時，關(guān)斷控制開關(guān)管211，開通控制開關(guān)管212，并且NM0S101的背柵極通過控制開關(guān)管212電耦接至系統(tǒng)地。在一個實施例中，當(dāng)開關(guān)控制信號CTRL處于無效狀態(tài)時，NM0S101的背柵極電壓VBl為VB1=VDS2 ；其中VDS2表示控制開關(guān)管212的漏源極電壓。控制開關(guān)管211和/或控制開關(guān)管212例如可以是三極管，場效應(yīng)管等任意適合`的開關(guān)器件。在如圖2所示的實施例中，控制開關(guān)管211為NM0S，當(dāng)開關(guān)控制信號CTRL處于有效狀態(tài)時，控制信號D2為高電平以導(dǎo)通控制開關(guān)管211，當(dāng)開關(guān)控制信號CTRL處于無效狀態(tài)時，控制信號D2為低電平以關(guān)斷控制開關(guān)管211。在如圖2所示的實施例中，控制開關(guān)管212為NM0S，當(dāng)開關(guān)控制信號CTRL處于有效狀態(tài)時，控制信號D2n為低電平以關(guān)斷控制開關(guān)管212，當(dāng)開關(guān)控制信號處于無效狀態(tài)時，控制信號D2n為高電平以導(dǎo)通控制開關(guān)管212。本領(lǐng)域技術(shù)人員可以理解，控制開關(guān)管211和/或控制開關(guān)管212也可以是PM0S。邏輯電路213具有輸入端接收開關(guān)控制信號CTRL，第一輸出端輸出控制信號D2，以及第二輸出端輸出控制信號D2n。在如圖2所示的實施例中，控制開關(guān)管211和控制開關(guān)管212為NM0S，控制信號D2和控制信號D2n的有效狀態(tài)為高電平。當(dāng)開關(guān)控制信號CTRL處于有效狀態(tài)時，控制信號D2為高電平，控制信號D2n為低電平。在一個實施例中，控制信號D2例如可以是控制信號D1。在一個實施例中，控制信號D2和控制信號D2n的相位交錯，且不同時出現(xiàn)有效狀態(tài)，即控制開關(guān)管211和控制開關(guān)管212不同時導(dǎo)通。在一個實施例中，邏輯電路213例如可以包括復(fù)位-置位(RS)鎖存器。在一個實施例中，復(fù)位-置位鎖存器的置位輸入端接收開關(guān)控制信號CTRL，復(fù)位輸入端接收經(jīng)過反相的開關(guān)控制信號CTRL，第一輸出端輸出控制信號D2n，第二輸出端輸出控制信號D2。控制電路22接收模擬開關(guān)200的輸入信號IN和模擬開關(guān)的控制信號CTRL，輸出控制信號B2用以調(diào)整PM0S102的背柵極電壓?？刂齐娐?2包括控制開關(guān)管221、控制開關(guān)管222以及邏輯電路223。控制開關(guān)管221具有第一端、第二端和控制端，其中第一端電耦接至模擬開關(guān)200的第一端口以接收輸入信號IN，第二端電耦接至PM0S102的背柵極，控制端接收控制信號D3，使控制開關(guān)管221在開關(guān)控制信號CTRL處于有效狀態(tài)時導(dǎo)通及在開關(guān)控制信號CTRL處于無效狀態(tài)時關(guān)斷?？刂崎_關(guān)管222具有第一端、第二端和控制端，其中第一端電耦接至PM0S102的背柵極，第二端電耦接至高電平，例如供電電壓VCC，其控制端接收控制信號D3n，使控制開關(guān)管222在開關(guān)控制信號CTRL處于有效狀態(tài)時關(guān)斷及在開關(guān)控制信號CTRL處于無效狀態(tài)時導(dǎo)通。在一個實施例中，當(dāng)開關(guān)控制信號CTRL處于有效狀態(tài)時，開通控制開關(guān)管221，關(guān)斷控制開關(guān)管222，PM0S102的背柵極通過控制開關(guān)管221電耦接至模擬開關(guān)200的第一端口，PM0S102的背柵極電壓VB2跟隨輸入信號IN的變化而變化。在一個實施例中，當(dāng)開關(guān)控制信號CTRL處于有效狀態(tài)時，PM0S102的背柵極電壓VB2為VB2=VIN-VDS3;[0053]其中，VDS3表示控制開關(guān)管221的漏源極電壓。在一個實施例中，當(dāng)開關(guān)控制信號CTRL處于無效狀態(tài)時，關(guān)斷控制開關(guān)管221，開通控制開關(guān)管222，PM0S102的背柵極通過控制開關(guān)管222電耦接至高電平，例如供電電壓VCC, PM0S102的背柵極電壓VB2為VB2=VCC+VDS4 ；其中VDS4表示控制開關(guān)管222的漏源極電壓?？刂崎_關(guān)管221和/或控制開關(guān)管222例如可以是三級管、場效應(yīng)管等任意適合的開關(guān)器件，在如圖2所示的實施例中，控制開關(guān)管221為PM0S，當(dāng)開關(guān)控制信號CTRL處于有效狀態(tài)時，控制信號D3為低電平以導(dǎo)通控制開關(guān)管221，當(dāng)開關(guān)控制信號CTRL處于無效狀態(tài)時，控制信號D3為高電平以關(guān)斷控制開關(guān)管221。在圖2所示的實施例中，控制開關(guān)管222為PM0S，當(dāng)開關(guān)控制信號CTRL處于有效狀態(tài)時，控制信號D3n為高電平以關(guān)斷控制開關(guān)管222，當(dāng)開關(guān)控制信號CTRL處于無效狀態(tài)時，控制信號D3n為低電平以導(dǎo)通控制開關(guān)管222。本領(lǐng)域技術(shù)人員可以理解，控制開關(guān)管221和/或控制開關(guān)管222也可以是NM0S。邏輯電路223具有輸入端接收開關(guān)控制信號CTRL，第一輸出端輸出控制信號D3，以及第二輸出端輸出控制信號D3n。在如圖2所示的實施例中，控制開關(guān)管221和控制開關(guān)管222為PM0S，控制信號D3和控制信號D3n的有效狀態(tài)為低電平。當(dāng)開關(guān)控制信號CTRL處于有效狀態(tài)時，控制信號D3為低電平，控制信號D3n為高電平。在一個實施例中，控制信號D3例如可以是控制信號Din。在一個實施例中，控制信號D3和控制信號D3n的相位交錯，且不同時出現(xiàn)有效狀態(tài)，即控制開關(guān)管221和控制開關(guān)管222不同時導(dǎo)通。在一個實施例中，邏輯電路223例如可以包括復(fù)位-置位(RS)鎖存器。在一個實施例中，復(fù)位-置位鎖存器的置位輸入端接收經(jīng)過反相的開關(guān)控制信號CTRL，復(fù)位輸入端接收開關(guān)控制信號CTRL，第一輸出端輸出控制信號D3n，第二輸出端輸出控制信號D3。邏輯電路23接收開關(guān)控制信號CTRL，輸出控制信號Dl至NM0S101的柵極和控制信號Dln至PMOS102的柵極。在如圖2所示的實施例中，開關(guān)控制信號CTRL為高有效，即開關(guān)控制信號CTRL為高電平時是處于有效狀態(tài)，開關(guān)控制信號CTRL為低電平時是處于無效狀態(tài)。在一個實施例中，NM0S101的柵極直接電耦接至模擬開關(guān)200的控制端口，控制信號Dl為開關(guān)控制信號CTRL。在一個實施例中，邏輯電路23包括非門231，PM0S102的柵極通過非門231電耦到模擬開關(guān)200的控制端口，開關(guān)控制信號CTRL反相后作為控制信號Din。圖3A是根據(jù)本實用新型一實施例的圖2所示邏輯電路213的電路圖。邏輯電路213根據(jù)開關(guān)控制信號CTRL輸出控制信號D2和控制信號D2n。在如圖3A所示實施例中，開關(guān)控制信號CTRL處于有效狀態(tài)時，CTRL=L開關(guān)控制信號CTRL處于無效狀態(tài)時，CTRL=O。邏輯電路213包括RS鎖存器31，RS鎖存器31具有置位輸入端S耦接至模擬開關(guān)的控制端口、復(fù)位輸入端R耦接至模擬開關(guān)的控制端口、第一輸出端Ql輸出控制信號D2及第二輸出端Q2輸出控制信號D2n。當(dāng)模擬開關(guān)的控制端口接收的開關(guān)控制信號CTRL處于有效狀態(tài)時，置位輸入端S有效，第一輸出端Ql輸出有效的控制信號D2，例如高電平，以導(dǎo)通控制開關(guān)管211，第二輸出端Q2輸出無效的控制信號D2n，例如低電平，以關(guān)斷控制開關(guān)管212。當(dāng)模擬開關(guān)的控制端口接收的開關(guān)控制信號CTRL處于無效狀態(tài)時，復(fù)位輸入端S有效，第一輸出端Ql輸出無效的控制信號D2，例如低電平，以關(guān)斷控制開關(guān)管211，第二輸出端Q2輸出有效的控制信號D2n，例如高電平，以開通控制開關(guān)管212。[0063]在一個實施例中，RS鎖存器31的置位輸入端S及復(fù)位輸入端R為低有效。在另一個實施例中，RS鎖存器31的置位輸入端S及復(fù)位輸入端R為高有效。在一個實施例中，邏輯電路213包括非門308、非門301以及RS鎖存器31。非門308具有輸入端和輸出端，其輸入端接收開關(guān)控制信號CTRL。非門301具有輸入端和輸出端，其輸入端耦接至非門308的輸入端。RS鎖存器31具有置位輸入端S耦接至非門308的輸出端，復(fù)位輸入端R I禹接至非門301的輸出端,第一輸出端Ql輸出控制信號D2,以及第二輸出端Q2輸出控制信號D2n。在一個實施例中，RS鎖存器31的置位端和復(fù)位端為低有效，即當(dāng)置位輸入端接收低電平時，第一輸出端Ql輸出高電平的控制信號D2,第二輸出端Q2輸出低電平的控制信號D2n ;當(dāng)復(fù)位輸入端接收低電平時，第一輸出端Ql輸出低電平的控制信號D2，第二輸出端Q2輸出高電平的控制信號D2n。在一個實施例中，RS鎖存器31包括與非門302、非門303、非門304、與非門305、非門306和非門307。與非門302具有第一輸入端、第二輸入端和輸出端,其第一輸入端電耦接至非門301的輸出端，其第二輸入端接收控制信號D2 ;非門303具有輸入端和輸出端，其輸入端電耦接至與非門302的輸出端；非門304具有輸入端和輸入端，其輸入端電耦接至 非門303的輸出端,其輸出端輸出控制信號D2n;與非門305具有第一輸入端、第二輸入端和輸出端，其第一輸入端耦接至非門308的輸出端，其第二輸入端電耦接至非門304的輸出端以接收控制信號D2n ;非門306具有輸入端和輸出端，其輸入端電耦接至與非門305的輸出端；非門307具有輸入端和輸出端，其輸入端電耦接至非門306的輸出端，其輸出端電耦接至與非門302的第二輸入端，并輸出控制信號D2。在其它實施例中，RS鎖存器31可以包括任意合適數(shù)量的非門。在一個實施例中，與非門302還具有第三輸入端，電耦接到供電電壓VCC。與非門305還具有第三輸入端，電耦接到供電電壓VCC。圖3B是根據(jù)本實用新型一實施例的圖3A所示邏輯電路的波形圖。在一個實施例中，當(dāng)開關(guān)控制信號CTRL為高電平時(處于有效狀態(tài))，控制信號D2為高電平以導(dǎo)通控制開關(guān)管211，控制信號D2n為低電平以關(guān)斷控制開關(guān)管212。當(dāng)開關(guān)控制信號CTRL為低電平時(處于無效狀態(tài))，控制信號D2為低電平以關(guān)斷控制開關(guān)管211，控制信號D2n為高電平以導(dǎo)通控制開關(guān)管212。在一個實施例中，在邏輯電路213的控制下，控制信號D2和控制信號D2n錯相分布，且不同時處于高電平。當(dāng)開關(guān)控制信號CTRL從低電平變?yōu)楦唠娖綍r，首先控制信號D2n從高電平切換至低電平，然后經(jīng)過延遲時間Tdl，控制信號D2從低電平切換至高電平。當(dāng)開關(guān)控制信號CTRL從高電平變?yōu)榈碗娖綍r，首先控制信號D2從高電平切換至低電平，然后經(jīng)過延遲時間Td2，控制信號D2n從低電平切換至高電平。圖4A是根據(jù)本實用新型一實施例的圖2所示邏輯電路223的電路圖。邏輯電路223根據(jù)開關(guān)控制信號CTRL輸出控制信號D3和控制信號D3n。在如圖4A所示實施例中，開關(guān)控制信號CTRL處于有效狀態(tài)時，CTRL=L開關(guān)控制信號CTRL處于無效狀態(tài)時，CTRL=O。邏輯電路223包括RS鎖存器41，RS鎖存器41具有置位輸入端S耦接至模擬開關(guān)的控制端口、復(fù)位輸入端R耦接至模擬開關(guān)的控制端口、第一輸出端Ql輸出控制信號D3及第二輸出端Q2輸出控制信號D3n。當(dāng)模擬開關(guān)的控制端口接收的開關(guān)控制信號CTRL處于有效狀態(tài)時，置位輸入端S有效，第一輸出端Ql輸出有效的控制信號D3，例如低電平，以導(dǎo)通控制開關(guān)管221，第二輸出端Q2輸出無效的控制信號D3n，例如高電平，以關(guān)斷控制開關(guān)管222。當(dāng)模擬開關(guān)的控制端口接收的開關(guān)控制信號CTRL處于無效狀態(tài)時，復(fù)位輸入端S有效，第一輸出端Ql輸出無效的控制信號D3，例如高電平，以關(guān)斷控制開關(guān)管221，第二輸出端Q2輸出有效的控制信號D3n，例如低電平，以開通控制開關(guān)管222。在一個實施例中，RS鎖存器41的置位輸入端S及復(fù)位輸入端R為低有效。在另一個實施例中，RS鎖存器41的置位輸入端S及復(fù)位輸入端R為高有效。在一個實施例中，邏輯電路223包括非門401、以及RS鎖存器41。非門401具有輸入端和輸出端，其輸入端接收開關(guān)控制信號CTRL。RS鎖存器41具有置位輸入端S接收開關(guān)控制信號CTRL，復(fù)位輸入端R耦接至非門401的輸出端，第一輸出端Ql輸出控制信號D3，以及第二輸出端Q2輸出控制信號D3n。在一個實施例中，RS鎖存器41為低有效，即當(dāng)置位輸入端接收低電平時，第一輸出端Ql輸出低電平的控制信號D3,第二輸出端Q2輸出高 電平的控制信號D3n;當(dāng)復(fù)位輸入端接收低電平時，第一輸出端Ql輸出高電平的控制信號D3，第二輸出端Q2輸出低電平的控制信號D3n。在一個實施例中，RS鎖存器41包括與非門402、非門403、非門404、與非門405、非門406和非門407。與非門402具有第一輸入端、第二輸入端和輸出端,其第一輸入端電耦接至非門401的輸出端，其第二輸入端接收控制信號D3 ;非門403具有輸入端和輸出端，其輸入端電耦接至與非門402的輸出端；非門404具有輸入端和輸入端，其輸入端電耦接至非門403的輸出端,其輸出端輸出控制信號D3n ;與非門405具有第一輸入端、第二輸入端和輸出端，其第一輸入端接收開關(guān)控制信號CTRL，其第二輸入端電耦接至非門404的輸出端以接收控制信號D3n ;非門406具有輸入端和輸出端，其輸入端電耦接至與非門405的輸出端；非門407具有輸入端和輸出端，其輸入端電耦接至非門406的輸出端，其輸出端電耦接至與非門402的第二輸入端，并輸出控制信號D3。在其它實施例中，RS鎖存器41可以包括任意合適數(shù)量的非門。在一個實施例中，與非門402還具有第三輸入端，電耦接至供電電壓VCC。與非門405還具有第三輸入端，電耦接至供電電壓VCC。圖4B是根據(jù)本實用新型一實施例的圖3A所示邏輯電路的波形圖。在一個實施例中，當(dāng)開關(guān)控制信號CTRL為高電平時(處于有效狀態(tài))，控制信號D3為低電平以導(dǎo)通控制開關(guān)管221，控制信號D3n為高電平以關(guān)斷控制開關(guān)管222。當(dāng)開關(guān)控制信號CTRL為低電平時(處于無效狀態(tài))，控制信號D3為高電平以關(guān)斷控制開關(guān)管221，控制信號D3n為低電平以導(dǎo)通控制開關(guān)管222。在一個實施例中，在邏輯電路223的控制下，控制信號D3和控制信號D3n錯相，且不同時為低電平。當(dāng)開關(guān)控制信號CTRL從低電平變?yōu)楦唠娖綍r，首先控制信號D3n從低電平切換至高電平，然后經(jīng)過延遲時間Td3，控制信號D3從高電平切換至低電平。當(dāng)開關(guān)控制信號CTRL從高電平變?yōu)榈碗娖綍r，首先控制信號D3從低電平切換至高電平，然后經(jīng)過延遲時間Td4，控制信號D3n從高電平切換至低電平。圖5是根據(jù)本實用新型一實施例的模擬開關(guān)200對應(yīng)的導(dǎo)通電阻曲線圖。圖5中的曲線示出了導(dǎo)通電阻Ron在不同的供電電壓VCC下，隨著輸入電壓VIN變化的曲線。自上而下的第一條曲線，表示了當(dāng)供電電壓VCC=L 8V時，導(dǎo)通電阻Ron在輸入電壓VIN范圍內(nèi)從O. 4歐姆(Ω )變化到O. 61歐姆(Ω );第二條曲線表示了當(dāng)供電電壓VCC=3. 6V時，導(dǎo)通電阻Ron在輸入電壓VIN范圍內(nèi)從O. 21歐姆變化到O. 28歐姆；第三條曲線表示了當(dāng)供電電壓VCC=4. 3V時，導(dǎo)通電阻Ron在輸入電壓VIN范圍內(nèi)從O. 18歐姆變化到O. 24歐姆；第四條曲線表示了當(dāng)供電電壓VCC=5. 5V時，導(dǎo)通電阻Ron在輸入電壓VIN范圍內(nèi)從O. 15歐姆變化到O. 21歐姆。通過控制MOS管的背柵極電壓，降低了導(dǎo)通電阻并改善了導(dǎo)通電阻的平坦度。上述本實用新型的說明書和實施僅僅以示例性的方式對本實用新型進行了說明，這些實施例不是完全詳盡的，并不用于限定本實用新型的范圍。對于公開的實施例進行變化和修改都是可能的，其他可行的選擇性實施例和對實施例中元件的等同變化可以被本技術(shù)領(lǐng)域的普通技術(shù)人員所了解。本實用新型所公開的實施例的其他變化和修改并不超出本實用新型的精神和保護范圍?！?br> 權(quán)利要求1.一種模擬開關(guān)，具有第一端口、第二端口和控制端口，其中第一端口接收輸入信號，第二端口提供輸出信號，控制端口用來接收開關(guān)控制信號，其特征在于，模擬開關(guān)包括 第一邏輯電路，具有輸入端，第一輸出端和第二輸出端，其中輸入端接收開關(guān)控制信號，第一輸出端輸出第一控制信號，第二輸出端輸出第二控制信號； NMOS，具有源極、漏極、柵極和背柵極，其中源極電耦接至模擬開關(guān)的第一端口，漏極電耦接至模擬開關(guān)的第二端口，柵極接收第一控制信號； PMOS，具有源極、漏極、柵極和背柵極，其中源極電耦接至模擬開關(guān)的第一端口，漏極電耦接至模擬開關(guān)的第二端口，柵極接收第二控制信號； 第一控制電路，具有第一輸入端、第二輸入端和輸出端，其中第一輸入端電耦接至模擬開關(guān)的第一端口，第二輸入端電稱接至模擬開關(guān)的控制端口，輸出端電稱接NMOS的背柵極；以及 第二控制電路，具有第一輸入端、第二輸入端和輸出端，其中第一輸入端電耦接至模擬開關(guān)的第一端口，第二輸入端電耦接至模擬開關(guān)的控制端口，輸出端電耦接至PMOS的背柵極。
2.如權(quán)利要求I所述的模擬開關(guān)，其特征在于 當(dāng)開關(guān)控制信號處于第一狀態(tài)時，第一控制信號為高電平以導(dǎo)通匪OS，第二控制信號為低電平以導(dǎo)通PMOS ;以及 當(dāng)開關(guān)控制信號處于第二狀態(tài)時，第一控制信號為低電平以關(guān)斷NM0S，第二控制信號為高電平以關(guān)斷PM0S。
3.如權(quán)利要求2所述的模擬開關(guān)，其特征在于 當(dāng)開關(guān)控制信號處于第一狀態(tài)時，NMOS的背柵極通過第一控制電路電耦接至模擬開關(guān)的第一端口以接收輸入信號；以及 當(dāng)開關(guān)控制信號處于第二狀態(tài)時，NMOS的背柵極通過第一控制電路電耦接至系統(tǒng)地。
4.如權(quán)利要求2所述的模擬開關(guān)，其特征在于 當(dāng)開關(guān)控制信號處于第一狀態(tài)時，PMOS的背柵極通過第二控制電路電耦接至模擬開關(guān)的第一端口以接收輸入信號；以及 當(dāng)開關(guān)控制信號處于第二狀態(tài)時，PMOS的背柵極通過第二控制電路電耦接至高電平。
5.如權(quán)利要求I所述的模擬開關(guān)，其特征在于，第一控制電路包括 第一控制開關(guān)管，具有第一端，第二端和控制端，其中第一端電耦接至模擬開關(guān)的第一端口以接收輸入信號，第二端電耦接至NMOS的背柵極，控制端接收第三控制信號；以及第二控制開關(guān)管，具有第一端，第二端和控制端，其中第一端電耦接至NMOS的背柵極，第二端電耦接至系統(tǒng)地，控制端接收第四控制信號；其中 當(dāng)?shù)谝豢刂菩盘枮楦唠娖綍r，第一控制開關(guān)管導(dǎo)通，第二控制開關(guān)管關(guān)斷，當(dāng)?shù)谝豢刂菩盘枮榈碗娖綍r，第一控制開關(guān)管關(guān)斷，第二控制開關(guān)管導(dǎo)通。
6.如權(quán)利要求5所述的模擬開關(guān)，其特征在于，第一控制開關(guān)管和第二控制開關(guān)管均為 NM0S。
7.如權(quán)利要求5所述的模擬開關(guān)，其特征在于，第一控制電路還包括第二邏輯電路，具有輸入端、第一輸出端和第二輸出端，其中輸入端接收開關(guān)控制信號，第一輸出端輸出第三控制信號，第二輸出端輸出第四控制信號；其中當(dāng)開關(guān)控制信號處于第一狀態(tài)時，第一控制開關(guān)管導(dǎo)通，第二控制開關(guān)管關(guān)斷，當(dāng)開關(guān)控制信號處于第二狀態(tài)時，第一控制開關(guān)管關(guān)斷，第二控制開關(guān)管導(dǎo)通。
8.如權(quán)利要求5所述的模擬開關(guān)，其特征在于，第一控制電路還包括第一復(fù)位-置位鎖存器，第一復(fù)位-置位鎖存器具有置位輸入端、復(fù)位輸入端、第一輸出端和第二輸出端，其中第一輸出端電耦接至第一控制開關(guān)管的控制端并輸出第三控制信號，第二輸出端電耦接至第二控制開關(guān)管的控制端并輸出第四控制信號；其中 當(dāng)開關(guān)控制信號處于有效狀態(tài)時，置位輸入端有效，第一控制開關(guān)管導(dǎo)通，第二控制開關(guān)管關(guān)斷，當(dāng)開關(guān)控制信號處于無效狀態(tài)時，復(fù)位輸入端有效時，第一控制開關(guān)管關(guān)斷，第二控制開關(guān)管導(dǎo)通。
9.如權(quán)利要求I所述的模擬開關(guān)，其特征在于，第二控制電路包括 第三控制開關(guān)管，具有第一端，第二端和控制端，其中第一端電耦接至模擬開關(guān)的第一端口以接收輸入信號，第二端電耦接至PMOS的背柵極，控制端接收第五控制信號；以及 第四控制開關(guān)管，具有第一端，第二端和控制端，其中第一端電耦接至PMOS的背柵極，第二端電耦接至高電平，控制端接收第六控制信號；其中 當(dāng)?shù)诙刂菩盘枮榈碗娖綍r，第三控制開關(guān)管導(dǎo)通，第四控制開關(guān)管關(guān)斷，當(dāng)?shù)诙刂菩盘枮楦唠娖綍r，第三控制開關(guān)管關(guān)斷，第四控制開關(guān)管導(dǎo)通。
10.如權(quán)利要求9所述的模擬開關(guān)，其特征在于，第三控制開關(guān)管和第四控制開關(guān)管均為 PMOS。
11.如權(quán)利要求9所述的模擬開關(guān)，其特征在于，第二控制電路還包括第三邏輯電路，具有輸入端、第一輸出端和第二輸出端，其中輸入端接收開關(guān)控制信號，第一輸出端輸出第五控制信號，第二輸出端輸出第六控制信號；其中 當(dāng)開關(guān)控制信號處于第一狀態(tài)時，第三控制開關(guān)管導(dǎo)通，第四控制開關(guān)管關(guān)斷，當(dāng)開關(guān)控制信號處于第二狀態(tài)時，第三控制開關(guān)管關(guān)斷，第四控制開關(guān)管導(dǎo)通。
12.如權(quán)利要求9所述的模擬開關(guān)，其特征在于，第二控制電路還包括第二復(fù)位-置位鎖存器，第二復(fù)位-置位鎖存器具有置位輸入端、復(fù)位輸入端、第一輸出端和第二輸出端，其中第一輸出端電耦接至第三控制開關(guān)管的控制端并輸出第五控制信號，第二輸出端電耦接至第四控制開關(guān)管的控制端并輸出第六控制信號；其中 當(dāng)開關(guān)控制信號處于有效狀態(tài)時，置位輸入端有效，第三控制開關(guān)管導(dǎo)通，第四控制開關(guān)管關(guān)斷，當(dāng)開關(guān)控制信號處于有效狀態(tài)時，復(fù)位輸入端有效，第三控制開關(guān)管關(guān)斷，第四控制開關(guān)管導(dǎo)通。
13.如權(quán)利要求I至12中任一項所述的模擬開關(guān)，其特征在于，所述模擬開關(guān)集成在一個半導(dǎo)體芯片上。
14.一種用于模擬開關(guān)的控制電路，所述模擬開關(guān)具有第一端口、第二端口和控制端口，所述模擬開關(guān)包括并聯(lián)的NMOS和PM0S，其特征在于，所述控制電路具有第一輸入端、第二輸入端、第一輸出端和第二輸出端，其中第一輸入端電耦接至模擬開關(guān)的第一端口，第二輸入端電耦接至模擬開關(guān)的控制端口，第一輸出端電耦接至NMOS的背柵極，第二輸出端電耦接至PMOS的背柵極。
15.如權(quán)利要求14所述的控制電路，其特征在于，所述控制電路包括 第一控制開關(guān)管，具有第一端、第二端和控制端，其中第一端電耦接至模擬開關(guān)的第一端口，第二端電耦接至NMOS的背柵極； 第二控制開關(guān)管，具有第一端、第二端和控制端，其中第一端電耦接至NMOS的背柵極，第二端電耦接至系統(tǒng)地； 第一邏輯電路，具有輸入 端、第一輸出端和第二輸出端，其中輸入端電I禹接至模擬開關(guān)的控制端口，第一輸出端電耦接至第一控制開關(guān)管的控制端，第二輸出端電耦接至第二控制開關(guān)管的控制端； 第三控制開關(guān)管，具有第一端、第二端和控制端，其中第一端電耦接至模擬開關(guān)的第一端口，第二端電耦接至PMOS的背柵極； 第四控制開關(guān)管，具有第一端、第二端和控制端，其中第一端電耦接至PMOS的背柵極，第二端電耦接至高電平；以及 第二邏輯電路，具有輸入端、第一輸出端和第二輸出端，其中輸入端電耦接至模擬開關(guān)的控制端口，第一輸出端電耦接至第三控制開關(guān)管的控制端，第二輸出端電耦接至第四控制開關(guān)管的控制端；其中 當(dāng)模擬開關(guān)導(dǎo)通時，第一邏輯電路控制第一控制開關(guān)管導(dǎo)通及第二控制開關(guān)管關(guān)斷，第二邏輯電路控制第三控制開關(guān)管導(dǎo)通及第四控制開關(guān)管關(guān)斷，當(dāng)模擬開關(guān)關(guān)斷時，第一邏輯電路控制第一控制開關(guān)管關(guān)斷及第二控制開關(guān)管導(dǎo)通，第二邏輯電路控制第三控制開關(guān)管關(guān)斷及第四控制開關(guān)管導(dǎo)通。
16.如權(quán)利要求15所述的控制電路，其特征在于，第一控制開關(guān)管和第二控制開關(guān)管均為NM0S，第一邏輯電路包括第一復(fù)位-置位鎖存器，第一復(fù)位-置位鎖存器具有 置位輸入端，電耦接至模擬開關(guān)的控制端口 ； 復(fù)位輸入端，電耦接至模擬開關(guān)的控制端口 ； 第一輸出端，電耦接至第一控制開關(guān)管的控制端；以及 第二輸出端，電耦接至第二控制開關(guān)管的控制端；其中 當(dāng)模擬開關(guān)的控制端口接收的開關(guān)控制信號處于有效狀態(tài)時，置位輸入端有效，第一控制開關(guān)管導(dǎo)通及第二控制開關(guān)管關(guān)斷，當(dāng)模擬開關(guān)的控制端口接收的開關(guān)控制信號處于無效狀態(tài)時，復(fù)位輸入端有效，第一控制開關(guān)管關(guān)斷及第二控制開關(guān)管導(dǎo)通。
17.如權(quán)利要求15所述的控制電路，其特征在于，第三控制開關(guān)管和第四控制開關(guān)管均為PM0S，第二邏輯電路包括第二復(fù)位-置位鎖存器，第二復(fù)位-置位鎖存器具有 置位輸入端，電耦接至模擬開關(guān)的控制端口 ； 復(fù)位輸入端，電耦接至模擬開關(guān)的控制端口 ； 第一輸出端，電耦接至第三控制開關(guān)管的控制端；以及 第二輸出端，電耦接至第四控制開關(guān)管的控制端；其中 當(dāng)模擬開關(guān)的控制端口接收的開關(guān)控制信號處于有效狀態(tài)時，置位輸入端有效，第三控制開關(guān)管導(dǎo)通及第四控制開關(guān)管關(guān)斷，當(dāng)模擬開關(guān)的控制端口接收的開關(guān)控制信號處于無效狀態(tài)時，復(fù)位輸入端有效，第三控制開關(guān)管關(guān)斷及第四控制開關(guān)管導(dǎo)通。
專利摘要本實用新型公開了一種模擬開關(guān)及其控制電路，所述模擬開關(guān)具有第一端口，第二端口和控制端口，其中第一端口用來接收輸入信號，第二端口用來提供輸出信號，控制端口用來接收開關(guān)控制信號。所述模擬開關(guān)包括并聯(lián)的NMOS和PMOS、第一控制電路和第二控制電路，其中第一控制電路根據(jù)輸入信號和開關(guān)控制信號產(chǎn)生NMOS的背柵極控制信號，第二控制電路根據(jù)輸入信號和開關(guān)控制信號產(chǎn)生PMOS的背柵極控制信號。
文檔編號H03K17/687GK202696565SQ20122020209
公開日2013年1月23日 申請日期2012年5月8日 優(yōu)先權(quán)日2012年5月8日
發(fā)明者陳達, 張正偉, 毛偉 申請人:成都芯源系統(tǒng)有限公司