專(zhuān)利名稱(chēng)：用于無(wú)源混頻器的偏移校正的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信接收器，且更明確地說(shuō)，涉及用于通信接收器中的混頻器的偏移 校正技術(shù)。
背景技術(shù)：
在數(shù)字通信系統(tǒng)中，接收器接收來(lái)自發(fā)射器的射頻(RF)調(diào)制信號(hào)。接收器將所接收信號(hào)從RF下變頻轉(zhuǎn)換到基帶，數(shù)字化基帶信號(hào)以產(chǎn)生樣本，且以數(shù)字方式處理所述樣本以恢復(fù)由發(fā)射器所發(fā)送的數(shù)據(jù)。接收器可使用一個(gè)或一個(gè)以上下變頻轉(zhuǎn)換混頻器以將所接收信號(hào)從RF下變頻轉(zhuǎn)換到基帶。理想的混頻器簡(jiǎn)單地將輸入信號(hào)從一個(gè)頻率轉(zhuǎn)變到另一頻率而無(wú)失真。然而，在集成電路中，混頻器的性能可能歸因于由(例如)布局或工藝變化所引起的晶體管之間的失配而偏離理想情況。所述失配可能將失真引入到混頻器的輸出中，從而導(dǎo)致不合需要的互調(diào)產(chǎn)物。舉例來(lái)說(shuō)，在用于直接轉(zhuǎn)換接收器的混頻器中，二階互調(diào)(頂2)產(chǎn)物尤其特別可能使基帶處的信噪比(SNR)降級(jí)。雖然對(duì)稱(chēng)布局及差分信號(hào)處理可有助于減少裝置失配的效應(yīng)，但是仍可能存在歸因于工藝限制的殘余失配。本文所揭示的是提供混頻器中的可配置參數(shù)以校準(zhǔn)及校正所述失配進(jìn)而最小化混頻器失真的技術(shù)。

發(fā)明內(nèi)容
本發(fā)明的一方面提供一種接收器設(shè)備，其包含操作以混合輸入射頻(RF)信號(hào)與本機(jī)振蕩器(LO)信號(hào)以產(chǎn)生基帶信號(hào)的混頻器，所述混頻器包含用以接收輸入RF信號(hào)的第一及第二 RF晶體管，所述混頻器進(jìn)一步包含用以接收LO信號(hào)的第一及第二 LO晶體管，所述晶體管中的至少一者具有可響應(yīng)于可配置控制信號(hào)而變化的柵極偏壓。本發(fā)明的另一方面提供一種接收器設(shè)備，其包含操作以混合輸入射頻(RF)信號(hào)與本機(jī)振蕩器(LO)信號(hào)以產(chǎn)生基帶信號(hào)的混頻器，所述混頻器包含用以接收輸入RF信號(hào)的第一及第二 RF晶體管，所述混頻器進(jìn)一步包含用以接收LO信號(hào)的第一及第二 LO晶體管，所述晶體管中的至少一者具有可響應(yīng)于可配置控制信號(hào)而變化的體偏壓。本發(fā)明的又一方面提供一種用于下變頻轉(zhuǎn)換所接收信號(hào)的方法，所述方法包含將可配置控制信號(hào)提供到混頻器，所述控制信號(hào)指定所述混頻器中的至少一個(gè)晶體管的柵極偏壓；及通過(guò)混合所述所接收信號(hào)與本機(jī)振蕩器信號(hào)而下變頻轉(zhuǎn)換所述所接收信號(hào)。本發(fā)明的又一方面提供一種用于下變頻轉(zhuǎn)換所接收信號(hào)的方法，所述方法包含將可配置控制信號(hào)提供到混頻器，所述控制信號(hào)指定所述混頻器中的至少一個(gè)晶體管的體偏壓；及通過(guò)混合所述所接收信號(hào)與本機(jī)振蕩器信號(hào)而下變頻轉(zhuǎn)換所述所接收信號(hào)。本發(fā)明的又一方面提供一種用于校準(zhǔn)混頻器的方法，所述方法包含將信號(hào)輸入提供到混頻器；初始化所述混頻器的至少一個(gè)柵極偏壓，且測(cè)量混頻器的與至少一個(gè)經(jīng)初始化柵極偏壓相關(guān)聯(lián)的輸出特性；調(diào)整混頻器的至少一個(gè)柵極偏壓，且測(cè)量混頻器的與至少一個(gè)經(jīng)調(diào)整柵極偏壓相關(guān)聯(lián)的輸出特性；基于混頻器的所測(cè)量輸出特性，確定混頻器的至少一個(gè)柵極偏壓的優(yōu)選設(shè)定；及存儲(chǔ)所述優(yōu)選設(shè)定以供在混頻器的操作期間使用。
本發(fā)明的又一方面提供一種用于校準(zhǔn)接收器中的第一及第二混頻器的方法，所述方法包含將信號(hào)輸入提供到接收器；初始化第一混頻器的至少一個(gè)柵極偏壓，且測(cè)量第一混頻器的與至少一個(gè)經(jīng)初始化柵極偏壓相關(guān)聯(lián)的輸出特性；調(diào)整第一混頻器的至少一個(gè)柵極偏壓，且測(cè)量第一混頻器的與至少一個(gè)經(jīng)調(diào)整柵極偏壓相關(guān)聯(lián)的輸出特性；基于第一混頻器的所測(cè)量輸出特性，確定第一混頻器的至少一個(gè)柵極偏壓的優(yōu)選設(shè)定；及在將第一混頻器的至少一個(gè)柵極偏壓設(shè)定為優(yōu)選設(shè)定的同時(shí)，針對(duì)第二混頻器重復(fù)調(diào)整、測(cè)量及確定的步驟。本發(fā)明的又一方面提供一種用于校準(zhǔn)混頻器的方法，所述方法包含將信號(hào)輸入提供到混頻器；初始化混頻器的至少一個(gè)體偏壓，且測(cè)量混頻器的與至少一個(gè)經(jīng)初始化體偏壓相關(guān)聯(lián)的輸出特性；調(diào)整混頻器的至少一個(gè)體偏壓，且測(cè)量混頻器的與至少一個(gè)經(jīng)調(diào)整體偏壓相關(guān)聯(lián)的輸出特性；基于混頻器的所測(cè)量輸出特性，確定混頻器的至少一個(gè)體偏壓的優(yōu)選設(shè)定；及存儲(chǔ)所述優(yōu)選設(shè)定以供在混頻器的操作期間使用。本發(fā)明的又一方面提供一種用于校準(zhǔn)接收器中的第一及第二混頻器的方法，所述方法包含將信號(hào)輸入提供到接收器；初始化第一混頻器的至少一個(gè)體偏壓，且測(cè)量第一混頻器的與至少一個(gè)經(jīng)初始化體偏壓相關(guān)聯(lián)的輸出特性；調(diào)整第一混頻器的至少一個(gè)體偏壓，且測(cè)量第一混頻器的與至少一個(gè)經(jīng)調(diào)整體偏壓相關(guān)聯(lián)的輸出特性；基于第一混頻器的所測(cè)量輸出特性，確定第一混頻器的至少一個(gè)體偏壓的優(yōu)選設(shè)定；及在將第一混頻器的至少一個(gè)體偏壓設(shè)定為優(yōu)選設(shè)定的同時(shí)，針對(duì)第二混頻器重復(fù)調(diào)整、測(cè)量及確定的步驟。


圖I展示無(wú)源混頻器的常規(guī)電路拓?fù)?。圖2描繪其中使晶體管的DC柵極偏壓可配置以校正混頻器的晶體管M1-M4中的失配的實(shí)施例。圖3描繪其中使晶體管的體偏壓而非柵極偏壓可配置以校正混頻器的晶體管M1-M4中的失配的另一實(shí)施例。圖4描繪用于利用具有如本文所描述的可配置偏壓的混頻器的接收器的校準(zhǔn)機(jī)構(gòu)。圖5描繪用于校準(zhǔn)本發(fā)明的可配置混頻器以最小化二階互調(diào)(頂2)產(chǎn)物的方法的實(shí)施例。
圖5A描繪用于采用與圖5相比數(shù)目可能縮減的步驟來(lái)校準(zhǔn)本發(fā)明的可配置混頻器的方法的替代實(shí)施例。圖5B描繪假設(shè)的P|fl_f2|與VCl的關(guān)系以說(shuō)明上文所述的參數(shù)。圖6描繪連續(xù)反復(fù)任意次數(shù)(η)以確定最佳控制信號(hào)VClbest (η)及VC2best(n)的方法的一個(gè)實(shí)施例。圖7描繪用于具有兩個(gè)混頻器(例如，用于同相(I)路徑的混頻器及用于正交相(Q)路徑的混頻器)的無(wú)線電的校準(zhǔn)機(jī)構(gòu)的實(shí)施例。圖8描繪用于校準(zhǔn)圖7中所示的I/Q混頻器的方法的實(shí)施例。
具體實(shí)施方式

根據(jù)本發(fā)明，揭示用于校準(zhǔn)及校正混頻器裝置中的偏移的技術(shù)。圖I展示無(wú)源混頻器的常規(guī)電路拓?fù)洹Ｗ⒁?，圖I并未展示DC偏壓及耦合的細(xì)節(jié)。在圖I中，第一差分電壓Vl (VI = VIp-VIn)與第二差分電壓V2(V2 = V2P_V2N)混合以產(chǎn)生差分電流輸出I0UT(I0UT = IOUTp-IOUTn，其中IOUTp經(jīng)界定為流出端子OUTp的電流，且IOUTn為流到端子OUTn中的電流)。假定晶體管匹配，則輸出電流可近似為
ViWIOUT = — F2·μ€οχ —[(VI-VT)-V2]^K-Vl-F2等式⑴
r,L
as其中rds為漏極⑶與源極⑶(其針對(duì)圖I中的晶體管Ml作代表性地標(biāo)記)之間的電阻，μ Cm表示晶體管裝置參數(shù)，W及L表示每一晶體管的寬度及長(zhǎng)度，Vt表示閾值電壓，且K表示恒定項(xiàng)。參見(jiàn)(例如)托馬斯· H ·李(Thomas H. Lee)的“CMOS射頻集成電路的設(shè)計(jì)(The Design of CMOS Radio-Frequency Integrated Circuits) ” (1998 年)第341 頁(yè)。在實(shí)際集成電路中，裝置失配可能將非線性失真引入到混頻器的輸出中，從而致使混頻器的輸入-輸出特性偏離等式(I)的理想情形。為了解決失配的效應(yīng)，可根據(jù)本發(fā)明調(diào)整晶體管M1-M4的一個(gè)或一個(gè)以上偏壓。圖2描繪其中使晶體管的DC柵極偏壓可配置以校正混頻器的晶體管M1-M4中的失配的實(shí)施例。電壓VGmi、VGm2、VGm3及VGm4分別表示晶體管M1-M4中的每一者的柵極偏壓。偏壓可通過(guò)電阻器R1-R4耦合到晶體管柵極，電阻器R1-R4可標(biāo)稱(chēng)地具有相同電阻。通過(guò)在柵極偏壓中引入有意偏移，可校正晶體管M1-M4以及電阻器R1-R4之間的失配。在圖2中，電容器Clpi、CIni、Clp2、C1N2、C2P及C2n用來(lái)僅將信號(hào)Vl及V2的AC分量耦合到混頻器。注意，圖2將體偏壓VB展示為針對(duì)所有晶體管為恒定的。然而，在本文稍后描述的替代實(shí)施例中，還可使體偏壓為可配置的。在一實(shí)施例中，可通過(guò)外部供應(yīng)的控制信號(hào)VC1-VC4直接將偏壓VGmPVGm^VGm3及VGm4設(shè)定為如下等式⑵VGmi = VCl,VGm2 = VC2,VGM3 = VC3，且VGm4 = VC4。因而，VC1-VC4允許配置四個(gè)柵極偏壓的四個(gè)自由度。
在替代實(shí)施例中，為了簡(jiǎn)化校準(zhǔn)，可通過(guò)使一些偏壓不可配置而減少自由度。在一實(shí)施例中，可使VGmi及VGm3不可配置(例如，依賴(lài)于芯片上參考電壓),而可使VGm2及VGm4可通過(guò)控制信號(hào)VCl及VC2獨(dú)立配置。雖然這將配置的自由度減少到二，但是其還允許歸因于較少數(shù)目的參數(shù)的較簡(jiǎn)單校準(zhǔn)。在另一實(shí)施例中，可將柵極偏壓指定為如下等式(3) VGm2 = VGmi+VCl，且 VGm4 = VGM3+VC2 ；其中VGmi及VGm3為不可配置的，且VCl及VC2可表征為在每一差分對(duì)中的晶體管之間的可配置偏置偏移電壓。在又一實(shí)施例中，可將四個(gè)柵極偏壓中的兩者指定為如下等式(4)VGm = VGmi _+VCl，且VGm3 = VGm3 nom+VC2 ；其中VGmi _及VGm3 _分別表示VGmi及VGm3的標(biāo)稱(chēng)值?？墒故Ｓ鄸艠O偏壓VGm2及VGm4不可配置且將其設(shè)定于標(biāo)稱(chēng)電壓處。在又一實(shí)施例中，為了更進(jìn)一步簡(jiǎn)化校準(zhǔn)，需要使四個(gè)柵極偏壓中的僅一者可配置。一般來(lái)說(shuō)，可如在等式(2)中通過(guò)所述控制信號(hào)直接指定偏壓，或通過(guò)任一線性或非線性關(guān)系(例如，等式(3)及(4)中所示的關(guān)系)間接指定偏壓。圖3描繪其中使晶體管的體偏壓而非柵極偏壓可配置以校正混頻器的晶體管M1-M4中的失配的另一實(shí)施例。電壓VBM1、VBm2, VBm3及VBm4分別表示晶體管M1-M4中的每一者的體偏壓。通過(guò)在體偏壓中引入有意偏移，可校正晶體管M1-M4之間的失配。注意，圖3將柵極偏壓VG展示為針對(duì)所有晶體管為不可配置的。然而，還可根據(jù)本文先前描述的實(shí)施例使柵極偏壓可配置。類(lèi)似于針對(duì)柵極偏壓的描述，控制信號(hào)VC1-VC4可用于以四個(gè)自由度控制體偏壓。體偏壓還可以少于四個(gè)自由度而配置以簡(jiǎn)化校準(zhǔn)，如先前針對(duì)柵極偏壓所描述?？刂菩盘?hào)可通過(guò)任一預(yù)定變換而與體偏壓直接或間接相關(guān)。圖4描繪用于利用具有如本文所描述的可配置偏壓的混頻器的接收器的校準(zhǔn)機(jī)構(gòu)。在正常操作期間，天線400經(jīng)由天線連接器401連接到雙工器402。雙工器402允許天線400在發(fā)射路徑(TX)450與接收路徑(RX)451之間共享。在校準(zhǔn)階段期間，可向天線連接器401供應(yīng)信號(hào)Vs。在一實(shí)施例中，當(dāng)將Vs供應(yīng)給天線連接器401時(shí)，天線400與天線連接器401斷開(kāi)。在另一實(shí)施例(未圖示)中，可在天線400連接到天線連接器401的同時(shí)(例如，以電磁輻射的形式)直接將Vs供應(yīng)給天線400。將信號(hào)Vs輸入到低噪聲放大器(LNA) 404。在又一實(shí)施例(未圖示)中，可從TX 450供應(yīng)Vs。將LNA的輸出輸入到混頻器406，混頻器406可支持先前所描述的可配置柵極偏壓或體偏壓?；祛l器406混合LNA輸出與本機(jī)振蕩器LO(未圖不)以產(chǎn)生混合信號(hào)。在一實(shí)施例中，LO輸出對(duì)應(yīng)于圖2或圖3中的差分信號(hào)VI，且LNA輸出對(duì)應(yīng)于差分信號(hào)V2。在另一實(shí)施例中，LO輸出與LNA輸出可反轉(zhuǎn)。將混頻器406的輸出提供到基帶處理器408。將來(lái)自基帶處理器408的輸出供應(yīng)給數(shù)字信號(hào)處理器(DSP)410?；诨鶐幚砥?08的輸出，DSP 410輸出數(shù)字信號(hào)414。在一實(shí)施例中，數(shù)字信號(hào)414可包含控制信號(hào)VC1-VC4或本文先前描述的控制信號(hào)的任一子集的數(shù)字表示?？筛鶕?jù)用以最小化IM2產(chǎn)物的校準(zhǔn)方法(待在本文中稍后描述)導(dǎo)出數(shù)字信號(hào)414，或者可根據(jù)用于任何其它目的(例如，最小化其它非頂2失真)的任何其它方法導(dǎo)出信號(hào)414?？赏ㄟ^(guò)數(shù)/模轉(zhuǎn)換器(DAC)412將數(shù)字信號(hào)414轉(zhuǎn)換為模擬電壓416。如本文先前所描述,模擬電壓416可用于配置混頻器406的偏壓。調(diào)整控制信號(hào)VCl及VC2所在的范圍可根據(jù)控制信號(hào)與待配置的特定偏壓之間的映射來(lái)確定。在一實(shí)施例中，VCl及VC2(例如)根據(jù)等式(3)調(diào)整差分對(duì)中的晶體管的柵極偏壓之間的偏移。VCl接著可經(jīng)配置以在-Vmax tjffsrt的最小值到+Vmax tjffset的最大值的范圍內(nèi)，其中Vmax ttffsrt為與VCl的滿標(biāo)度范圍有關(guān)的參數(shù)。VC2可具有與VCl的范圍相同或不同的范圍。為了指定從負(fù)電壓偏移前進(jìn)到正電壓偏移的范圍，DAC 412可支持控制信號(hào)的帶符號(hào)數(shù)字表示。在一實(shí)施例中，VCl可通過(guò)由DSP 410編程到DAC 412中的八位寄存器中的八位值來(lái)表示。在一實(shí)施例中，寄存器的位〈7:6>可為指示用于確定VCl的滿標(biāo)度范圍 的V_—的代碼，且位<5·· 0>可指定控制信號(hào)VCl的帶符號(hào)量值，其中位<5>為符號(hào)位。在一實(shí)施例中，位〈7:6>到Vmax的映射可為如下
位〈7:6>
ax—offset
μ] I
0037
~0119
~10 10 ~Π62表I如果可用的話，則可類(lèi)似地表示其它數(shù)字控制信號(hào)(例如，VC2-VC4 (如果可用的話))。注意，圖4中所示的機(jī)構(gòu)打算說(shuō)明用于本文所揭示的可配置混頻器的校準(zhǔn)機(jī)構(gòu)的僅一個(gè)實(shí)施例。替代實(shí)施例可采用少于或多于圖4中所示功能塊的功能塊。在一實(shí)施例中，可通過(guò)基帶處理器408直接產(chǎn)生并供應(yīng)數(shù)字信號(hào)414。在替代實(shí)施例中，可通過(guò)未展示的模塊(例如，通過(guò)微處理器)產(chǎn)生并供應(yīng)數(shù)字信號(hào)414。注意，圖4中所描繪的DAC 412可支持任何數(shù)目的數(shù)字控制輸入414，且輸出與每一數(shù)字控制輸入相關(guān)聯(lián)的一個(gè)或一個(gè)以上模擬電壓416。圖5描繪用于校準(zhǔn)本發(fā)明的可配置混頻器以最小化二階互調(diào)(頂2)產(chǎn)物的方法的實(shí)施例。圖5中的步驟參考圖4中所示的校準(zhǔn)機(jī)構(gòu)而描述。然而，圖5的方法同樣適用于不同于圖4中所示的校準(zhǔn)機(jī)構(gòu)的校準(zhǔn)機(jī)構(gòu)。舉例來(lái)說(shuō)，圖5的方法在基本校準(zhǔn)機(jī)構(gòu)中未必需要天線400或除混頻器406以外的元件。舉例來(lái)說(shuō)，圖5的方法可利用微處理器或其它計(jì)算裝置來(lái)替代DSP。在圖5的方法中，混頻器可經(jīng)由控制信號(hào)VCl及VC2以兩個(gè)自由度來(lái)配置。然而，所述方法可易于擴(kuò)展以根據(jù)本文先前所揭示的原理校準(zhǔn)具有較少或較多自由度的混頻器。VCl及VC2可用于設(shè)定(例如)如圖2中標(biāo)記的柵極偏壓VGmi及VGM3，或如圖3中標(biāo)記的體偏壓VBmi及VBm3。參看圖5，在步驟500處，可指令圖4的校準(zhǔn)機(jī)構(gòu)以在接近所關(guān)注頻帶的中心的信道上接收，例如對(duì)應(yīng)于蜂窩式頻帶的869MHz到894MHz，或?qū)?yīng)于個(gè)人通信服務(wù)(PCS)頻帶的1930MHz到1990MHz。這可通過(guò)將L0(圖4中未展示)的頻率設(shè)定為所要信道的頻率來(lái)進(jìn)行。最初將控制信號(hào)VCl及VC2兩者設(shè)定為其相應(yīng)范圍內(nèi)的最小值。在步驟502處，將具有兩個(gè)頻率音調(diào)(Π及f2)的信號(hào)作為輸入電壓Vs供應(yīng)到LNA的輸入。在一實(shí)施例中，音調(diào)Π及f2位于所關(guān)注信道之外。在用于W-CDMA標(biāo)準(zhǔn)的直接轉(zhuǎn)換接收器的實(shí)施例中，fl與f2相差200kHz，使得其頂2產(chǎn)物位于具有I. 92MHz帶寬的基帶信道內(nèi)。在混頻器中存在二階失真的情況下，混頻器的輸出將含有處于差頻I fl-f2 I處的音調(diào)。在步驟504處，基帶408測(cè)量存在于差頻|fl-f2|處的音調(diào)的功率？^^，且將P|fl_f2|的值供應(yīng)給DSP。在步驟506處，DSP記錄P|fl_f2|的值與VCl的相關(guān)聯(lián)值。在步驟508處， DSP確定VCl的值是否已增加到其范圍內(nèi)的最大值。如果為否，則在步驟510處DSP使VCl遞增一步長(zhǎng)，且返回到步驟504。如果VCl已達(dá)到VCl的最大允許值，則DSP進(jìn)行到步驟512。在步驟512處，DSP針對(duì)VCl的所有掃掠值分析P|fl_f2|的記錄值，且確定VCl的與最低所測(cè)量P|fl_f2|相關(guān)聯(lián)的值。VCl的此值可稱(chēng)為VClbest。而且，在步驟512中，可將VCl的值設(shè)定為VClbest以用于圖5的剩余步驟。圖5B描繪假設(shè)的P|fl_f2|與VCl的關(guān)系以說(shuō)明上文所述的參數(shù)。注意，僅為說(shuō)明性目的而提供圖5B，且圖5B不打算將所揭示技術(shù)限于具有任何特定轉(zhuǎn)移特性的裝置或參數(shù)。注意，圖5的方法可經(jīng)設(shè)計(jì)以通過(guò)簡(jiǎn)單地以檢查某一或某些其它參數(shù)的所要特性替代檢查最小P|fl-f2|來(lái)針對(duì)不同于頂2或除頂2以外的參數(shù)而最佳化。返回到圖5，在將VCl保持恒定于VClbest處的同時(shí)，接下來(lái)使VC2掃過(guò)預(yù)定范圍。明確地說(shuō)，步驟514最初以將VC2設(shè)定為其容許范圍內(nèi)的最小值開(kāi)始。在步驟514處，基帶再次測(cè)量存在于差頻處的功率，且將所測(cè)量的功率值P|fl_f2|供應(yīng)給DSP。在步驟516處，DSP記錄所測(cè)量的P|fl_f2|與VC2的相關(guān)聯(lián)值。在步驟518處，DSP確定VC2的值是否已增加到其范圍內(nèi)的最大值。如果為否，則在步驟520處DSP使VC2遞增，且返回到步驟514。如果VC2已達(dá)到VC2的最大允許值，則DSP進(jìn)行到步驟522。在步驟522處，DSP針對(duì)VC2的所有掃掠值分析P|fl_f2|的記錄值，且確定VC2的與最低所測(cè)量的P|fl_f2|相關(guān)聯(lián)的值。VC2的此值可稱(chēng)為VC2best。一旦確定VC2best，無(wú)線電即可退出校準(zhǔn)模式，且開(kāi)始(或恢復(fù))正常操作。在一實(shí)施例中，在正常操作期間，可連續(xù)地將控制信號(hào)VClbest及VC2best供應(yīng)給DAC以如本文先前所描述而配置混頻器的偏壓。在一實(shí)施例中，可在校準(zhǔn)期間使VCl及VC2各自遞增等于DAC的最小分辨率的步長(zhǎng)。舉例來(lái)說(shuō)，在其中DAC寄存器的位〈5:0>指定VCl的帶符號(hào)量值的實(shí)施例中，步長(zhǎng)可為與位〈5:0>中的最低有效位相關(guān)聯(lián)的電壓差。在替代實(shí)施例中，為了加速校準(zhǔn),步長(zhǎng)可大于DAC的最小分辨率。在此實(shí)施例中，對(duì)應(yīng)于混頻器的最低M2產(chǎn)物的VClbest的設(shè)定可能不存在于VCl對(duì)P|fl_f2|的記錄值中，因?yàn)樽罴言O(shè)定可能已歸因于較大步長(zhǎng)而被“跳過(guò)”。在此情況下，可通過(guò)求VCl的對(duì)應(yīng)于？^^的最低值及第二最低值的兩個(gè)值的平均值來(lái)確定VClbest?；蛘撸蓪㈩A(yù)定偏移添加到所確定的VClbest以導(dǎo)出供應(yīng)給混頻器的實(shí)際控制輸入。圖5A描繪用于采用與圖5相比數(shù)目可能縮減的步驟來(lái)校準(zhǔn)本發(fā)明的可配置混頻器的方法的替代實(shí)施例。圖5A中的步驟對(duì)應(yīng)于圖5中的類(lèi)似標(biāo)記的步驟，其中在步驟508A及518A中存在顯著的差異。在圖5A的實(shí)施例中，方法在步驟508A處檢查P|fl_f2|的當(dāng)前測(cè)量值是否大于P|fl_f2|的先前測(cè)量值，而非在步驟508處檢查VCl的值是否已增加到最大值。如果為是，則方法前進(jìn)到VC2的校準(zhǔn)，而不掃掠通過(guò)VCl的剩余值。對(duì)應(yīng)于在所檢測(cè)增加之前測(cè)量的P|fl_f2|的VCl的值可被當(dāng)作VClbest?？稍诓襟E518A處針對(duì)VC2執(zhí)行類(lèi)似檢查。此實(shí)施例有效地將所測(cè)量的P|fl_f2| 的局部最小值視為全局最小值。這可加速校準(zhǔn)，因?yàn)榭稍诓粧呗油ㄟ^(guò)任一參數(shù)的整個(gè)范圍的情況下確定VCl及VC2的所要值。注意，可易于通過(guò)(例如)提供多于或少于所展示步驟的步驟來(lái)應(yīng)用圖5及圖5A中所描繪的方法以校準(zhǔn)具有多于或少于兩個(gè)可配置自由度的混頻器。舉例來(lái)說(shuō)，在其中僅一個(gè)控制信號(hào)VCl用于配置混頻器的實(shí)施例中，圖5的方法可在步驟512之后終止。在另一實(shí)施例中，可通過(guò)在522之外添加用于確定VC3及VC4且同時(shí)保持先前經(jīng)最佳化的自由度恒定于其所確定最佳值的步驟來(lái)確定四個(gè)控制信號(hào)VC1-VC4。注意，只要已知信號(hào)輸入Vs,均可執(zhí)行圖5及圖5A中描述的校準(zhǔn)。在一實(shí)施例中，當(dāng)在裝運(yùn)之前測(cè)試芯片時(shí)，可在工廠進(jìn)行校準(zhǔn)。在一實(shí)施例中，可如下在正常操作期間進(jìn)行校準(zhǔn)。在支持全雙工(即，通過(guò)單一無(wú)線電同時(shí)發(fā)射及接收)的情形下，TX 450可發(fā)射Vs，Vs通過(guò)雙工器402的剩余耦合而耦合到RX 451。注意，TX 450可以適當(dāng)高功率電平發(fā)射Vs以克服發(fā)射路徑與接收路徑之間由(例如)雙工器402及/或TX/RX濾波器(未圖示)所弓丨入的裳減。在一實(shí)施例中，可提供除圖5中所示的步驟以外的步驟以進(jìn)一步最佳化混頻器的頂2。圖6描繪連續(xù)反復(fù)任意次數(shù)(η)以確定最佳控制信號(hào)VClbest (η)及VC2best(n)的方法的一個(gè)實(shí)施例。在步驟600處，η經(jīng)初始化為零，且VCl及VC2可經(jīng)初始化為其相應(yīng)范圍內(nèi)的最小電壓VClmin及VC2min。在步驟602處，使VC2保持恒定，同時(shí)使VCl掃過(guò)其范圍以定位最佳設(shè)定VClbest(l)。在一實(shí)施例中，可根據(jù)圖5或圖5A中所示的方法進(jìn)行掃掠。在其它實(shí)施例中，可應(yīng)用用于確定VClbest的其它方法。在步驟604處，使VCl保持恒定于VClbest⑴，且使VC2掃過(guò)其范圍以定位最佳設(shè)定VC2best(l)。在步驟606處，η由I反復(fù)到η = 1，且可重復(fù)(即，循環(huán))步驟602-604。注意，圖6中所示的方法通?？山K止于環(huán)路中的任一任意點(diǎn)處。在一實(shí)施例中，所述方法在η達(dá)到I時(shí)終止，即，僅運(yùn)行所述環(huán)路的一次反復(fù)。在另一實(shí)施例中，所述方法在η = I情況下在步驟702之后終止，S卩，運(yùn)行所述環(huán)路的一又二分之一次反復(fù)。在另一實(shí)施例中，所述方法在針對(duì)新確定的VClbest (η)或VC2best(n)的P|fl_f2|的測(cè)量值與針對(duì)先前VClbest (η-i)或VC2best(n-l)的P|fl_f2|的測(cè)量值分別相差小于預(yù)定閾值的量時(shí)終止。注意，可易于通過(guò)(例如)在所示的環(huán)路中添加額外步驟來(lái)應(yīng)用圖6中所描繪的方法以校準(zhǔn)具有兩個(gè)以上可配置自由度的混頻器。圖7描繪用于具有兩個(gè)混頻器(例如，用于同相(I)路徑的混頻器及用于正交相(Q)路徑的混頻器)的無(wú)線電的校準(zhǔn)機(jī)構(gòu)的實(shí)施例。圖7展示經(jīng)由天線連接器701耦合到雙工器702的天線700。將LNA 704輸出提供到I混頻器706A與Q混頻器706B兩者。可根據(jù)本文所揭示的實(shí)施例使每一混頻器可配置。將混頻器706A及706B的輸出提供到基帶708，且基帶708將信號(hào)提供到DSP 710。DSP 710產(chǎn)生數(shù)字信號(hào)VCI及VCQ 714。VCI可包含一個(gè)或一個(gè)以上控制信號(hào)以根據(jù)本發(fā)明配置I混頻器706A，且VCQ可同樣包含一個(gè)或一個(gè)以上控制信號(hào)以配置Q混頻器706B。將數(shù)字信號(hào)714供應(yīng)給DAC 712，DAC 712將數(shù)字信號(hào)714轉(zhuǎn)換成兩組模擬電壓716A及716B。根據(jù)本文先前所揭示的技術(shù)，模擬電壓716A用于配置I混頻器706A，而模擬電壓716B用于配置I混頻器706B。圖8描繪用于校準(zhǔn)圖7中所示的I/Q混頻器的方法的實(shí)施例。在步驟800處，初始化VCI及VCQ。在步驟802處，將含有兩個(gè)音調(diào)的輸入信號(hào)Vs供應(yīng)給圖7中的LNA 704。在步驟804處，針對(duì)I混頻器706A確定最佳控制信號(hào)VCIbest。步驟804可利用本文先前所揭示的方法或任何其它方法來(lái)導(dǎo)出VCIbest。在步驟806處，針對(duì)Q混頻器706B確定最佳控制信號(hào)VCQbest,同時(shí)使VCI保持處于VCIbest。
在一實(shí)施例中，可通過(guò)使步驟806循環(huán)回到步驟804且確定VCIbest的新值并同時(shí)使VCQ保持固定于VCQbest來(lái)進(jìn)一步增強(qiáng)圖8的方法。這可進(jìn)行任意次數(shù)以獲得控制信號(hào)的 最佳配置。注意，無(wú)需將本發(fā)明的技術(shù)限制于無(wú)源混頻器。例如采用吉爾伯特(Gilbert)乘法器的混頻器等有源混頻器也可采用所揭示的技術(shù)。適當(dāng)?shù)男薷膶?duì)于所屬領(lǐng)域的技術(shù)人員來(lái)說(shuō)將為清楚的，且既定屬于本發(fā)明的范圍內(nèi)?；诒疚乃枋龅慕淌?，應(yīng)明白本文所揭示的一方面可獨(dú)立于任何其它方面來(lái)實(shí)施，且這些方面中的兩者或兩者以上可以各種方式來(lái)組合。本文所描述的技術(shù)可以硬件、軟件、固件或其任何組合來(lái)實(shí)施。如果以硬件來(lái)實(shí)施，則所述技術(shù)可使用數(shù)字硬件、模擬硬件或其組合來(lái)實(shí)現(xiàn)。如果以軟件來(lái)實(shí)施，則所述技術(shù)可至少部分由計(jì)算機(jī)程序產(chǎn)品來(lái)實(shí)現(xiàn)，所述計(jì)算機(jī)程序產(chǎn)品包括上面存儲(chǔ)有一個(gè)或一個(gè)以上指令或代碼的計(jì)算機(jī)可讀媒體。借助于實(shí)例而非限制，此類(lèi)計(jì)算機(jī)可讀媒體可包含例如同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)等RAM、只讀存儲(chǔ)器(ROM)、非易失性隨機(jī)存取存儲(chǔ)器(NVRAM)、ROM、電可擦除可編程只讀存儲(chǔ)器(EEPROM)、可擦除可編程只讀存儲(chǔ)器(EPROM)、快閃存儲(chǔ)器、CD-ROM或其它光盤(pán)存儲(chǔ)裝置、磁盤(pán)存儲(chǔ)裝置或其它磁性存儲(chǔ)裝置，或可用于以指令或數(shù)據(jù)結(jié)構(gòu)的形式攜載或存儲(chǔ)所要程序代碼且可由計(jì)算機(jī)存取的任何其它有形媒體。與計(jì)算機(jī)程序產(chǎn)品的計(jì)算機(jī)可讀媒體相關(guān)聯(lián)的指令或代碼可由計(jì)算機(jī)執(zhí)行，例如由一個(gè)或一個(gè)以上處理器執(zhí)行，所述一個(gè)或一個(gè)以上處理器例如為一個(gè)或一個(gè)以上數(shù)字信號(hào)處理器(DSP)、通用微處理器、ASIC、FPGA或其它等效集成或離散邏輯電路。已描述了若干方面及實(shí)例。然而，對(duì)這些實(shí)例的各種修改是可能的，且本文中所呈現(xiàn)的原理還可應(yīng)用于其它方面。這些及其它方面屬于所附權(quán)利要求書(shū)的范圍內(nèi)。
權(quán)利要求
1.一種用于校準(zhǔn)混頻器的方法，所述方法包含 在N個(gè)不同的時(shí)間周期中，將輸入信號(hào)提供到所述混頻器，所述輸入信號(hào)包含至少兩個(gè)音調(diào)； 在所述N個(gè)不同的時(shí)間周期中，將N個(gè)不同的第一控制信號(hào)提供到所述混頻器； 在所述N個(gè)不同的時(shí)間周期的每個(gè)時(shí)間周期中，測(cè)量所述混頻器的響應(yīng)，N個(gè) 所測(cè)量響應(yīng)中的每一個(gè)均具有由所述至少兩個(gè)音調(diào)的頻率差定義的值； 選擇具有所述N個(gè)響應(yīng)值中的最小值的第一響應(yīng)；及 從所述N個(gè)不同的第一控制信號(hào)中選擇引起所選第一響應(yīng)的第一控制信號(hào)。
2.根據(jù)權(quán)利要求I所述的方法，其中所述N個(gè)響應(yīng)中的每一個(gè)均由所述至少兩個(gè)音調(diào)的所述頻率差所表征的音調(diào)的功率定義。
3.根據(jù)權(quán)利要求2所述的方法，其中所述N個(gè)響應(yīng)中的每一個(gè)均在基帶頻率處測(cè)量。
4.根據(jù)權(quán)利要求I所述的方法，其進(jìn)一步包含 配置所述混頻器以在接近所關(guān)注頻帶的中心的信道上接收。
5.根據(jù)權(quán)利要求I所述的方法，其進(jìn)一步包含 在選擇所述第一控制信號(hào)后，在M個(gè)不同的時(shí)間周期內(nèi)將M個(gè)不同的第二控制信號(hào)提供到所述混頻器； 在所述M個(gè)不同的時(shí)間周期的每個(gè)時(shí)間周期中，測(cè)量所述混頻器的響應(yīng)，M個(gè)所測(cè)量響應(yīng)中的每一個(gè)均具有由所述至少兩個(gè)音調(diào)的頻率差定義的值； 選擇具有所述M個(gè)響應(yīng)值中的最小值的第二響應(yīng)；及 從所述M個(gè)不同的第二控制信號(hào)中選擇引起所選第二響應(yīng)的第二控制信號(hào)。
6.根據(jù)權(quán)利要求5所述的方法，其中所述M個(gè)響應(yīng)中的每一個(gè)均由所述至少兩個(gè)音調(diào)的所述頻率差所表征的音調(diào)的功率定義。
7.根據(jù)權(quán)利要求5所述的方法，其進(jìn)一步包含 將所述N個(gè)不同的第一控制信號(hào)提供到布置在所述混頻器中的第一晶體管的柵極端子；及 將所述M個(gè)不同的第二控制信號(hào)提供到布置在所述混頻器中的第二晶體管的柵極端子。
8.根據(jù)權(quán)利要求5所述的方法，其進(jìn)一步包含 將所述N個(gè)不同的第一控制信號(hào)提供到布置在所述混頻器中的第一晶體管的體端子；及 將所述M個(gè)不同的第二控制信號(hào)提供到布置在所述混頻器中的第二晶體管的體端子。
9.一種用于校準(zhǔn)混頻器的方法，所述方法包含 (a)將輸入信號(hào)提供到所述混頻器，所述輸入信號(hào)包含至少兩個(gè)音調(diào)； (b)將第一控制信號(hào)設(shè)置為第一值； (C)測(cè)量所述混頻器對(duì)于所述第一控制信號(hào)的響應(yīng)，所測(cè)量響應(yīng)具有由所述至少兩個(gè)音調(diào)的頻率差定義的值； (d)將所述第一值遞增第一步長(zhǎng)； (e)將所述第一控制信號(hào)設(shè)置為遞增后的第一值以建立所述第一控制信號(hào)的當(dāng)前值； (f)持續(xù)重復(fù)步驟(c)、(d)和(e)，直到檢測(cè)到所述混頻器對(duì)于所述第一控制信號(hào)的所述當(dāng)前值的響應(yīng)大于所述混頻器對(duì)于在步驟(d)前建立的所述第一控制信號(hào)的前一值的響應(yīng)；及 (g)選擇所述第一控制信號(hào)的所述前一值。
10.根據(jù)權(quán)利要求9所述的方法，其中所述混頻器的所述響應(yīng)中的每一個(gè)均由所述至少兩個(gè)音調(diào)的所述頻率差所表征的音調(diào)的功率定義。
11.根據(jù)權(quán)利要求10所述的方法，其中所述響應(yīng)中的每一個(gè)均在基帶頻率處測(cè)量。
12.根據(jù)權(quán)利要求9所述的方法，其進(jìn)一步包含 配置所述混頻器以在接近所關(guān)注頻帶的中心的信道上接收。
13.根據(jù)權(quán)利要求9所述的方法，其進(jìn)一步包含 (h)將第二控制信號(hào)設(shè)置為第二值； (i)測(cè)量所述混頻器對(duì)于所述第二控制信號(hào)的響應(yīng)，所測(cè)量響應(yīng)具有由所述至少兩個(gè)音調(diào)的頻率差定義的值； U)將所述第二值遞增第二步長(zhǎng)； (k)將所述第二控制信號(hào)設(shè)置為遞增后的第二值以建立所述第二控制信號(hào)的當(dāng)前值；(I)持續(xù)重復(fù)步驟(i)、U)和(k)，直到檢測(cè)到所述混頻器對(duì)于所述第二控制信號(hào)的所述當(dāng)前值的響應(yīng)大于所述混頻器對(duì)于在步驟(j)前建立的所述第二控制信號(hào)的前一值的響應(yīng)；及 (m)選擇所述第二控制信號(hào)的所述前一值。
14.根據(jù)權(quán)利要求13所述的方法，其中所測(cè)量響應(yīng)中的每一個(gè)均由所述至少兩個(gè)音調(diào)的所述頻率差所表征的音調(diào)的功率定義。
15.根據(jù)權(quán)利要求13所述的方法，其進(jìn)一步包含 將所述第一控制信號(hào)提供到布置在所述混頻器中的第一晶體管的柵極端子；及 將所述第二控制信號(hào)提供到布置在所述混頻器中的第二晶體管的柵極端子。
16.根據(jù)權(quán)利要求13所述的方法，其進(jìn)一步包含 將所述第一控制信號(hào)提供到布置在所述混頻器中的第一晶體管的體端子；及 將所述第二控制信號(hào)提供到布置在所述混頻器中的第二晶體管的體端子。
17.一種用于校準(zhǔn)混頻器的設(shè)備，其包含 用于在N個(gè)不同的時(shí)間周期中將輸入信號(hào)提供到所述混頻器的裝置，所述輸入信號(hào)包含至少兩個(gè)音調(diào)； 用于在所述N個(gè)不同的時(shí)間周期中將N個(gè)不同的第一控制信號(hào)提供到所述混頻器的裝置； 用于在所述N個(gè)不同的時(shí)間周期的每個(gè)時(shí)間周期中測(cè)量所述混頻器的響應(yīng)的裝置，N個(gè)所測(cè)量響應(yīng)中的每一個(gè)均具有由所述至少兩個(gè)音調(diào)的頻率差定義的值； 用于選擇具有所述N個(gè)響應(yīng)值中的最小值的第一響應(yīng)的裝置；及 用于從所述N個(gè)不同的第一控制信號(hào)中選擇引起所選第一響應(yīng)的第一控制信號(hào)的裝置。
18.根據(jù)權(quán)利要求17所述的設(shè)備，其中所述N個(gè)響應(yīng)中的每一個(gè)均由所述至少兩個(gè)音調(diào)的所述頻率差所表征的音調(diào)的功率定義。
19.根據(jù)權(quán)利要求18所述的設(shè)備，其中所述N個(gè)響應(yīng)中的每一個(gè)均在基帶頻率處測(cè)量。
20.根據(jù)權(quán)利要求17所述的設(shè)備，其進(jìn)一步包含 用于配置所述混頻器以在接近所關(guān)注頻帶的中心的信道上接收的裝置。
21.根據(jù)權(quán)利要求17所述的設(shè)備，其進(jìn)一步包含 用于在選擇所述第一控制信號(hào)后在M個(gè)不同的時(shí)間周期內(nèi)將M個(gè)不同的第二控制信號(hào)提供到所述混頻器的裝置； 用于在所述M個(gè)不同的時(shí)間周期的每個(gè)時(shí)間周期中測(cè)量所述混頻器的響應(yīng)的裝置，M個(gè)所測(cè)量響應(yīng)中的每一個(gè)均具有由所述至少兩個(gè)音調(diào)的頻率差定義的值； 用于選擇具有所述M個(gè)響應(yīng)值中的最小值的第二響應(yīng)的裝置；及 用于從所述M個(gè)不同的第二控制信號(hào)中選擇引起所選第二響應(yīng)的第二控制信號(hào)的裝置。
22.根據(jù)權(quán)利要求21所述的設(shè)備，其中所述M個(gè)響應(yīng)中的每一個(gè)均由所述至少兩個(gè)音調(diào)的所述頻率差所表征的音調(diào)的功率定義。
23.根據(jù)權(quán)利要求21所述的設(shè)備，其進(jìn)一步包含 用于將所述N個(gè)不同的第一控制信號(hào)提供到布置在所述混頻器中的第一晶體管的柵極端子的裝置；及 用于將所述M個(gè)不同的第二控制信號(hào)提供到布置在所述混頻器中的第二晶體管的柵極端子的裝置。
24.根據(jù)權(quán)利要求21所述的設(shè)備，其進(jìn)一步包含 用于將所述N個(gè)不同的第一控制信號(hào)提供到布置在所述混頻器中的第一晶體管的體端子的裝置；及 用于將所述M個(gè)不同的第二控制信號(hào)提供到布置在所述混頻器中的第二晶體管的體端子的裝置。
25.一種用于校準(zhǔn)混頻器的設(shè)備，其包含 用于將輸入信號(hào)提供到所述混頻器的裝置，所述輸入信號(hào)包含至少兩個(gè)音調(diào)； 用于將第一控制信號(hào)設(shè)置為第一值的裝置； 用于測(cè)量所述混頻器對(duì)于所述第一控制信號(hào)的響應(yīng)的裝置，所測(cè)量響應(yīng)具有由所述 至少兩個(gè)音調(diào)的頻率差定義的值； 用于將所述第一值遞增第一步長(zhǎng)的裝置； 用于將所述第一控制信號(hào)設(shè)置為遞增后的第一值以建立所述第一控制信號(hào)的當(dāng)前值的裝置； 用于檢測(cè)所述混頻器對(duì)于所述第一控制信號(hào)的所述當(dāng)前值的響應(yīng)是否大于所述混頻器對(duì)于在遞增所述第一值前建立的所述第一控制信號(hào)的前一值的響應(yīng)的裝置；及用于選擇所述第一控制信號(hào)的所述前一值的裝置。
26.根據(jù)權(quán)利要求25所述的設(shè)備，其中所述混頻器的所述響應(yīng)中的每一個(gè)均由所述至少兩個(gè)音調(diào)的所述頻率差所表征的音調(diào)的功率定義。
27.根據(jù)權(quán)利要求26所述的設(shè)備，其中所述響應(yīng)中的每一個(gè)均在基帶頻率處測(cè)量。
28.根據(jù)權(quán)利要求25所述的設(shè)備，其進(jìn)一步包含 用于配置所述混頻器以在接近所關(guān)注頻帶的中心的信道上接收的裝置。
29.根據(jù)權(quán)利要求25所述的設(shè)備，其進(jìn)一步包含用于將第二控制信號(hào)設(shè)置為第二值的裝置； 用于測(cè)量所述混頻器對(duì)于所述第二控制信號(hào)的響應(yīng)的裝置，所測(cè)量響應(yīng)具有由所述至少兩個(gè)音調(diào)的頻率差定義的值； 用于將所述第二值遞增第二步長(zhǎng)的裝置； 用于將所述第二控制信號(hào)設(shè)置為遞增后的第二值以建立所述第二控制信號(hào)的當(dāng)前值的裝置； 用于檢測(cè)所述混頻器對(duì)于所述第二控制信號(hào)的所述當(dāng)前值的響應(yīng)是否大于所述混頻器對(duì)于在遞增所述第二值前建立的所述第二控制信號(hào)的前一值的響應(yīng)的裝置；及用于選擇所述第二控制信號(hào)的所述前一值的裝置。
30.根據(jù)權(quán)利要求29所述的設(shè)備，其中所測(cè)量響應(yīng)中的每一個(gè)均由所述至少兩個(gè)音調(diào)的所述頻率差所表征的音調(diào)的功率定義。
31.根據(jù)權(quán)利要求29所述的設(shè)備，其進(jìn)一步包含 用于將所述第一控制信號(hào)提供到布置在所述混頻器中的第一晶體管的柵極端子的裝置；及 用于將所述第二控制信號(hào)提供到布置在所述混頻器中的第二晶體管的柵極端子的裝置。
32.根據(jù)權(quán)利要求29所述的設(shè)備，其進(jìn)一步包含 用于將所述第一控制信號(hào)提供到布置在所述混頻器中的第一晶體管的體端子的裝置；以及 用于將所述第二控制信號(hào)提供到布置在所述混頻器中的第二晶體管的體端子的裝置。
33.一種非暫時(shí)性處理器可讀存儲(chǔ)介質(zhì)，其包含指令，當(dāng)處理器執(zhí)行所述指令時(shí)，所述指令致使所述處理器 在N個(gè)不同的時(shí)間周期中，將輸入信號(hào)提供到所述混頻器，所述輸入信號(hào)包含至少兩個(gè)音調(diào)； 在所述N個(gè)不同的時(shí)間周期中，將N個(gè)不同的第一控制信號(hào)提供到所述混頻器；在所述N個(gè)不同的時(shí)間周期的每個(gè)時(shí)間周期中，測(cè)量所述混頻器的響應(yīng)，N個(gè)所測(cè)量響應(yīng)中的每一個(gè)均具有由所述至少兩個(gè)音調(diào)的頻率差定義的值； 選擇具有所述N個(gè)響應(yīng)值中的最小值的第一響應(yīng)；及 從所述N個(gè)不同的第一控制信號(hào)中選擇引起所選第一響應(yīng)的第一控制信號(hào)。
34.根據(jù)權(quán)利要求33所述的非暫時(shí)性處理器可讀存儲(chǔ)介質(zhì)，其中所述N個(gè)響應(yīng)中的每一個(gè)均由所述至少兩個(gè)音調(diào)的所述頻率差所表征的音調(diào)的功率定義。
35.根據(jù)權(quán)利要求34所述的非暫時(shí)性處理器可讀存儲(chǔ)介質(zhì)，其中所述N個(gè)響應(yīng)中的每一個(gè)均在基帶頻率處測(cè)量。
36.根據(jù)權(quán)利要求33所述的非暫時(shí)性處理器可讀存儲(chǔ)介質(zhì)，其中所述指令進(jìn)一步致使所述處理器 配置所述混頻器以在接近所關(guān)注頻帶的中心的信道上接收。
37.根據(jù)權(quán)利要求33所述的非暫時(shí)性處理器可讀存儲(chǔ)介質(zhì)，其中所述指令進(jìn)一步致使所述處理器 在選擇所述第一控制信號(hào)后，在M個(gè)不同的時(shí)間周期內(nèi)將M個(gè)不同的第二控制信號(hào)提供到所述混頻器； 在所述M個(gè)不同的時(shí)間周期的每個(gè)時(shí)間周期中，測(cè)量所述混頻器的響應(yīng)，M個(gè)所測(cè)量響應(yīng)中的每一個(gè)均具有由所述至少兩個(gè)音調(diào)的頻率差定義的值； 選擇具有所述M個(gè)響應(yīng)值中的最小值的第二響應(yīng)；及 從所述M個(gè)不同的第二控制信號(hào)中選擇引起所選第二響應(yīng)的第二控制信號(hào)。
38.根據(jù)權(quán)利要求37所述的非暫時(shí)性處理器可讀存儲(chǔ)介質(zhì)，其中所述M個(gè)響應(yīng)中的每一個(gè)均由所述至少兩個(gè)音調(diào)的所述頻率差所表征的音調(diào)的功率定義。
39.根據(jù)權(quán)利要求37所述的非暫時(shí)性處理器可讀存儲(chǔ)介質(zhì)，其中所述指令進(jìn)一步致使所述處理器 將所述N個(gè)不同的第一控制信號(hào)提供到布置在所述混頻器中的第一晶體管的柵極端子；及 將所述M個(gè)不同的第二控制信號(hào)提供到布置在所述混頻器中的第二晶體管的柵極端子。
40.根據(jù)權(quán)利要求37所述的非暫時(shí)性處理器可讀存儲(chǔ)介質(zhì)，其中所述指令致使所述處理器 將所述N個(gè)不同的第一控制信號(hào)提供到布置在所述混頻器中的第一晶體管的體端子；及 將所述M個(gè)不同的第二控制信號(hào)提供到布置在所述混頻器中的第二晶體管的體端子。
41.一種非暫時(shí)性處理器可讀存儲(chǔ)介質(zhì)，其包含指令，當(dāng)處理器執(zhí)行所述指令時(shí)，所述指令致使所述處理器 (a)將輸入信號(hào)提供到所述混頻器，所述輸入信號(hào)包含至少兩個(gè)音調(diào)； (b)將第一控制信號(hào)設(shè)置為第一值； (c)測(cè)量所述混頻器對(duì)于所述第一控制信號(hào)的響應(yīng)，所測(cè)量響應(yīng)具有由所述至少兩個(gè)音調(diào)的頻率差定義的值； (d)將所述第一值遞增第一步長(zhǎng)； (e)將所述第一控制信號(hào)設(shè)置為遞增后的第一值以建立所述第一控制信號(hào)的當(dāng)前值； (f)持續(xù)重復(fù)步驟(c)、(d)和(e)，直到檢測(cè)到所述混頻器對(duì)于所述第一控制信號(hào)的所述當(dāng)前值的響應(yīng)大于所述混頻器對(duì)于在步驟(d)前建立的所述第一控制信號(hào)的前一值的響應(yīng)；及 (g)選擇所述第一控制信號(hào)的所述前一值。
42.根據(jù)權(quán)利要求41所述的非暫時(shí)性處理器可讀存儲(chǔ)介質(zhì)，其中所述混頻器的所述響應(yīng)中的每一個(gè)均由所述至少兩個(gè)音調(diào)的所述頻率差所表征的音調(diào)的功率定義。
43.根據(jù)權(quán)利要求42所述的非暫時(shí)性處理器可讀存儲(chǔ)介質(zhì)，其中所述響應(yīng)中的每一個(gè)均在基帶頻率處測(cè)量。
44.根據(jù)權(quán)利要求41所述的非暫時(shí)性處理器可讀存儲(chǔ)介質(zhì)，其中所述指令進(jìn)一步致使所述處理器 配置所述混頻器以在接近所關(guān)注頻帶的中心的信道上接收。
45.根據(jù)權(quán)利要求41所述的非暫時(shí)性處理器可讀存儲(chǔ)介質(zhì)，其中所述指令進(jìn)一步致使所述處理器(h)將第二控制信號(hào)設(shè)置為第二值； (i)測(cè)量所述混頻器對(duì)于所述第二控制信號(hào)的響應(yīng)，所測(cè)量響應(yīng)具有由所述至少兩個(gè)音調(diào)的頻率差定義的值； U)將所述第二值遞增第二步長(zhǎng)； (k)將所述第二控制信號(hào)設(shè)置為遞增后的第二值以建立所述第二控制信號(hào)的當(dāng)前值； (I)持續(xù)重復(fù)步驟(i)、U)和(k)，直到檢測(cè)到所述混頻器對(duì)于所述第二控制信號(hào)的所述當(dāng)前值的響應(yīng)大于所述混頻器對(duì)于在步驟(j)前建立的所述第二控制信號(hào)的前一值的響應(yīng)；及 (m)選擇所述第二控制信號(hào)的所述前一值。
46.根據(jù)權(quán)利要求41所述的非暫時(shí)性處理器可讀存儲(chǔ)介質(zhì)，其中所測(cè)量響應(yīng)中的每一個(gè)均由所述至少兩個(gè)音調(diào)的所述頻率差所表征的音調(diào)的功率定義。
47.根據(jù)權(quán)利要求41所述的非暫時(shí)性處理器可讀存儲(chǔ)介質(zhì)，其中所述指令進(jìn)一步致使所述處理器 將所述第一控制信號(hào)提供到布置在所述混頻器中的第一晶體管的柵極端子；及 將所述第二控制信號(hào)提供到布置在所述混頻器中的第二晶體管的柵極端子。
48.根據(jù)權(quán)利要求41所述的非暫時(shí)性處理器可讀存儲(chǔ)介質(zhì)，其中所述指令進(jìn)一步致使所述處理器 將所述第一控制信號(hào)提供到布置在所述混頻器中的第一晶體管的體端子；及 將所述第二控制信號(hào)提供到布置在所述混頻器中的第二晶體管的體端子。
全文摘要
本發(fā)明涉及用于無(wú)源混頻器的偏移校正。一種下變頻轉(zhuǎn)換混頻器包括可配置柵極或體偏壓以允許校準(zhǔn)及校正裝置偏移。可對(duì)所述可配置偏壓執(zhí)行校準(zhǔn)以最小化所述混頻器中的IM2失真。所述技術(shù)對(duì)電壓余量具有極小影響，不強(qiáng)加對(duì)信號(hào)路徑與校準(zhǔn)路徑相位匹配的要求，且尤其非常適合于無(wú)源混頻器。
文檔編號(hào)H03D7/16GK102882473SQ201210356500
公開(kāi)日2013年1月16日 申請(qǐng)日期2008年9月11日 優(yōu)先權(quán)日2007年9月14日
發(fā)明者卓偉, 羅杰·布羅肯伯勒, 佐爾蒂·彭 申請(qǐng)人:高通股份有限公司