分頻器電路的制作方法
【專(zhuān)利摘要】本發(fā)明提出一種分頻器電路，包括：N個(gè)觸發(fā)器，第i個(gè)觸發(fā)器的輸出端與第i+1個(gè)觸發(fā)器的輸入端相連，其中，1≤i≤N，N為大于等于1的正整數(shù)；N組開(kāi)關(guān)，每組開(kāi)關(guān)包括第一開(kāi)關(guān)和第二開(kāi)關(guān)；控制器，控制器的輸出端與第一個(gè)觸發(fā)器的輸入端相連，控制器的輸入端分別與N組開(kāi)關(guān)中的第二開(kāi)關(guān)的另一端、偶數(shù)組開(kāi)關(guān)的第一開(kāi)關(guān)的另一端相連、奇數(shù)組開(kāi)關(guān)的第一開(kāi)關(guān)的另一端相連，控制器用于在第一模式下根據(jù)輸入的分頻參數(shù)對(duì)第二開(kāi)關(guān)進(jìn)行選擇控制導(dǎo)通和關(guān)斷，并在第二模式下根據(jù)輸入的分頻參數(shù)對(duì)第一開(kāi)關(guān)進(jìn)行選擇控制導(dǎo)通和關(guān)斷。該分頻器電路可以實(shí)現(xiàn)任意正整數(shù)分頻的功能，并且電路結(jié)構(gòu)簡(jiǎn)單，規(guī)模小。
【專(zhuān)利說(shuō)明】分頻器電路【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及數(shù)字電路【技術(shù)領(lǐng)域】，特別涉及一種分頻器電路。
【背景技術(shù)】
[0002]通常，二分頻電路如圖1所示，該二分頻電路包括D觸發(fā)器I和反相器A。當(dāng)初始態(tài)為00時(shí)，經(jīng)過(guò)兩個(gè)時(shí)鐘信號(hào)CK，狀態(tài)還原到初始態(tài)，完成了二分頻的功能。三分頻電路如圖2所示，該三分頻電路包括第一 D觸發(fā)器1、第二 D觸發(fā)器2和與非門(mén)B。當(dāng)初始態(tài)為00時(shí)，第一 D觸發(fā)器I和第二 D觸發(fā)器2的輸出狀態(tài)在10-11-01之間循環(huán)，因此，10的狀態(tài)在經(jīng)過(guò)三個(gè)時(shí)鐘信號(hào)CK后還原，完成了三分頻的功能。而另一種三分頻電路如圖3所示，用與門(mén)C代替與非門(mén)B，其實(shí)現(xiàn)三分頻的功能與圖2中的三分頻電路類(lèi)似。在此基礎(chǔ)上，一些較為復(fù)雜的分頻電路先后被提出。
[0003]如圖4所示，現(xiàn)有的2n分頻電路同樣包括η個(gè)D觸發(fā)器(1、2、3...η)，并將η個(gè)D觸發(fā)器級(jí)聯(lián)以實(shí)現(xiàn)2η (η ^ I)分頻，該分頻電路只能實(shí)現(xiàn)2η分頻，不能實(shí)現(xiàn)任意整數(shù)分頻。
[0004]此外，專(zhuān)利CN200710161515還公開(kāi)了一種任意整數(shù)分頻器電路，如圖5所示。該分頻器電路包括分頻電路50、切換控制電路52、分頻選擇器503和奇偶選擇器505。其中，分頻電路50用于實(shí)現(xiàn)奇數(shù)和偶數(shù)分頻，切換控制電路52控制該分頻器電路是進(jìn)行N分頻還是Ν+0.5分頻，奇數(shù)還是偶數(shù)由奇偶選擇器505來(lái)決定。當(dāng)選擇信號(hào)SEL為“O”時(shí)，則輸入脈沖CK被選擇用以控制分頻選擇器503，此時(shí)是偶數(shù)分頻；當(dāng)選擇信號(hào)SEL為“I”時(shí)，則反相輸入脈沖CKb被選擇用以控制分頻選擇器503，此時(shí)是奇數(shù)分頻。該分頻器電路還需要兩個(gè)反相時(shí)鐘輸入CK和CKb，以及兩個(gè)DFF的鏈路。然而，該分頻器電路是通過(guò)切換控制電路52實(shí)現(xiàn)奇數(shù)和偶數(shù)分頻的，電路規(guī)模大，實(shí)現(xiàn)復(fù)雜`，并且還沒(méi)有規(guī)律可循，不方便記憶。
[0005]因此，現(xiàn)有技術(shù)存在的缺點(diǎn)是，(I)實(shí)現(xiàn)偶數(shù)、奇數(shù)分頻的分頻電路往往通過(guò)各種語(yǔ)言編程實(shí)現(xiàn)，或者是通過(guò)IC (Integrated Circuit,集成電路)及其擴(kuò)展電路實(shí)現(xiàn),實(shí)現(xiàn)方式比較復(fù)雜，電路規(guī)模較大；(2)現(xiàn)有分頻器結(jié)構(gòu)呈現(xiàn)出的拓?fù)浣Y(jié)構(gòu)無(wú)規(guī)律性，并不方便記憶和設(shè)計(jì)。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的旨在至少解決上述的技術(shù)缺陷之一。
[0007]為此，本發(fā)明的目的在于提出一種分頻器電路，可以實(shí)現(xiàn)任意正整數(shù)分頻的功能，并且電路結(jié)構(gòu)簡(jiǎn)單，規(guī)模小。
[0008]為達(dá)到上述目的，本發(fā)明的實(shí)施例提出了一種分頻器電路，包括:N個(gè)觸發(fā)器，所述N個(gè)觸發(fā)器中的每個(gè)觸發(fā)器包括輸入端、輸出端和時(shí)鐘信號(hào)輸入端，且所述每個(gè)觸發(fā)器的時(shí)鐘信號(hào)輸入端均相連，第i個(gè)觸發(fā)器的所述輸出端與第i+Ι個(gè)觸發(fā)器的所述輸入端相連，其中，I < i SN，N為大于等于I的正整數(shù)；N組開(kāi)關(guān)，所述N組開(kāi)關(guān)中的每組開(kāi)關(guān)包括第一開(kāi)關(guān)和第二開(kāi)關(guān)，且第i組開(kāi)關(guān)中的所述第一開(kāi)關(guān)和第二開(kāi)關(guān)的一端均與所述第i個(gè)觸發(fā)器的輸出端相連；以及控制器，所述控制器的輸出端與所述N個(gè)觸發(fā)器中的第一個(gè)觸發(fā)器的輸入端相連，所述控制器的第一輸入端與所述N組開(kāi)關(guān)中的第二開(kāi)關(guān)的另一端相連，所述控制器的第二輸入端與所述N組開(kāi)關(guān)中偶數(shù)組開(kāi)關(guān)的第一開(kāi)關(guān)的另一端相連，所述控制器的第三輸入端與所述N組開(kāi)關(guān)中奇數(shù)組開(kāi)關(guān)的第一開(kāi)關(guān)的另一端相連，所述控制器用于在第一模式下根據(jù)輸入的分頻參數(shù)對(duì)所述N組開(kāi)關(guān)中的第二開(kāi)關(guān)進(jìn)行選擇控制導(dǎo)通和關(guān)斷以控制所述N個(gè)觸發(fā)器中的全部或部分開(kāi)始工作，并在第二模式下根據(jù)輸入的分頻參數(shù)對(duì)所述N組開(kāi)關(guān)中的第一開(kāi)關(guān)進(jìn)行選擇控制導(dǎo)通和關(guān)斷以控制所述N個(gè)觸發(fā)器中的全部或部分開(kāi)始工作。
[0009] 根據(jù)本發(fā)明實(shí)施例的分頻器電路，可以根據(jù)需要通過(guò)電路拓?fù)浣Y(jié)構(gòu)的規(guī)律性構(gòu)建出任意正整數(shù)分頻值的分頻器結(jié)構(gòu)，并且電路結(jié)構(gòu)簡(jiǎn)單，規(guī)模小，方便記憶。
[0010]本發(fā)明附加的方面和優(yōu)點(diǎn)將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過(guò)本發(fā)明的實(shí)踐了解到。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0011]本發(fā)明上述的和/或附加的方面和優(yōu)點(diǎn)從下面結(jié)合附圖對(duì)實(shí)施例的描述中將變得明顯和容易理解，其中:
[0012]圖1為常見(jiàn)的二分頻電路示意圖；
[0013]圖2為一種常見(jiàn)的三分頻電路示意圖；
[0014]圖3為另一種常見(jiàn)的二分頻電路不意圖；
[0015]圖4為現(xiàn)有的一種2n分頻的電路示意圖；
[0016]圖5為現(xiàn)有的一種任意整數(shù)分頻的電路不意圖；
[0017]圖6-圖13分別為分頻值為五、七、九、^ 、十三、十五、十七、十九的分頻器電路的不意圖；
[0018]圖14為奇數(shù)分頻器的通用電路示意圖；
[0019]圖15-圖23分別為分頻值為四、六、八、十、十二、十四、十六、十八、二十的分頻器電路的不意圖；
[0020]圖24為偶數(shù)分頻器的通用電路示意圖；
[0021]圖25A為根據(jù)本發(fā)明實(shí)施例的分頻器電路的示意圖；
[0022]圖25B為根據(jù)本發(fā)明一個(gè)具體實(shí)施例的分頻器電路的示意圖；以及
[0023]圖26為根據(jù)本發(fā)明一個(gè)示例的分頻器電路的示意圖。
【具體實(shí)施方式】
[0024]下面詳細(xì)描述本發(fā)明的實(shí)施例，所述實(shí)施例的示例在附圖中示出，其中自始至終相同或類(lèi)似的標(biāo)號(hào)表示相同或類(lèi)似的元件或具有相同或類(lèi)似功能的元件。下面通過(guò)參考附圖描述的實(shí)施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對(duì)本發(fā)明的限制。
[0025]下文的公開(kāi)提供了許多不同的實(shí)施例或例子用來(lái)實(shí)現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡(jiǎn)化本發(fā)明的公開(kāi)，下文中對(duì)特定例子的部件和設(shè)置進(jìn)行描述。當(dāng)然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡(jiǎn)化和清楚的目的，其本身不指示所討論各種實(shí)施例和/或設(shè)置之間的關(guān)系。此外，本發(fā)明提供了的各種特定的工藝和材料的例子，但是本領(lǐng)域普通技術(shù)人員可以意識(shí)到其他工藝的可應(yīng)用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的結(jié)構(gòu)可以包括第一和第二特征形成為直接接觸的實(shí)施例，也可以包括另外的特征形成在第一和第二特征之間的實(shí)施例，這樣第一和第二特征可能不是直接接觸。
[0026]在本發(fā)明的描述中，需要說(shuō)明的是，除非另有規(guī)定和限定，術(shù)語(yǔ)“安裝”、“相連”、“連接”應(yīng)做廣義理解，例如，可以是機(jī)械連接或電連接，也可以是兩個(gè)元件內(nèi)部的連通，可以是直接相連，也可以通過(guò)中間媒介間接相連，對(duì)于本領(lǐng)域的普通技術(shù)人員而言，可以根據(jù)具體情況理解上述術(shù)語(yǔ)的具體含義。
[0027]參照下面的描述和附圖，將清楚本發(fā)明的實(shí)施例的這些和其他方面。在這些描述和附圖中，具體公開(kāi)了本發(fā)明的實(shí)施例中的一些特定實(shí)施方式，來(lái)表示實(shí)施本發(fā)明的實(shí)施例的原理的一些方式，但是應(yīng)當(dāng)理解，本發(fā)明的實(shí)施例的范圍不受此限制。相反，本發(fā)明的實(shí)施例包括落入所附加權(quán)利要求書(shū)的精神和內(nèi)涵范圍內(nèi)的所有變化、修改和等同物。 [0028]下面參照附圖來(lái)描述根據(jù)本發(fā)明實(shí)施例提出的分頻器電路。
[0029]如圖2、圖6-圖13所示，分頻值為三、五、七、九、十一、十三、十五、十七、十九的分頻器電路中，均包括與非門(mén)B。相應(yīng)地，當(dāng)分頻值為三時(shí)，如圖2所示，對(duì)應(yīng)的分頻器電路還包括第一 D觸發(fā)器I和第二 D觸發(fā)器2。其中,第一 D觸發(fā)器I的時(shí)鐘信號(hào)輸入端ck和第二 D觸發(fā)器2的時(shí)鐘信號(hào)輸入端ck相連后共同連接時(shí)鐘信號(hào)單元100，第一 D觸發(fā)器I的Q端和第二 D觸發(fā)器2的D端相連后共同連接到與非門(mén)B的第二輸入端b，第二 D觸發(fā)器2的Q端和與非門(mén)B的第一輸入端a相連,與非門(mén)B的輸出端與第一 D觸發(fā)器I的D端相連。依此類(lèi)推，當(dāng)分頻值為五時(shí)，如圖6所示，對(duì)應(yīng)的分頻器電路還包括第一 D觸發(fā)器1、第二 D觸發(fā)器2和第三D觸發(fā)器3 ;當(dāng)分頻值為七時(shí)，如圖7所示，對(duì)應(yīng)的分頻器電路還包括第一 D觸發(fā)器1、第二 D觸發(fā)器2、第三D觸發(fā)器3和第四D觸發(fā)器4 ;當(dāng)分頻值為九時(shí)，如圖8所示，對(duì)應(yīng)的分頻器電路還包括第一 D觸發(fā)器1、第二 D觸發(fā)器2、第三D觸發(fā)器3、第四D觸發(fā)器4和第五D觸發(fā)器5 ;當(dāng)分頻值為十一時(shí)，如圖9所示，對(duì)應(yīng)的分頻器電路還包括第一D觸發(fā)器1、第二 D觸發(fā)器2、第三D觸發(fā)器3、第四D觸發(fā)器4、第五D觸發(fā)器5和第六D觸發(fā)器6 ;當(dāng)分頻值為十三時(shí)，如圖10所示，對(duì)應(yīng)的分頻器電路還包括第一 D觸發(fā)器1、第二 D觸發(fā)器2、第三D觸發(fā)器3、第四D觸發(fā)器4、第五D觸發(fā)器5、第六D觸發(fā)器6和第七D觸發(fā)器7 ;當(dāng)分頻值為十五時(shí)，如圖11所示，對(duì)應(yīng)的分頻器電路還包括第一 D觸發(fā)器1、第二 D觸發(fā)器2、第三D觸發(fā)器3、第四D觸發(fā)器4、第五D觸發(fā)器5、第六D觸發(fā)器6、第七D觸發(fā)器7和第八D觸發(fā)器8 ;當(dāng)分頻值為十七時(shí)，如圖12所示，對(duì)應(yīng)的分頻器電路還包括第一 D觸發(fā)器1、第二 D觸發(fā)器2、第三D觸發(fā)器3、第四D觸發(fā)器4、第五D觸發(fā)器5、第六D觸發(fā)器6、第七D觸發(fā)器7、第八D觸發(fā)器8和第九D觸發(fā)器9 ;當(dāng)分頻值為十九時(shí)，如圖13所示，對(duì)應(yīng)的分頻器電路還包括第一 D觸發(fā)器1、第二 D觸發(fā)器2、第三D觸發(fā)器3、第四D觸發(fā)器4、第五D觸發(fā)器5、第六D觸發(fā)器6、第七D觸發(fā)器7、第八D觸發(fā)器8、第九D觸發(fā)器9和第十D觸發(fā)器10。因此，依照上述的拓?fù)浣Y(jié)構(gòu)規(guī)律，可以歸納總結(jié)出了奇數(shù)分頻器的通用結(jié)構(gòu)，如圖14所示，分頻值=3+2(n-2)=2n-l，其中，η2，η是分頻器中級(jí)聯(lián)的D觸發(fā)器的個(gè)數(shù)。
[0030]其中，當(dāng)η=2時(shí)，分頻值等于三，如圖2所示，該分頻器電路的工作原理如下:
[0031]假設(shè)初始態(tài)第一 D觸發(fā)器I的Q端輸出為‘0’，第二 D觸發(fā)器2的Q端輸出為‘0’，這樣，第一 D觸發(fā)器的D端輸入就是‘I’ ；當(dāng)?shù)谝粋€(gè)時(shí)鐘信號(hào)CK上沿來(lái)后,第一 D觸發(fā)器I的Q端輸出為‘I’，第二 D觸發(fā)器2的Q端輸出為‘0’，這樣,第一 D觸發(fā)器I的D端輸入就是‘I’ ；當(dāng)?shù)诙€(gè)時(shí)鐘信號(hào)CK上沿來(lái)后，第一 D觸發(fā)器I的Q端輸出為‘1’，第二 D觸發(fā)器2的Q端輸出為‘ I’，這樣，第一 D觸發(fā)器I的D端輸入就是‘0’ ；當(dāng)?shù)谌齻€(gè)時(shí)鐘信號(hào)CK上沿來(lái)后，第一 D觸發(fā)器I的Q端輸出為‘0’，第二 D觸發(fā)器2的Q端輸出為‘I’，這樣，第一D觸發(fā)器I的D端輸入就是‘I’ ；當(dāng)?shù)谒膫€(gè)時(shí)鐘信號(hào)CK上沿來(lái)后，第一 D觸發(fā)器I的Q端輸出為‘I’，第二 D觸發(fā)器2的Q端輸出為‘0’，這樣，第一 D觸發(fā)器I的D端輸入就是‘I’。因此這時(shí)可以看出，經(jīng)三個(gè)時(shí)鐘信號(hào)CK后，第一 D觸發(fā)器I的Q端輸出為‘ I’，第二 D觸發(fā)器2的Q端輸出為‘0’，第一 D觸發(fā)器I的D端輸入就是‘ I ’的狀態(tài)重現(xiàn)了。也就是說(shuō)，這個(gè)電路是三分頻的電路，其第一 D觸發(fā)器I的Q端和第二 D觸發(fā)器的Q端的輸出狀態(tài)如下表1所示。
[0032]表1
[0033]
【權(quán)利要求】
1.一種分頻器電路，其特征在于，包括: N個(gè)觸發(fā)器，所述N個(gè)觸發(fā)器中的每個(gè)觸發(fā)器包括輸入端、輸出端和時(shí)鐘信號(hào)輸入端，且所述每個(gè)觸發(fā)器的時(shí)鐘信號(hào)輸入端均相連，第i個(gè)觸發(fā)器的所述輸出端與第i+Ι個(gè)觸發(fā)器的所述輸入端相連，其中，I ^ I ^ N, N為大于等于I的正整數(shù)； N組開(kāi)關(guān)，所述N組開(kāi)關(guān)中的每組開(kāi)關(guān)包括第一開(kāi)關(guān)和第二開(kāi)關(guān)，且第i組開(kāi)關(guān)中的所述第一開(kāi)關(guān)和第二開(kāi)關(guān)的一端均與所述第i個(gè)觸發(fā)器的輸出端相連；以及 控制器，所述控制器的輸出端與所述N個(gè)觸發(fā)器中的第一個(gè)觸發(fā)器的輸入端相連，所述控制器的第一輸入端與所述N組開(kāi)關(guān)中的第二開(kāi)關(guān)的另一端相連，所述控制器的第二輸入端與所述N組開(kāi)關(guān)中偶數(shù)組開(kāi)關(guān)的第一開(kāi)關(guān)的另一端相連，所述控制器的第三輸入端與所述N組開(kāi)關(guān)中奇數(shù)組開(kāi)關(guān)的第一開(kāi)關(guān)的另一端相連，所述控制器用于在第一模式下根據(jù)輸入的分頻參數(shù)對(duì)所述N組開(kāi)關(guān)中的第二開(kāi)關(guān)進(jìn)行選擇控制導(dǎo)通和關(guān)斷以控制所述N個(gè)觸發(fā)器中的全部或部分開(kāi)始工作，并在第二模式下根據(jù)輸入的分頻參數(shù)對(duì)所述N組開(kāi)關(guān)中的第一開(kāi)關(guān)進(jìn)行選擇控制導(dǎo)通和關(guān)斷以控制所述N個(gè)觸發(fā)器中的全部或部分開(kāi)始工作。
2.如權(quán)利要求1所述的分頻器電路，其特征在于，所述第一模式為偶數(shù)分頻模式，所述第二模式為奇數(shù)分頻模式。
3.如權(quán)利要求2所述的分頻器電路，其特征在于，所述控制器包括: 反相器，所述反相器的輸入端分別與所述N組開(kāi)關(guān)中的第二開(kāi)關(guān)的另一端相連； 第三開(kāi)關(guān)，所述第三開(kāi)關(guān)的一端與所述反相器的輸出端相連，所述第三開(kāi)關(guān)的另一端與所述第一個(gè)觸發(fā)器的輸入端相連，通過(guò)所述第三開(kāi)關(guān)選擇進(jìn)入所述偶數(shù)分頻模式。
4.如權(quán)利要求3所述的分頻器電路，其特征在于，所述控制器還包括: 與非門(mén)，所述與非門(mén)的第一輸入端分別與所述N組開(kāi)關(guān)中偶數(shù)組開(kāi)關(guān)的第一開(kāi)關(guān)的另一端相連，所述與非門(mén)的第二輸入端分別與所述N組開(kāi)關(guān)中奇數(shù)組開(kāi)關(guān)的第一開(kāi)關(guān)的另一端相連； 第四開(kāi)關(guān)，所述第四開(kāi)關(guān)的一端與所述與非門(mén)的輸出端相連，所述第四開(kāi)關(guān)的另一端與所述第一個(gè)觸發(fā)器的輸入端相連，通過(guò)所述第四開(kāi)關(guān)選擇進(jìn)入所述奇數(shù)分頻模式。
5.如權(quán)利要求1所述的分頻器電路，其特征在于，還包括: 時(shí)鐘信號(hào)單元，所述時(shí)鐘信號(hào)單元分別與所述每個(gè)觸發(fā)器的時(shí)鐘信號(hào)輸入端相連，用于向所述每個(gè)觸發(fā)器輸入時(shí)鐘脈沖控制信號(hào)。
6.如權(quán)利要求1-5任一項(xiàng)所述的分頻器電路，其特征在于，所述觸發(fā)器為D觸發(fā)器。
【文檔編號(hào)】H03K21/10GK103633995SQ201210305614
【公開(kāi)日】2014年3月12日 申請(qǐng)日期:2012年8月24日 優(yōu)先權(quán)日:2012年8月24日
【發(fā)明者】劉輝, 傅璟軍, 胡文閣 申請(qǐng)人:比亞迪股份有限公司