專利名稱：一種dds直接形成式的超寬帶調(diào)頻信號產(chǎn)生電路及方法
技術(shù)領(lǐng)域：
本發(fā)明屬于雷達寬帶頻率綜合技術(shù)領(lǐng)域，具體涉及一種基于寬帶DDS與模擬頻率合成技術(shù)相結(jié)合的超寬帶調(diào)頻信號產(chǎn)生方法。
背景技術(shù)：
隨著現(xiàn)代電子對抗技術(shù)的發(fā)展，我們所需應(yīng)對的目標(biāo)電磁環(huán)境日益復(fù)雜，雷達必須進一步提高多目標(biāo)探測、抗干擾、高分辨率、多環(huán)境自適應(yīng)及目標(biāo)識別的能力。提高這些性能的關(guān)鍵技術(shù)之一就是使用大時寬帶寬積的脈沖調(diào)頻信號，它是實現(xiàn)對多目標(biāo)的高分辨率測量，完成目標(biāo)分類識別的重要條件。這種超寬帶信號的產(chǎn)生可采用直接倍頻、上變頻、DDS與倍頻相結(jié)合、DDS與PLL相結(jié)合等技術(shù)。但直接倍頻和上變頻方法的雜散抑制不理想，系統(tǒng)較復(fù)雜且調(diào)試困難。目前一般采用直接數(shù)字頻率合成(DDS)技術(shù)產(chǎn)生窄帶線性調(diào)頻信號，再通過直接倍頻技術(shù)或鎖相跟蹤倍頻技術(shù)進行帶寬擴展實現(xiàn)超寬帶調(diào)頻信號，但是倍頻器和濾波器存在較大的幅相失真，直接影響了輸出信號的質(zhì)量。鎖相環(huán)電路(PLL)存在頻率變換時間較長的問題，無法產(chǎn)生高分辨率、高線性度的超寬帶調(diào)頻信號。這些問題都將大大限制雷達對多目標(biāo)的高分辨率測量能力。中國發(fā)明專利《提高直接數(shù)字式頻率合成器頻譜純度的頻率合成系統(tǒng)》(申請?zhí)?00910264176. 7)所公開的是一種提高直接數(shù)字式頻率合成器頻譜純度的頻率合成系統(tǒng)。該專利在頻譜覆蓋范圍上有所不足，存在輸出信號頻率不夠高確點。

發(fā)明內(nèi)容
針對背景技術(shù)的不足，本發(fā)明提供了一種DDS直接形成式的超寬帶調(diào)頻信號產(chǎn)生電路及方法。該方法通過寬帶DDS芯片直接產(chǎn)生寬帶線性調(diào)頻、非線性調(diào)頻或特殊的相位編碼信號，并可由上位機在線配置波形信號參數(shù)。利用模擬鎖相環(huán)及頻率合成技術(shù)產(chǎn)生射頻微波段基準(zhǔn)參考信號，再通過頻譜搬移將二者結(jié)合，從而產(chǎn)生低雜散、低相噪、高分辨率的超寬帶調(diào)頻信號，實現(xiàn)了具有高分辨率、低相噪的微波直接頻率合成器，并且結(jié)構(gòu)簡單易于集成。本發(fā)明的技術(shù)方案是DDS直接形成式的超寬帶調(diào)頻信號產(chǎn)生方法，其特征包括如下步驟
步驟一外部時鐘輸入；
步驟二 系統(tǒng)時鐘產(chǎn)生；
步驟三超寬帶波形產(chǎn)生；
步驟四波形參數(shù)控制；
步驟五混頻濾波。其有益效果是產(chǎn)生低雜散、低相噪、高分辨率的超寬帶調(diào)頻信號，實現(xiàn)了具有高分辨率、低相噪的微波直接頻率合成器。如上所述的超寬帶調(diào)頻信號產(chǎn)生方法，其特征在于所述步驟二中系統(tǒng)時鐘產(chǎn)生的具體方法為由鎖相源和電路匹配及功率放大模塊組成利用外部輸入時鐘來生成寬帶波形產(chǎn)生部分工作系統(tǒng)時鐘。如上所述的超寬帶調(diào)頻信號產(chǎn)生方法，其特征在于所述步驟三中超寬帶波形產(chǎn)生的具體方法為根據(jù)參數(shù)控制部分的控制，利用超寬帶DDS芯片產(chǎn)生所需波形。其有益效果是通過該步驟，可以實現(xiàn)在系統(tǒng)時鐘下時可以產(chǎn)生最高頻率為系統(tǒng)時鐘頻率二分之一的波形信號。如上所述的超寬帶調(diào)頻信號產(chǎn)生方法，其特征在于所述步驟四中波形參數(shù)控制的具體方法為通過ARM控制器與外部通信，利用實時調(diào)節(jié)波形參數(shù)的FPGA芯片解析上位機的命令，調(diào)用相應(yīng)的波形庫給波形產(chǎn)生模塊輸出波形參數(shù)控制命令。其有益效果是使其能夠產(chǎn)生符合特定要求的波形。如上所述的超寬帶調(diào)頻信號產(chǎn)生方法，其特征在于所述步驟五中混頻濾波的具體方法為利用混頻器將上述所產(chǎn)生的超寬帶波形與載頻混頻。其有益效果是該 部分由混頻器實現(xiàn)，其目的是通過混頻的方式將寬帶線性調(diào)頻信號搬移到微波頻段，由于DDS的輸出頻率較低，為了使最終產(chǎn)生的寬帶線性調(diào)頻信號具有更高的微波工作頻段，需要通過混頻的方式將寬帶線性調(diào)頻信號搬移到微波頻段，產(chǎn)生起始頻率為
/ ，調(diào)頻斜率為K，脈寬為T、脈沖重復(fù)周期為T的超寬帶脈沖調(diào)制線性調(diào)頻信號。一種DDS直接形成式的超寬帶調(diào)頻信號產(chǎn)生電路，包括時鐘輸入電路、鎖相源電路、超寬帶DDS、波形參數(shù)控制電路、放大濾波和混頻濾波電路，時鐘輸入電路的輸入端與外部時鐘相連，時鐘輸入電路的輸出端一路與鎖相源的參考時鐘端相連，另一路與波形參數(shù)控制電路的時鐘入端相連；鎖相源的系統(tǒng)時鐘輸出端與超寬帶DDS的系統(tǒng)時鐘輸入端相連；波形參數(shù)控制電路的控制信號輸出端與超寬帶DDS的控制信號輸入端相連；超寬帶DDS的波形輸出端與放大濾波的輸入端相連，放大濾波的輸出端與混頻的波形信號輸入端相連。其有益效果是產(chǎn)生低雜散、低相噪、高分辨率的超寬帶調(diào)頻信號，實現(xiàn)了具有高分辨率、低相噪的微波直接頻率合成器。如上所述的超寬帶調(diào)頻信號產(chǎn)生電路，其特征在于所述的鎖相源由1/4分頻器、鑒相器PE3336、環(huán)路濾波器、壓控振蕩器VCO和放大功分部分組成；其中1/4分頻器的輸入端與外部時鐘輸入電路相連，1/4分頻器的輸出端與鑒相器PE3336的一路參考信號輸入端相連，鑒相器PE3336的另一路參考信號輸入端與放大功分的反饋信號輸出端相連，鑒相器PE3336的輸出端與環(huán)路濾波器的輸入端口相連；環(huán)路濾波器采用有源比例積分濾波器，輸出端與壓控振蕩器的控制電壓輸入端相連；壓控振蕩器的信號輸出端與放大功分部分的輸入端相連；放大功分電路的其中一路輸出與超寬帶DDS的時鐘輸入端相連。如上所述的超寬帶調(diào)頻信號產(chǎn)生電路，其特征在于超寬帶DDS由單端轉(zhuǎn)差分芯片、DDS芯片DS855、差分轉(zhuǎn)單端芯片構(gòu)成，其中單端轉(zhuǎn)差分芯片的輸入端與鎖相環(huán)的系統(tǒng)時鐘輸出端相連，輸出端與DDS芯片DS855的系統(tǒng)時鐘輸入端相連；DDS芯片DS855的控制信號輸入端與波形參數(shù)控制模塊的控制信號輸入端相連，DDS芯片DS855產(chǎn)生的寬帶調(diào)頻波形輸出端與差分轉(zhuǎn)單端芯片輸入端相連；差分轉(zhuǎn)單端芯片輸出端與放大濾波的輸入端相連。


圖I :系統(tǒng)工作流程圖 圖2 :系統(tǒng)結(jié)構(gòu)框圖
圖3:鎖相源組成框圖。
具體實施例方式一種DDS直接形成式的超寬帶調(diào)頻信號產(chǎn)生電路及方法，其特征在于如圖二所示為本系統(tǒng)的結(jié)構(gòu)組成框圖，系統(tǒng)主要由時鐘輸入、鎖相源、超寬帶DDS、波形參數(shù)控制、放大濾波和混頻濾波部分組成。時鐘輸入的輸入端與外部時鐘相連，輸出端一路與鎖相源的參考時鐘端相連，一路與波形參數(shù)控制電路的時鐘入端相連。鎖相源的系統(tǒng)時鐘輸出端與超寬帶DDS的系統(tǒng)時鐘輸入端相連。波形參數(shù)控制電路的控制信號輸出端與超寬帶DDS的 控制信號輸入端相連。超寬帶DDS的波形輸出端與放大濾波電路的輸入端相連，放大濾波電路的輸入端與混頻模塊的波形信號輸入端相連，混頻濾波的輸出端與輸出接口相連。通過以上所述主要部件就能夠?qū)崿F(xiàn)根據(jù)波形碼產(chǎn)生重復(fù)周期為T，載頻為Z
，脈沖寬度T分別為IOOiI S、或300 i! S、或600 i! S，帶寬B分別為300MHz、或30MHz或IOMHz的線性調(diào)頻信號的目的。并且同過CAN接口，上位機可在線實時更改波形庫中重復(fù)周期T、脈沖寬度T及帶寬B的參數(shù)值。系統(tǒng)的外部時鐘選擇依據(jù)所需輸出波形信號的頻率及鎖相源中鑒相器的特性確定，本實施例中的外部時鐘200MHz。外部時鐘首先經(jīng)過功分后分為兩路，一路經(jīng)阻抗匹配和功率放大之后輸出給鎖相源，阻抗匹配和功率放大的目的是保證輸入鎖相源的時鐘信號具有足夠的功率。另一路經(jīng)過時鐘處理之后輸出給用于波形控制的FPGA作為其工作時鐘，時鐘處理可以將外部時鐘轉(zhuǎn)換為器件能夠正確處理的電平格式。鎖相源的結(jié)構(gòu)如圖三所示，用于產(chǎn)生高穩(wěn)定的高頻系統(tǒng)時鐘作為DDS波形
產(chǎn)生部分的工作時鐘。其中的VCO即為壓控振蕩器。其特征為結(jié)構(gòu)由1/4分頻器、鑒相器PE3336、環(huán)路濾波器、壓控振蕩器及放大功分部分組成。其中1/4分頻器的輸入端作為鎖相環(huán)模塊的參考信號輸入端與外部時鐘輸入模塊的一路輸出相連，輸出端與鑒相器的一路參考信號輸入端相連。鑒相器的另一路參考信號輸入端與放大功放模塊的反饋信號輸出端相連，輸出端與環(huán)路濾波器的輸入端口相連。環(huán)路濾波器采用有源比例積分濾波器，輸出端與壓控振蕩器的控制電壓輸入端相連。壓控振蕩器的信號輸出端與放大功分部分的輸入端相連。放大功分部分將輸入信號放大之后分為兩路，一路作為反饋信號與鑒相器相連，一路作為鎖相環(huán)模塊的輸出的系統(tǒng)時鐘與超寬帶波形產(chǎn)生DDS的時鐘輸入端相連。200MHz時鐘
首先由1/4分頻器分頻為50MHz參考時鐘信號，該參考時鐘/I進入鎖相環(huán)芯片中的鑒相器
%/ i
中參與鑒相，鑒相器的另一路鑒相信號為壓控振蕩器VCO輸出的反饋信號/;在鎖相環(huán)芯
片內(nèi)部分頻特定倍數(shù)所得的時鐘。鑒相器輸出一個誤差控制電壓經(jīng)過環(huán)路濾波器后濾掉高頻信號，進入VCO調(diào)節(jié)VCO的輸出頻率，在本系統(tǒng)中使用有源比例積分濾波器作為環(huán)路濾波器。VCO的輸出信號經(jīng)過功放放大后進入功分器，此處使用功放即可以保證進入到功分器的信號具有足夠的功率，又可以起到前后級隔離的作用。放大濾波將信號分成兩路，一路作為DDS的系統(tǒng)時鐘，另一路信號反饋到鎖鑒相器構(gòu)成鎖相源內(nèi)部的反饋回路。超寬帶DDS部分用于產(chǎn)生滿足特定要求的波形信號，其特征為結(jié)構(gòu)包括單端轉(zhuǎn)差分電路、直接數(shù)字頻率合成芯片DS855、差分轉(zhuǎn)單端電路，其中的輸入端與鎖相環(huán)模塊的系統(tǒng)時鐘輸出端相連，輸出端與DS855的系統(tǒng)時鐘輸入端相連。DS855的控制信號輸入端與波形參數(shù)控制模塊的控制信號輸入端相連，生成的寬帶調(diào)頻波形輸出端與輸入端相連。輸
出端與濾波電路的輸入端相連。其工作時鐘為上述鎖相源產(chǎn)生的2. 5GHz系統(tǒng)時鐘，
工作時由波形控制FPGA根據(jù)存儲的波形庫數(shù)據(jù)產(chǎn)生相應(yīng)的波形控制字發(fā)送到波形產(chǎn)生部分的DDS芯片，通過波形控制部分的實時控制來調(diào)節(jié)DDS波形產(chǎn)生部分的輸出信號參數(shù)，從
而生成中心頻率/^、調(diào)頻斜率K、脈沖寬度T滿足要求的超寬帶脈沖調(diào)制線性調(diào)頻信號。
在本系統(tǒng)所選用的DDS芯片支持高達3. 2G的系統(tǒng)時鐘，能夠輸出0—1. 6GHz頻率捷變正弦 波信號，并且擁有32bit頻率控制字FTW接口，具有跳頻速度快，頻率分辨率高的優(yōu)點，能夠很好的滿足設(shè)計要求。波形參數(shù)控制部分用于實時控制DDS部分產(chǎn)生波形的參數(shù)，由用于與上位機通訊的ARM和產(chǎn)生波形控制字的FPGA構(gòu)成，F(xiàn)PGA部分在工作時，首先接收ARM部分發(fā)出的波形控制命令，由命令查找預(yù)先存儲好的波形庫，解析出該命令所需產(chǎn)生波形的脈寬、帶寬、重復(fù)周期特定參數(shù)，根據(jù)這些參數(shù)計算時序關(guān)系數(shù)據(jù)及調(diào)頻信號的起始頻率、步進頻率、截止頻率，最后產(chǎn)生特定時序關(guān)系的頻率控制字和時序控制信號，例如本設(shè)計中產(chǎn)生脈寬T為
IOOii S，重復(fù)周期2ms，帶寬300 MHz的調(diào)頻信號，并已知中心頻率固定為750MHz，即通
過波形及時序控制模塊計算最后產(chǎn)生以系統(tǒng)同步信號為基準(zhǔn)具有特定時序的控制信號頻率控制字，對應(yīng)起始頻率點為600 MHz，頻率步進為7. 5kHz，整個100 y s脈寬內(nèi)連續(xù)輸出該步進變化的40000個頻率點，從而產(chǎn)生100 u s脈寬頻率為60(T900MHz的線性調(diào)頻信號。而ARM部分通過CAN接口完成波形產(chǎn)生模塊與上位機之間的通信功能，對DDS的輸出信號進行在線控制。工作時通過上位機的CAN調(diào)試軟件發(fā)出CAN命令至波形及時序控制模塊，波形碼命令控制其產(chǎn)生波形庫中與該波形碼對應(yīng)的脈沖寬度T分別為IOOii S、或300 ii S、或600 u S，帶寬B分別為300MHz、或30MHz或IOMHz的線性調(diào)頻信號。波形庫重構(gòu)命令可在線修改預(yù)置波形庫中的脈沖寬度、帶寬、中心頻率的參數(shù)值，實現(xiàn)波形庫的在線重構(gòu)，以適應(yīng)于多種不同的使用環(huán)境。放大濾波部分采用高通濾波器與低通濾波器組合的方式，用于濾除信號中的雜散頻率和鎖相源產(chǎn)生的諧波頻率，提高信號質(zhì)量?；祛l濾波部分，將線性調(diào)頻信號上變頻至微波頻段，即中心頻率由f搬移至,
然后經(jīng)過與信號波形形式匹配的濾波器抑制寄生頻率，最后輸出設(shè)計要求的微波段寬帶線性調(diào)頻信號。該技術(shù)采用寬帶DDS與模擬頻率合成技術(shù)相結(jié)合的方法產(chǎn)生超寬帶調(diào)頻信號。利用寬帶DDS實時控制技術(shù)實現(xiàn)波形產(chǎn)生方式克服了傳統(tǒng)的窄帶DDS+PLL或窄帶DDS+倍頻的擴頻技術(shù)中存在的跳頻時間長、頻率分辨率低、相位分辨率低等指標(biāo)缺陷，同時與模擬頻率合成技術(shù)相結(jié)合，又克服了 DDS技術(shù)中輸出信號頻率不夠高的弱點，使輸出的調(diào)頻信號可以覆蓋L、S、C、X和K波段。使具有高分辨率、高相位噪聲指標(biāo)的微波頻段超寬帶直接頻率合成器成為可能，并且結(jié)構(gòu)簡單易于集成。本發(fā)明專利主要應(yīng)用于高分辨率數(shù)字陣列雷達中，是目標(biāo)識別的關(guān)鍵技術(shù)之一，具有很高的工程實用 價值。本實施例中的外部時鐘為200MHz時，可以對本實施例的電路做一定的改進，實現(xiàn)外部時鐘變化，進而實現(xiàn)對本發(fā)明所要達到的目的。
權(quán)利要求
1.DDS直接形成式的超寬帶調(diào)頻信號產(chǎn)生方法，其特征包括如下步驟 步驟一外部時鐘輸入； 步驟二 系統(tǒng)時鐘產(chǎn)生； 步驟三超寬帶波形產(chǎn)生； 步驟四波形參數(shù)控制； 步驟五混頻濾波。
2.如權(quán)利要求I所述的超寬帶調(diào)頻信號產(chǎn)生方法，其特征在于所述步驟二中系統(tǒng)時鐘產(chǎn)生的具體方法為由鎖相源和電路匹配及功率放大模塊組成利用外部輸入時鐘來生成寬帶波形產(chǎn)生部分工作系統(tǒng)時鐘。
3.如權(quán)利要求I所述的超寬帶調(diào)頻信號產(chǎn)生方法，其特征在于所述步驟三中超寬帶波形產(chǎn)生的具體方法為根據(jù)參數(shù)控制部分的控制，利用超寬帶DDS芯片產(chǎn)生所需波形。
4.如權(quán)利要求I所述的超寬帶調(diào)頻信號產(chǎn)生方法，其特征在于所述步驟四中波形參數(shù)控制的具體方法為通過ARM控制器與外部通信，利用實時調(diào)節(jié)波形參數(shù)的FPGA芯片解析上位機的命令，調(diào)用相應(yīng)的波形庫給波形產(chǎn)生模塊輸出波形參數(shù)控制命令。
5.如權(quán)利要求I至4所述的任一超寬帶調(diào)頻信號產(chǎn)生方法，其特征在于所述步驟五中混頻濾波的具體方法為利用混頻器將上述所產(chǎn)生的超寬帶波形與載頻混頻。
6.一種DDS直接形成式的超寬帶調(diào)頻信號產(chǎn)生電路，包括時鐘輸入電路、鎖相源電路、超寬帶DDS、波形參數(shù)控制電路、放大濾波和混頻濾波電路，時鐘輸入電路的輸入端與外部時鐘相連，時鐘輸入電路的輸出端一路與鎖相源的參考時鐘端相連，另一路與波形參數(shù)控制電路的時鐘入端相連；鎖相源的系統(tǒng)時鐘輸出端與超寬帶DDS的系統(tǒng)時鐘輸入端相連；波形參數(shù)控制電路的控制信號輸出端與超寬帶DDS的控制信號輸入端相連；超寬帶DDS的波形輸出端與放大濾波的輸入端相連，放大濾波的輸出端與混頻的波形信號輸入端相連。
7.如權(quán)利要求6所述的超寬帶調(diào)頻信號產(chǎn)生電路，其特征在于所述的鎖相源由1/4分頻器、鑒相器PE3336、環(huán)路濾波器、壓控振蕩器VCO和放大功分部分組成；其中1/4分頻器的輸入端與外部時鐘輸入電路相連，1/4分頻器的輸出端與鑒相器PE3336的一路參考信號輸入端相連，鑒相器PE3336的另一路參考信號輸入端與放大功分的反饋信號輸出端相連，鑒相器PE3336的輸出端與環(huán)路濾波器的輸入端口相連；環(huán)路濾波器采用有源比例積分濾波器，輸出端與壓控振蕩器的控制電壓輸入端相連；壓控振蕩器的信號輸出端與放大功分部分的輸入端相連；放大功分電路的其中一路輸出與超寬帶DDS的時鐘輸入端相連。
8.如權(quán)利要求6或7所述的超寬帶調(diào)頻信號產(chǎn)生電路，其特征在于超寬帶DDS由單端轉(zhuǎn)差分芯片、DDS芯片DS855、差分轉(zhuǎn)單端芯片構(gòu)成，其中單端轉(zhuǎn)差分芯片的輸入端與鎖相環(huán)的系統(tǒng)時鐘輸出端相連，輸出端與DDS芯片DS855的系統(tǒng)時鐘輸入端相連；DDS芯片DS855的控制信號輸入端與波形參數(shù)控制模塊的控制信號輸入端相連，DDS芯片DS855產(chǎn)生的寬帶調(diào)頻波形輸出端與差分轉(zhuǎn)單端芯片輸入端相連；差分轉(zhuǎn)單端芯片輸出端與放大濾波的輸入端相連。
全文摘要
本發(fā)明屬于雷達寬帶頻率綜合技術(shù)領(lǐng)域，具體涉及一種基于寬帶DDS與模擬頻率合成技術(shù)相結(jié)合的超寬帶調(diào)頻信號產(chǎn)生方法。本發(fā)明通過寬帶DDS芯片直接產(chǎn)生寬帶線性調(diào)頻、非線性調(diào)頻或特殊的相位編碼信號，并可由上位機在線配置波形信號參數(shù)。利用模擬鎖相環(huán)及頻率合成技術(shù)產(chǎn)生射頻微波段基準(zhǔn)參考信號，再通過頻譜搬移將二者結(jié)合，從而產(chǎn)生低雜散、低相噪、高分辨率的超寬帶調(diào)頻信號，實現(xiàn)了具有高分辨率、低相噪的微波直接頻率合成器，并且結(jié)構(gòu)簡單易于集成。
文檔編號H03L7/18GK102780490SQ201210287058
公開日2012年11月14日 申請日期2012年8月14日 優(yōu)先權(quán)日2012年8月14日
發(fā)明者徐曉, 李建垚, 苑鳳雨, 辛鵬 申請人:武漢濱湖電子有限責(zé)任公司