專利名稱：半導(dǎo)體電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種安裝在電子設(shè)備上的半導(dǎo)體電路，更具體地，涉及一種能夠去除混合在輸入信號(hào)中的噪聲的半導(dǎo)體電路?！?br> 背景技術(shù)：
通常，在電子設(shè)備中，在電源線或信號(hào)線中產(chǎn)生噪聲，并且存在由于噪聲的影響，安裝在電子設(shè)備中的半導(dǎo)體電路出現(xiàn)故障的問(wèn)題。例如，當(dāng)由于噪聲施加到半導(dǎo)體電路的復(fù)位端子導(dǎo)致半導(dǎo)體發(fā)生故障時(shí)，由于內(nèi)部電路可能被初始化，在電子設(shè)備中可能發(fā)生嚴(yán)重問(wèn)題。進(jìn)一步地，當(dāng)噪聲混合在輸入到半導(dǎo)體電路的信號(hào)中時(shí)，由于噪聲可能被判斷為輸入信號(hào)，這可能是干擾電子設(shè)備正常操作和電子設(shè)備故障的主要原因。因此，為了解決這個(gè)問(wèn)題，提出了一種可去除噪聲的半導(dǎo)體電路。然而，在傳統(tǒng)半導(dǎo)體電路中，當(dāng)多個(gè)噪聲不斷疊加在輸入信號(hào)上時(shí)，存在一個(gè)問(wèn)題就是很難精確的去除相應(yīng)的噪聲。相關(guān)在先技術(shù)文獻(xiàn)日本專利公開號(hào)1995-09502
發(fā)明內(nèi)容
完成本發(fā)明是為了解決上述問(wèn)題，因此，本發(fā)明的一個(gè)目的是提供一種能夠更有效地去除混合在高電平輸入信號(hào)中的低電平噪聲和混合在低電平輸入信號(hào)中混合的高電平噪聲的半導(dǎo)體電路。根據(jù)本發(fā)明的一個(gè)方面，為達(dá)到該目的，提供了一種半導(dǎo)體電路，包括延遲單元，用于對(duì)輸入信號(hào)延遲預(yù)定時(shí)間以輸出延遲信號(hào)；電壓調(diào)節(jié)單元，用于根據(jù)輸入信號(hào)的電平對(duì)電壓進(jìn)行充電和放電；以及組合單元，用于根據(jù)使用所述輸入信號(hào)的電平和從延遲單元輸出的信號(hào)的電平產(chǎn)生的信號(hào)，對(duì)電壓調(diào)節(jié)單元的充電和放電操作進(jìn)行控制。在此，延遲單元可包括將輸入信號(hào)的電平反相以輸出反相信號(hào)的多個(gè)反相器。進(jìn)一步地，延遲單元可包括串聯(lián)連接的第一和第二反相器，電壓調(diào)節(jié)單元可連接在第一和第二反相器的連接點(diǎn)與地線之間。第一反相器可包括根據(jù)輸入信號(hào)的電平選擇性地執(zhí)行開關(guān)操作的第一和第二開關(guān)。此時(shí)，第一和第二開關(guān)可分別由PMOS和NMOS組成。此外，第一反相器可包括分別連接至第一和第二開關(guān)的第一和第二電流源。
進(jìn)一步地，電壓調(diào)節(jié)單元可包括根據(jù)第一和第二開關(guān)的開關(guān)操作對(duì)電壓進(jìn)行充電和放電的電容器。此外，當(dāng)輸入信號(hào)從低電平變?yōu)楦唠娖綍r(shí)，第一反相器可斷開第一開關(guān)并閉合第二開關(guān)，電壓調(diào)節(jié)單元可根據(jù)第二開關(guān)的閉合操作對(duì)電壓進(jìn)行放電。此時(shí)，當(dāng)從電壓調(diào)節(jié)單元放電的電壓比預(yù)設(shè)參考電壓低時(shí)，第二反相器可輸出高電平信號(hào)，當(dāng)從電壓調(diào)節(jié)單元放電的電壓不比預(yù)設(shè)參考電壓低時(shí)，輸出低電平信號(hào)。同時(shí)，當(dāng)輸入信號(hào)從高電平變?yōu)榈碗娖綍r(shí)，第一反相器可閉合第一開關(guān)并斷開第二開關(guān)，電壓調(diào)節(jié)單元可根據(jù)第一開關(guān)的關(guān)閉操作對(duì)電壓進(jìn)行充電。在此，當(dāng)電壓調(diào)節(jié)單元中充電的電壓比預(yù)設(shè)參考電壓高時(shí)，第二反相器可輸出低電平信號(hào)，當(dāng)電壓調(diào)節(jié)單元中充電的電壓不比預(yù)設(shè)參考電壓高時(shí)，輸出高電平信號(hào)。
此外，組合單元可包括第一和第二運(yùn)算器，通過(guò)組合輸入信號(hào)和從延遲單元輸出的信號(hào)執(zhí)行邏輯運(yùn)算；第三和第四開關(guān)，根據(jù)由第一和第二運(yùn)算器產(chǎn)生的信號(hào)的電平執(zhí)行開關(guān)操作。此時(shí)，第一和第二運(yùn)算器可分別有或門和與門組成。同時(shí)，延遲單元可包括順序串聯(lián)連接的第一反相器至第六反相器，電壓調(diào)節(jié)單元可連接在第三和第四反相器的連接點(diǎn)與地線之間。第三反相器可包括第一和第二開關(guān)，根據(jù)輸入信號(hào)電平選擇性地執(zhí)行開關(guān)操作；以及第一和第二電流源，分別連接至第一和第二開關(guān)。此外，組合單元可根據(jù)由輸入第二反相器的信號(hào)和從第五反相器輸出的信號(hào)組合產(chǎn)生的信號(hào)，對(duì)電壓調(diào)節(jié)單元的充電和放電操作進(jìn)行控制。進(jìn)一步地，組合單元可包括第一和第二運(yùn)算器，通過(guò)組合輸入第二反相器的信號(hào)和從第五反相器輸出的信號(hào)執(zhí)行邏輯運(yùn)算；第三和第四開關(guān)，根據(jù)第一和第二運(yùn)算器產(chǎn)生的信號(hào)電平執(zhí)行開關(guān)操作。在此，第一和第二運(yùn)算器可分別由與非門和或非門組成。


由結(jié)合附圖對(duì)實(shí)施方式的以下描述，當(dāng)前總發(fā)明構(gòu)思的這些和/或其他方面和優(yōu)勢(shì)將變得明顯并更易理解圖I為根據(jù)本發(fā)明實(shí)施方式的半導(dǎo)體電路的結(jié)構(gòu)圖；圖2為示出半導(dǎo)體電路去除噪聲操作的時(shí)序圖；圖3A為半導(dǎo)體電路的結(jié)構(gòu)圖，其中連接第一和第二電阻器以替代圖I的第一和第二電流源；圖3B為半導(dǎo)體電路的結(jié)構(gòu)圖，圖I的第一開關(guān)從中移除；圖3C為半導(dǎo)體電路的結(jié)構(gòu)圖，圖I的第二開關(guān)從中移除；圖4為根據(jù)本發(fā)明另一實(shí)施方式的半導(dǎo)體電路的結(jié)構(gòu)圖；以及圖5為根據(jù)本發(fā)明又一實(shí)施方式的半導(dǎo)體電路的結(jié)構(gòu)圖。
具體實(shí)施例方式本說(shuō)明書和權(quán)利要求書中使用的術(shù)語(yǔ)或詞不應(yīng)被解釋為限于典型的或字面的意思，而應(yīng)解釋為具有關(guān)于基于規(guī)則的本發(fā)明技術(shù)精神的含義和概念，根據(jù)該規(guī)則發(fā)明人可適當(dāng)?shù)囟x術(shù)語(yǔ)的概念，以最好的方式來(lái)描述他/她自己的發(fā)明。因此，本發(fā)明的實(shí)施方式和附圖中所示的結(jié)構(gòu)更確切地說(shuō)是大多數(shù)示例性實(shí)施方式的實(shí)例，而不代表本發(fā)明的所有技術(shù)精神。因此可以理解的是，當(dāng)提交本申請(qǐng)時(shí)，替換該結(jié)構(gòu)的各種等同物和修改都是可行的。以下將參考附圖詳細(xì)描述本發(fā)明的實(shí)施方式。圖I為根據(jù)本發(fā)明實(shí)施方式的半導(dǎo)體電路的結(jié)構(gòu)圖，圖2為示出半導(dǎo)體電路去除噪聲操作的時(shí)序圖。如圖I和圖2所示，半導(dǎo)體電路100包括延遲單元120、電壓調(diào)節(jié)單元140以及組合單元160。 首先，延遲單元120，為對(duì)輸入到半導(dǎo)體電路100的輸入端子IN的信號(hào)Pl延遲預(yù)定時(shí)間以輸出延遲信號(hào)的裝置，可由多個(gè)(詳細(xì)地，偶數(shù)個(gè))反相器組成，這些反相器對(duì)輸入信號(hào)的電平進(jìn)行反相以輸出反相信號(hào)。此時(shí)，圖I所示的延遲單元120可由串聯(lián)連接的第一和第二反相器122和124組成，第一反相器122可包括根據(jù)輸入信號(hào)Pl的電平選擇性地執(zhí)行開關(guān)操作的第一和第二開關(guān)Ql和Q2，和分別連接至第一和第二開關(guān)Ql和Q2以為第一和第二開關(guān)Ql和Q2供電的第一和第二電流源SI和S2。如果第一反相器122為CMOS反相器,優(yōu)選第一和第二開關(guān)Ql和Q2分別由PMOS和NMOS組成。將詳細(xì)描述第一反相器122的操作。當(dāng)輸入信號(hào)Pl從低電平變?yōu)楦唠娖綍r(shí),第一開關(guān)Ql (PMOS)被斷開(截止)，相反地，第二開關(guān)Q2 (NMOS)被閉合(導(dǎo)通)，使得電流通過(guò)第二開關(guān)Q2和第二電流源S2流向地線。如果輸入信號(hào)Pl從高電平變?yōu)榈碗娖?，第一開關(guān)Ql (PMOS)被閉合(導(dǎo)通)，相反地，第二開關(guān)Q2 (NMOS)被斷開(截止)，使得電流輸出從第一電流源SI流向第一開關(guān)Q1。電壓調(diào)節(jié)單元140，為根據(jù)輸入信號(hào)Pl的電平對(duì)電壓進(jìn)行充電或放電的裝置，可包括位于第一和第二反相器122和124的連接點(diǎn)A與地線之間的電容器Cl。將更加詳細(xì)地描述以上電壓調(diào)節(jié)單元140的操作。電壓調(diào)節(jié)單元140根據(jù)第一反相器122的第一和第二開關(guān)Ql和Q2的開關(guān)操作對(duì)電壓進(jìn)行充電或放電。例如，如圖2中，當(dāng)輸入到輸入端子IN的信號(hào)Pl從低電平變?yōu)楦唠娖綍r(shí)，第一開關(guān)Ql (PMOS)被斷開(截止)，相反地，第二開關(guān)Q2 (NMOS)被閉合(導(dǎo)通)，使得在電容器Cl中充電的電壓通過(guò)第二開關(guān)Q2和第二電流源S2放電。相應(yīng)地，在電容器Cl中充電的電壓以預(yù)定的斜率下降，當(dāng)放電電壓(信號(hào)P2的電壓)比第二反相器124的參考電壓低時(shí)，第二反相器124輸出高電平信號(hào)P3。另一方面，當(dāng)放電電壓(信號(hào)P2的電壓)不比第二反相器124的參考電壓低時(shí)，通過(guò)確定高電平噪聲混合在低電平輸入信號(hào)Pl中，第二反相器124輸出低電平信號(hào)P3。如上,如圖2所不,直到輸入信號(hào)Pl從低電平變?yōu)楦唠娖角逸敵鲚敵鲂盘?hào)P3的時(shí)間成為去除混合在低電平輸入信號(hào)Pl中的高電平噪聲的噪聲濾波時(shí)間to，且脈沖寬度短于噪聲濾波時(shí)間to的高電平信號(hào)tl被識(shí)別為噪聲并被去除。同時(shí)，當(dāng)輸入到輸入端子IN的信號(hào)Pl從高電平變?yōu)榈碗娖綍r(shí)，第一開關(guān)Ql(PMOS)被閉合(導(dǎo)通)，相反地，第二開關(guān)Q2 (NMOS)被斷開(截止)，使得電容器Cl通過(guò)第一電流源SI和第一開關(guān)Ql充電。相應(yīng)地，電容器Cl中充電的電壓以預(yù)定的斜率上升，當(dāng)充電電壓(信號(hào)P2的電壓)比第二反相器124的參考電壓高時(shí)，第二反相器124輸出低電平信號(hào)P3。另一方面，當(dāng)充電電壓(信號(hào)P2的電壓)不比第二反相器124的參考電壓高時(shí)，通過(guò)確定低電平噪聲混合在高電平輸入信號(hào)中，第二反相器124輸出高電平信號(hào)P3。如上，直到輸入信號(hào)Pl從高電平變?yōu)榈碗娖角逸敵鲚敵鲂盘?hào)P3的時(shí)間成為去除高電平輸入信號(hào)中混合的低電平噪聲的噪聲濾波時(shí)間t2 (t2=t0)，脈沖寬度短于噪聲濾波時(shí)間t2的低電平信號(hào)被識(shí)別為噪聲并被去除。組合單元160，為根據(jù)使用輸入到輸入端子IN的信號(hào)Pl的電平和從輸出端子OUT 輸出的信號(hào)P3的電平產(chǎn)生的信號(hào)，對(duì)電壓調(diào)節(jié)單元140的充電和放電操作進(jìn)行控制的裝置，根據(jù)由輸入到輸入端子IN的信號(hào)Pl和從輸出端子OUT輸出的信號(hào)P3組合產(chǎn)生的信號(hào)P4和P5控制電壓調(diào)節(jié)單元140的充電和放電操作，組合單元160可由第一和第二運(yùn)算器Gl和G2，和第三和第四開關(guān)Q3和Q4組成。在此，第一和第二運(yùn)算器Gl和G2可由或門和與門組成，它們分別通過(guò)組合輸入信號(hào)Pl和輸出信號(hào)P3來(lái)進(jìn)行邏輯(或、與)運(yùn)算。第一運(yùn)算器Gl,由或門組成,只有當(dāng)輸入信號(hào)Pl和輸出信號(hào)P3的電平都低時(shí)輸出低電平信號(hào)P4，在其余情況下輸出高電平信號(hào)P4。第二運(yùn)算器G2，由與門組成，只有當(dāng)輸入信號(hào)Pl和輸出信號(hào)P3的電平都高時(shí)輸出高電平信號(hào)P5，在其余情況下輸出低電平信號(hào)P5。第三和第四開關(guān)Q3和Q4，為根據(jù)從第一和第二運(yùn)算器Gl和G2輸出的信號(hào)P4和P5的電平進(jìn)行開關(guān)操作的裝置，可分別由PMOS和NMOS組成。將更加詳細(xì)地描述組合單元160的操作。組合單元160防止在電壓調(diào)節(jié)單元140的電容器Cl沒(méi)有被完全充電或放電的狀態(tài)下由于噪聲對(duì)輸入信號(hào)Pl的疊加施加而導(dǎo)致半導(dǎo)體電路100故障。這樣，當(dāng)在電壓調(diào)節(jié)單元140的電容器Cl沒(méi)有被充分充電或放電的狀態(tài)下，噪聲被不斷施加時(shí)，雖然施加的是脈沖寬度短于噪聲濾波時(shí)間to的噪聲，但是由于在電容器Cl中充電的電壓超過(guò)參考電壓，第二反相器124可能將正常信號(hào)錯(cuò)誤地輸出為噪聲。參考圖I和圖2，將詳細(xì)描述為了半導(dǎo)體電路去除噪聲的操作。當(dāng)高電平噪聲混合在輸入到輸入端子IN的低電平輸入信號(hào)中使得輸入信號(hào)從低電平變?yōu)楦唠娖饺鏟l時(shí)，第一開關(guān)Ql (PMOS)被斷開(截止)，相反地，第二開關(guān)Q2 (NMOS)被閉合(導(dǎo)通)，使得在電容器Cl中充電的電壓通過(guò)第二開關(guān)Q2和第二電流源S2放電。相應(yīng)地，在電容器Cl中充電的電壓以預(yù)定的斜率下降。但是，由于在放電電壓(信號(hào)P2的電壓)達(dá)到第二反相器124的參考電壓之前高電平噪聲信號(hào)從高電平變?yōu)榈碗娖?，第二開關(guān)Q2 (NMOS)被斷開(截止)，相反地，第一開關(guān)Ql (PMOS)被閉合(導(dǎo)通)，使得放電電壓通過(guò)第一開關(guān)Ql和第一電流源SI在電容器Cl中充電，且第二反相器124保持低電平信號(hào)P3。隨后,第一運(yùn)算器Gl對(duì)低電平輸入信號(hào)Pl和低電平輸出信號(hào)P3進(jìn)行或操作以輸出低電平信號(hào)P4,第三開關(guān)Q3根據(jù)從第一運(yùn)算器Gl輸出的低電平信號(hào)P4被閉合(導(dǎo)通)。
同時(shí)，第二運(yùn)算器G2對(duì)高電平噪聲信號(hào)Pl和低電平輸出信號(hào)P3進(jìn)行與操作以輸出低電平信號(hào)P5,并第四開關(guān)Q4根據(jù)從第二運(yùn)算器G2輸出的低電平信號(hào)P5被斷開(截止)。相應(yīng)地，由于放電電壓通過(guò)第三開關(guān)Q3在電壓調(diào)節(jié)單元140的電容器Cl中完全充電至電源電壓，通過(guò)不斷保持噪聲濾波時(shí)間t0，可容易地去除在低電平輸入信號(hào)上疊加的高電平噪聲。同時(shí)，當(dāng)?shù)碗娖皆肼暠话ㄔ谳斎胫凛斎攵俗覫N的高電平輸入信號(hào)中使得輸入信號(hào)從高電平變?yōu)榈碗娖饺鏟l時(shí)，第一開關(guān)Ql (PMOS)被閉合(導(dǎo)通),相反地,第二開關(guān)Q2(NMOS)被斷開(截止)，使得電容器Cl通過(guò)第一電流源SI和第一開關(guān)Ql充電。相應(yīng)地，在電容器Cl中充電的電壓以預(yù)定斜率上升。但是，由于在充電電壓(信號(hào)P2的電壓)達(dá)到第二反相器124的參考電壓之前低電平噪聲信號(hào)從低電平變?yōu)楦唠娖剑谝婚_關(guān)Ql (PMOS)被斷開(截止)，相反地，第二開關(guān)Q2 (NMOS)被閉合(導(dǎo)通)，使得在電容器Cl中充電的電壓通過(guò)第二開關(guān)Q2和第二電流源S2放電，且第二反相器124保持高電平 信號(hào)P3。第一運(yùn)算器Gl對(duì)低電平輸入信號(hào)Pl和高電平輸出信號(hào)P3進(jìn)行或操作以輸出高電平信號(hào)P4，第三開關(guān)Q3根據(jù)從第一運(yùn)算器Gl輸出的高電平信號(hào)P4被斷開(截止)。同時(shí)，第二運(yùn)算器G2對(duì)高電平噪聲信號(hào)Pl和高電平輸出信號(hào)P3進(jìn)行與操作以輸出高電平信號(hào)P5，第四開關(guān)Q4根據(jù)從第二運(yùn)算器G2輸出的高電平信號(hào)P5被閉合(導(dǎo)通)。那么，由于電壓通過(guò)第四開關(guān)Q4從電壓調(diào)節(jié)單元140的電容器Cl完全放電至地電壓，即使低電平噪聲疊加在高電平輸入信號(hào)上，也可通過(guò)不斷保持噪聲濾波時(shí)間t2容易地去除噪聲。圖3A為半導(dǎo)體電路的結(jié)構(gòu)圖，其中，連接第一和第二電阻器以替代圖I的第一和第二電流源，圖3B為半導(dǎo)體電路的結(jié)構(gòu)圖，圖I的第一開關(guān)從中移除，圖3C為半導(dǎo)體電路的結(jié)構(gòu)圖，圖I的第二開關(guān)從中移除。如圖3A中，按照本發(fā)明實(shí)施方式的半導(dǎo)體電路100可使用連接第一和第二電阻器Rl和R2以替代第一和第二電流源SI和S2的方法。進(jìn)一步，如圖3B和圖3C中，可去除第一反相器122的第一和第二開關(guān)Ql和Q2中的一個(gè)。圖4為根據(jù)本發(fā)明另一個(gè)實(shí)施方式的半導(dǎo)體電路的結(jié)構(gòu)圖。如圖4中所示,半導(dǎo)體電路200包括延遲單元220、電壓調(diào)節(jié)單元240以及組合單元 260。首先，延遲單元220可由串聯(lián)連接的第一和第二反相器222和224組成，除去圖I所示的第一和第二電流源SI和S2，第一反相器222可由第一和第二開關(guān)Q21和Q22組成。進(jìn)一步地，除了如圖4所示的第一和第二開關(guān)Q21和Q22串聯(lián)連接的方法，第一反相器222可使用各種方法。由于電壓調(diào)節(jié)單元240和組合單元260的結(jié)構(gòu)已在本發(fā)明的實(shí)施方式中描述，以下將省略對(duì)其的描述。將描述圖4的半導(dǎo)體電路200的操作。當(dāng)輸入到輸入端子IN的信號(hào)P21從低電平變?yōu)楦唠娖綍r(shí)，第一開關(guān)Q21 (PMOS)被斷開(截止)，相反地，第二開關(guān)Q22 (NMOS)被閉合(導(dǎo)通)，使得在電容器C21中充電的電壓被放電。相應(yīng)地，在電容器C21中充電的電壓以預(yù)定斜率下降，當(dāng)放電電壓(信號(hào)P22的電壓)比第二反相器224的參考電壓低時(shí)，第二反相器224輸出高電平信號(hào)P23。隨后，第一運(yùn)算器G21對(duì)高電平輸入信號(hào)P21和高電平輸出信號(hào)P23進(jìn)行或操作以輸出高電平信號(hào)P24,第三開關(guān)Q23根據(jù)從第一運(yùn)算器G21輸出的高電平信號(hào)P24被斷開(截止)。同時(shí)，第二運(yùn)算器G22對(duì)高電平輸入信號(hào)P21和高電平輸出信號(hào)P23進(jìn)行與操作以輸出高電平信號(hào)P25,第四開關(guān)Q24根據(jù)從第二運(yùn) 算器G22輸出的高電平信號(hào)P25被閉合(導(dǎo)通)。相應(yīng)地，由于電容器C21中充電的電壓通過(guò)第四開關(guān)Q24完全放電至地電壓，所以可通過(guò)不斷保持噪聲濾波時(shí)間t2容易地去除在高電平輸入信號(hào)上疊加的低電平噪聲。此時(shí)，噪聲濾波時(shí)間t2可由電容器C21和第一開關(guān)Q21的大小決定，并確定第四開關(guān)Q24的大小以無(wú)延遲地對(duì)電容器進(jìn)行放電，其中第四開關(guān)Q24對(duì)由于噪聲導(dǎo)致的電容器充電電壓進(jìn)行放電，以具有固定的噪聲濾波時(shí)間。同時(shí)，當(dāng)輸入至輸入端子IN的信號(hào)P21從高電平變?yōu)榈碗娖綍r(shí)，第一開關(guān)Ql(PMOS)被閉合(導(dǎo)通)，相反地，第二開關(guān)Q2 (NMOS)被斷開(截止)，使得對(duì)電容器Cl進(jìn)行充電。相應(yīng)地，在電容器C21中充電的電壓以預(yù)定斜率上升，且當(dāng)放電電壓(信號(hào)P22的電壓)比第二反相器224的參考電壓高時(shí)，第二反相器224輸出低電平信號(hào)P23。第一運(yùn)算器G21對(duì)低電平輸入信號(hào)P21和低電平輸出信號(hào)P23進(jìn)行或操作以輸出低電平信號(hào)P24,第三開關(guān)Q23根據(jù)從第一運(yùn)算器G21輸出的低電平信號(hào)P24被閉合(導(dǎo)通)。同時(shí),第二運(yùn)算器G22對(duì)低電平輸入信號(hào)P21和低電平輸出信號(hào)P23進(jìn)行與操作以輸出低電平信號(hào)P25,第四開關(guān)Q24根據(jù)從第二運(yùn)算器G22輸出的低電平信號(hào)P25被斷開(截止)。那么，由于電壓通過(guò)第三開關(guān)Q3在電壓調(diào)節(jié)單元240的電容器C21中完全充電至電源電壓，所以即使高電平噪聲疊加在低電平輸入信號(hào)上，也可以通過(guò)不斷保持噪聲濾波時(shí)間to去除噪聲。此時(shí)，噪聲濾波時(shí)間t0可由電容器C21和第二開關(guān)Q22的大小來(lái)決定，并確定第三開關(guān)Q23的大小以無(wú)延遲地對(duì)電容器進(jìn)行放電，其中第三開關(guān)Q23對(duì)由于噪聲導(dǎo)致的電容器的放電電壓進(jìn)行充電，以具有固定的噪聲濾波時(shí)間。圖5為根據(jù)本發(fā)明的又一個(gè)實(shí)施方式的半導(dǎo)體電路的結(jié)構(gòu)圖。如圖5所示，半導(dǎo)體電路300包括延遲單元320、電壓調(diào)節(jié)單元340以及組合單元360。首先，延遲單元320可由串聯(lián)連接的第一至第六反相器321至326組成，且第三反相器323可包括第一和第二開關(guān)Q31和Q32和第一和第二電流源S31和S32，第一和第二開關(guān)Q31和Q32根據(jù)輸入信號(hào)P31的電平選擇性地進(jìn)行開關(guān)操作，第一和第二電流源S31和S32分別與第一和第二開關(guān)Q31和Q32連接，以為第一和第二開關(guān)Q31和Q32提供電流。進(jìn)一步地，電壓調(diào)節(jié)單元340可包括連接在第三和第四反相器323和324的連接點(diǎn)A與地線之間的電容器C31。組合單元360，為根據(jù)使用輸入到輸入端子IN的信號(hào)電平和從輸出端子OUT輸出的信號(hào)電平而產(chǎn)生的信號(hào)，對(duì)電壓調(diào)節(jié)單元340的充電和放電操作進(jìn)行控制的裝置，更具體地，根據(jù)由從第一反相器321輸出的信號(hào)P31a和從第五反相器325輸出的信號(hào)P33a組合產(chǎn)生的信號(hào)P34和P35，控制電壓調(diào)節(jié)單元340的操作，組合單元360可由第一和第二運(yùn)算器G31和G32和第三和第四開關(guān)Q33和Q34組成。在此，第一和第二運(yùn)算器G31和G32可分別由與非門和或非門組成。第一運(yùn)算器G31，由與非門組成，只有當(dāng)從第一反相器321輸出的信號(hào)P31a和從第五反相器325輸出的信號(hào)P33a的電平都高時(shí)輸出低電平信號(hào)P34,在其余情況下輸出高電平號(hào)P34。第二運(yùn)算器G2，由或非門組成，只有當(dāng)從第一反相器321輸出的信號(hào)P31a和從第五反相器325輸出的信號(hào)P33a的電平都低時(shí)輸出高電平信號(hào)P35,在其余情況下輸出低電 平信號(hào)P35。由于電壓調(diào)節(jié)單元340的結(jié)構(gòu)已在本發(fā)明的一個(gè)實(shí)施方式中描述，以下將省略對(duì)其的描述。將描述圖5的半導(dǎo)體電路300的操作。當(dāng)輸入到輸入端子IN的信號(hào)P31從低電平變?yōu)楦唠娖綍r(shí)，第一反相器321輸出低電平信號(hào)P31a,第二反相器322輸出高電平信號(hào)P31b。相應(yīng)地，第一開關(guān)Q31 (PMOS)被斷開(截止)，相反地，第二開關(guān)Q32 (NMOS)被閉合(導(dǎo)通)，使得在電容器C31中充電的電壓通過(guò)第二開關(guān)Q32和第二電流源S32被放電。相應(yīng)地，在電容器C31中充電的電壓以預(yù)定斜率下降，當(dāng)放電電壓(信號(hào)P32的電壓)比第四反相器324的參考電壓低時(shí)，第四反相器324輸出高電平信號(hào)P33b，第五反相器325輸出低電平信號(hào)P33a。隨后，第一運(yùn)算器G31對(duì)從第一反相器321輸出的低電平輸入信號(hào)P31a和從第五反相器325輸出的低電平輸出信號(hào)P33a進(jìn)行與非操作以輸出高電平信號(hào)P34,第三開關(guān)Q33根據(jù)從第一運(yùn)算器G31輸出的高電平信號(hào)P34被斷開(截止)。同時(shí),第二運(yùn)算器G32對(duì)從第一反相器321輸出的低電平輸入信號(hào)P31a和從第五反相器325輸出的低電平輸出信號(hào)P33a進(jìn)行或非操作以輸出高電平信號(hào)P35,第四開關(guān)Q34根據(jù)從第二運(yùn)算器G32輸出的高電平信號(hào)P35被閉合(導(dǎo)通)。相應(yīng)地，由于在電壓調(diào)節(jié)單元340的電容器C31中充電的電壓通過(guò)第四開關(guān)Q34完全放電至地電壓，可通過(guò)不斷保持噪聲濾波時(shí)間t2容易地去除疊加在高電平輸入信號(hào)P31上的低電平噪聲。同時(shí)，當(dāng)輸入到輸入端子IN的信號(hào)P31從高電平變?yōu)榈碗娖綍r(shí)，第一反相器321輸出高電平信號(hào)P31a，第二反相器322輸出低電平信號(hào)P31b。相應(yīng)地，第一開關(guān)Q31(PM0S)被閉合(導(dǎo)通)，相反地，第二開關(guān)Q32 (NMOS)被斷開(截止)，使得電容器C31被充電。相應(yīng)地，在電容器C31中充電的電壓以預(yù)定斜率上升，且當(dāng)充電電壓(信號(hào)P32的電壓)比第四反相器324的參考電壓高時(shí)，第四反相器324輸出低電平信號(hào)P33b，第五反相器325輸出高電平信號(hào)P33a。第一運(yùn)算器G31對(duì)從第一反相器321輸出的高電平輸入信號(hào)P31a和從第五反相器325輸出的高電平輸出信號(hào)P33a進(jìn)行與非操作以輸出低電平信號(hào)P34，第三開關(guān)Q33根據(jù)從第一運(yùn)算器G31輸出的低電平信號(hào)P34閉合(導(dǎo)通)。同時(shí)，第二運(yùn)算器G32對(duì)從第一反相器321輸出的高電平輸入信號(hào)P31a和從第五反相器325輸出的高電平輸出信號(hào)P33a進(jìn)行或非操作以輸出低電平信號(hào)P35,第四開關(guān)Q34根據(jù)從第二運(yùn)算器G32輸出的低電平信號(hào)P35被斷開(截止)。隨后，由于電壓調(diào)節(jié)單元340的電容器C31中的電壓通過(guò)第三開關(guān)Q33完全充電達(dá)到功率電壓，所以即使高電平噪聲疊加在低電平輸入信號(hào)P31上，也可通過(guò)不斷保持噪聲濾波時(shí)間to去除噪聲。同時(shí)，在本發(fā)明的實(shí)施方式和另一個(gè)實(shí)施方式中，雖然描述了延遲單元由兩個(gè)或六個(gè)反相器組成，但可通過(guò)使用不受限制的各種數(shù)目的反相器來(lái)實(shí)現(xiàn)延遲單元。如上所述，根據(jù)按照本發(fā)明實(shí)施方式的半導(dǎo)體電路，可更有效地去除混合在高電 平輸入信號(hào)中的低電平噪聲和混合在低電平輸入信號(hào)中的高電平噪聲。進(jìn)一步地，即使在噪聲不斷地施加時(shí)，也可半導(dǎo)體電路不發(fā)生故障地容易地去除噪聲。由于可實(shí)現(xiàn)輸入信號(hào)延遲功能以及噪聲去除功能，可減小半導(dǎo)體電路的芯片大小。因此，可有效降低半導(dǎo)體電路的制造成本和其中安裝有半導(dǎo)體電路的電子設(shè)備的制造成本。如上所述，雖然已示出并描述了本發(fā)明的優(yōu)先實(shí)施方式，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，在不背離總的發(fā)明構(gòu)思的原理和精神的情況下，可對(duì)這些實(shí)施方式進(jìn)行替代、修改和變型，其保護(hù)范圍在所附權(quán)利要求及其等同物中限定。
權(quán)利要求
1.一種半導(dǎo)體電路,包括 延遲單元，用于將輸入信號(hào)延遲預(yù)定時(shí)間，以輸出延遲信號(hào)； 電壓調(diào)節(jié)單元，用于根據(jù)所述輸入信號(hào)的電平對(duì)電壓進(jìn)行充電和放電；以及 組合單元，用于根據(jù)使用所述輸入信號(hào)的電平和從所述延遲單元輸出的信號(hào)的電平產(chǎn)生的信號(hào)對(duì)所述電壓調(diào)節(jié)單元的充電和放電操作進(jìn)行控制。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體電路，其中，所述延遲單元包括對(duì)所述輸入信號(hào)的電平進(jìn)行反相以輸出反相信號(hào)的多個(gè)反相器。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體電路，其中，所述延遲單元包括串聯(lián)連接的第一和第二反相器，所述電壓調(diào)節(jié)單元連接在所述第一和第二反相器的連接點(diǎn)與地線之間。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體電路，其中，所述第一反相器包括根據(jù)所述輸入信號(hào)的電平選擇性地進(jìn)行開關(guān)操作的第一和第二開關(guān)。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體電路，其中，所述第一和第二開關(guān)分別由PMOS和NMOS組成。
6.根據(jù)權(quán)利要求4所述的半導(dǎo)體電路，其中，所述第一反相器包括分別連接至所述第一和第二開關(guān)的第一和第二電流源。
7.根據(jù)權(quán)利要求4所述的半導(dǎo)體電路，其中，所述第一反相器包括分別連接至所述第一和第二開關(guān)的第一和第二電阻器。
8.根據(jù)權(quán)利要求4所述的半導(dǎo)體電路，其中，所述電壓調(diào)節(jié)單元由電容器組成，所述電容器根據(jù)所述第一和第二開關(guān)的開關(guān)操作對(duì)電壓進(jìn)行充電和放電。
9.根據(jù)權(quán)利要求5所述的半導(dǎo)體電路，其中，當(dāng)所述輸入信號(hào)從低電平變?yōu)楦唠娖綍r(shí)，所述第一反相器斷開所述第一開關(guān)并閉合所述第二開關(guān)，所述電壓調(diào)節(jié)單元根據(jù)所述第二開關(guān)的閉合操作對(duì)電壓進(jìn)行放電。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體電路，其中，當(dāng)從所述電壓調(diào)節(jié)單元放電的電壓比預(yù)設(shè)參考電壓低時(shí)，所述第二反相器輸出高電平信號(hào)。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體電路，其中，當(dāng)從所述電壓調(diào)節(jié)單元放電的電壓不比預(yù)設(shè)參考電壓低時(shí)，所述第二反相器輸出低電平信號(hào)。
12.根據(jù)權(quán)利要求5所述的半導(dǎo)體電路，其中，當(dāng)所述輸入信號(hào)從高電平變?yōu)榈碗娖綍r(shí)，所述第一反相器閉合所述第一開關(guān)并斷開所述第二開關(guān)。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體電路，其中，當(dāng)所述電壓調(diào)節(jié)單元中充電的電壓比預(yù)設(shè)參考電壓高時(shí)，所述第二反相器輸出低電平信號(hào)。
14.根據(jù)權(quán)利要求12所述的半導(dǎo)體電路，其中，當(dāng)所述電壓調(diào)節(jié)單元充電的電壓不比預(yù)設(shè)參考電壓高時(shí)，所述第二反相器輸出高電平信號(hào)。
15.根據(jù)權(quán)利要求I所述的半導(dǎo)體電路，其中，所述組合單元包括 第一和第二運(yùn)算器，通過(guò)組合所述輸入信號(hào)和從所述延遲單元輸出的信號(hào)執(zhí)行邏輯運(yùn)算；以及 第三和第四開關(guān)，根據(jù)由所述第一和第二運(yùn)算器產(chǎn)生的信號(hào)的電平執(zhí)行開關(guān)操作。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體電路，其中，所述第一和第二運(yùn)算器分別由或門和與門組成。
17.根據(jù)權(quán)利要求2所述的半導(dǎo)體電路，其中，所述延遲單元包括順序串聯(lián)連接的第一反相器至第六反相器，所述電壓調(diào)節(jié)單元連接在第三反相器和第四反相器的連接點(diǎn)與地線之間。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體電路，其中，所述第三反相器包括 第一和第二開關(guān)，根據(jù)所述輸入信號(hào)的電平選擇性地執(zhí)行開關(guān)操作；以及 第一和第二電流源，分別連接至所述第一和第二開關(guān)。
19.根據(jù)權(quán)利要求17所述的半導(dǎo)體電路，其中，所述第三反相器包括 第一和第二開關(guān)，根據(jù)所述輸入信號(hào)的電平選擇性地執(zhí)行開關(guān)操作；以及 第一和第二電阻器，分別連接至所述第一和第二開關(guān)。
20.根據(jù)權(quán)利要求17所述的半導(dǎo)體電路，其中，所述組合單元根據(jù)由輸入所述第二反相器的信號(hào)和從第五反相器輸出的信號(hào)組合產(chǎn)生的信號(hào)對(duì)所述電壓調(diào)節(jié)單兀的充電和放電操作進(jìn)行控制。
21.根據(jù)權(quán)利要求20所述的半導(dǎo)體電路，其中，所述組合單元包括 第一和第二運(yùn)算器，通過(guò)組合輸入所述第二反相器的信號(hào)和從所述第五反相器輸出的信號(hào)執(zhí)行邏輯運(yùn)算；以及 第三和第四開關(guān)，根據(jù)所述第一和第二運(yùn)算器產(chǎn)生的信號(hào)的電平執(zhí)行開關(guān)操作。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體電路，其中，所述第一和第二運(yùn)算器分別由與非門和或非門組成。
全文摘要
本發(fā)明涉及一種半導(dǎo)體電路，包括延遲單元，用于將輸入信號(hào)延遲預(yù)定時(shí)間以輸出延遲信號(hào)；電壓調(diào)節(jié)單元，用于根據(jù)輸入信號(hào)的電平對(duì)電壓進(jìn)行充電和放電；以及組合單元，用于根據(jù)使用輸入信號(hào)的電平和從延遲單元輸出的信號(hào)的電平產(chǎn)生的信號(hào)對(duì)電壓調(diào)節(jié)單元的充電和放電操作進(jìn)行控制，并可有效地去除分別混合在輸入半導(dǎo)體電路的高電平信號(hào)和低電平信號(hào)中的低電平噪聲和高電平噪聲。
文檔編號(hào)H03K19/094GK102916688SQ201210276340
公開日2013年2月6日 申請(qǐng)日期2012年8月3日 優(yōu)先權(quán)日2011年8月4日
發(fā)明者許暢宰 申請(qǐng)人:三星電機(jī)株式會(huì)社