專利名稱：一種可抗噪聲干擾的高側(cè)柵驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及可抗噪聲干擾的高柵驅(qū)動(dòng)技術(shù)領(lǐng)域，特別涉及一種在電機(jī)驅(qū)動(dòng)領(lǐng)域應(yīng)用的半橋驅(qū)動(dòng)芯片中為防止驅(qū)動(dòng)管被誤操作所使用的共模噪聲消除電路設(shè)計(jì)。
背景技術(shù)：
驅(qū)動(dòng)電路在馬達(dá)、自動(dòng)化控制、照明等多個(gè)領(lǐng)域發(fā)揮著非常重要的作用，它能夠使得產(chǎn)品的體積變小、可靠性提高、穩(wěn)定度增強(qiáng)，效率提升。近幾年來(lái)，隨著人們節(jié)能意識(shí)與環(huán)保意識(shí)的增強(qiáng)，出現(xiàn)了多鐘電カ電子器件，使得驅(qū)動(dòng)這些器件的功率集成電路大力發(fā)展，實(shí)現(xiàn)了真正的“弱電”控制“強(qiáng)電”。由于它體積小、成本低、節(jié)能、效率高以及智能化，為機(jī)電一體化開辟了新途徑，被認(rèn)為將會(huì)引起第二次電子革命。由于功率集成電路在電機(jī)驅(qū)動(dòng)、智能開關(guān)電源、汽車電子、平板顯示驅(qū)動(dòng)以及通 訊等方面有著廣泛的用途，國(guó)際、國(guó)內(nèi)在這些領(lǐng)域的市場(chǎng)潛カ都很大，而國(guó)內(nèi)對(duì)功率集成電路的研究還處于起步階段，該類產(chǎn)品的國(guó)內(nèi)市場(chǎng)基本上被國(guó)外產(chǎn)品所占領(lǐng)。因此，研究和設(shè)計(jì)有著廣泛用途的功率集成電路對(duì)于發(fā)展我國(guó)尚屬空白的功率IC技術(shù)，促進(jìn)我國(guó)電子行業(yè)的發(fā)展，實(shí)現(xiàn)我國(guó)功率電子產(chǎn)品的國(guó)產(chǎn)化，對(duì)滿足我國(guó)不斷發(fā)展的高科技的需要具有現(xiàn)實(shí)意義。半橋驅(qū)動(dòng)芯片主要用來(lái)驅(qū)動(dòng)外部半橋拓?fù)浣Y(jié)構(gòu)的功率管，內(nèi)部的驅(qū)動(dòng)電路按照エ作電源電壓的不同分為高壓側(cè)驅(qū)動(dòng)電路與低壓側(cè)驅(qū)動(dòng)電路，隨著半橋拓?fù)浣Y(jié)構(gòu)晶體管的開通關(guān)斷輸出點(diǎn)電壓工作在浮動(dòng)狀態(tài)，因此高壓側(cè)的驅(qū)動(dòng)電路電壓也應(yīng)隨著輸出點(diǎn)電壓的變化工作在浮動(dòng)狀態(tài)，這種功能主要可以通過外部的自舉電路來(lái)實(shí)現(xiàn)。為了減小半橋驅(qū)動(dòng)芯片整體的功耗，同時(shí)增加芯片的可靠性,主要通過產(chǎn)生雙路短脈沖的方式來(lái)產(chǎn)生高壓側(cè)晶體管的驅(qū)動(dòng)信號(hào)，再通過RS觸發(fā)器還原成正常信號(hào)驅(qū)動(dòng)高側(cè)功率管。然而隨著高壓側(cè)電路工作在浮動(dòng)狀態(tài)，由于高壓側(cè)電壓的快速變化，同時(shí)高壓電平位移電路中的開關(guān)管存在寄生電容，因此快速變化的電壓會(huì)形成位移電流，對(duì)寄生電容進(jìn)行充電，該位移電流會(huì)同時(shí)產(chǎn)生于兩路位移電路當(dāng)中，并在電阻Rtl產(chǎn)生壓降被后級(jí)電路誤認(rèn)為是正常工作時(shí)的觸發(fā)信號(hào)，從而影響電路的正常信號(hào)，造成誤觸發(fā)，嚴(yán)重時(shí)會(huì)導(dǎo)致外部功率管直通而燒毀。為解決此種問題，可以采用脈沖濾波電路將該噪聲消除，IR公司的半橋系列產(chǎn)品中都會(huì)采用此種電路。此種最常用的噪聲消除電路主要缺點(diǎn)在干①濾波寬度無(wú)法準(zhǔn)確判斷，如過小則會(huì)導(dǎo)致噪聲無(wú)法濾除，過大則會(huì)導(dǎo)致脈沖產(chǎn)生的脈寬變大，從而增大功耗；②由于它在芯片整體信號(hào)的傳播通路上，所以它會(huì)增加整體電路的延遲；③電阻電容受エ藝波動(dòng)影響較大，會(huì)影響濾波寬度的準(zhǔn)確性。

發(fā)明內(nèi)容
針對(duì)高壓柵驅(qū)動(dòng)芯片的噪聲抑制問題，本發(fā)明提供一種能夠有效避免產(chǎn)生誤觸發(fā)信號(hào)的可抗噪聲干擾的高側(cè)柵驅(qū)動(dòng)電路，本發(fā)明能夠在保證整體電路的可靠抗干擾的同時(shí)，不影響電路的正常工作狀況，同時(shí)提高了系統(tǒng)應(yīng)用的可靠性。
本發(fā)明的技術(shù)方案為一種可抗噪聲干擾的高側(cè)柵驅(qū)動(dòng)電路，包括可抗共模噪聲干擾的高壓電平位移電路，脈沖濾波電路，RS觸發(fā)器，輸出驅(qū)動(dòng)級(jí)電路，其中可抗共模噪聲干擾的高壓電平位移電路的輸入由低壓側(cè)脈沖產(chǎn)生電路提供，其輸出作為脈沖濾波電路的輸入，脈沖濾波電路的輸出信號(hào)經(jīng)過RS觸發(fā)器進(jìn)入輸出驅(qū)動(dòng)級(jí)電路，輸出驅(qū)動(dòng)級(jí)電路輸出驅(qū)動(dòng)信號(hào)控制外部功率管的開關(guān)，其特征在于，所述可抗共模噪聲干擾的高壓電平位移電路由LDMOS管LDM1，LDMOS管LDM2，電容C1,電容C2，PMOS管MUPMOS管M2，電阻RD1，電阻RD2，電阻RD3，電阻RD4，齊納ニ極管D1，齊納ニ極管D2，齊納ニ極管D3，齊納ニ極管D4，齊納ニ極管D5，齊納ニ極管D6,反相器INVl、反相器INV2，與非門NANDl組成，LDMOS管LDMl的柵端接前級(jí)的輸出端，LDMOS管LDMl的漏端接電阻Rd2的下端，同時(shí)接齊納ニ極管D3的陽(yáng)極，LDMOS管LDMl的源端接電源地COM，LDMOS管LDM2的柵端接前級(jí)的輸出端，LDMOS管LDM2的漏端接電阻Rd4的下端，同時(shí)接齊納ニ極管D6的陽(yáng)極，LDMOS管LDM2的源端接電源地C0M，電阻Rd2的上端接電阻Rdi的下端，同時(shí)接齊納ニ極管D1的陽(yáng)極，并且接反相器INVl的輸入端，電阻Rd4的上端接電阻Rd3的下端，同時(shí)接齊納ニ極管D4的陽(yáng)極，并且接反相器INV2的輸入端，電阻Rdi的上端接高側(cè)電源電壓VB，電阻Rd3的上端接高側(cè)電源電壓Vb，齊納ニ極管D3的陽(yáng)極接電容C1的上端，齊納ニ極管D3的陰極接齊納ニ極管D2的陽(yáng)極，齊納ニ極管D2的陰極接齊納ニ極管D1 的陽(yáng)極，齊納ニ極管D1的陰極接高側(cè)電源電壓Vb，齊納ニ極管D6的陽(yáng)極接電容C2的上端，齊納ニ極管D6的陰極接齊納ニ極管D5的陽(yáng)極，齊納ニ極管D5的陰極接齊納ニ極管D4的陽(yáng)極，齊納ニ極管D4的陰極接高側(cè)電源電壓VB，電容C1的下端接電源地C0M，電容C2的下端接電源地C0M，反相器INVl的輸出端和反相器INV2的輸出端接與非門NANDl的輸入端，與非門NANDl的輸出端接PMOS管Ml的柵端，并同時(shí)接PMOS管M2的柵端，PMOS管Ml的源端接電阻Rd2的上端，PMOS管Ml的漏端接電阻Rd2的下端，PMOS管M2的源端接電阻Rd4的上端，PMOS管M2的漏端接電阻Rd4的下端，同時(shí)電阻Rdi和電阻Rd3的阻值小于電阻Rd2和電阻Rd4的阻值，反相器INVl和反相器INV2的翻轉(zhuǎn)電平高于后級(jí)脈沖濾波電路的輸入翻轉(zhuǎn)電平。與現(xiàn)有技術(shù)相比，本發(fā)明具有如下優(yōu)點(diǎn)(I)可以更加可靠的濾除共模噪聲。本發(fā)明中包含的可抗共模噪聲干擾的高壓電平位移電路可以將系統(tǒng)應(yīng)用中產(chǎn)生的共模噪聲成分有效濾除，僅通過其差模成分。(2)不影響電路的正常工作狀況。柵驅(qū)動(dòng)電路正常工作時(shí)電源電壓穩(wěn)定，在保證整體電路的抗噪聲干擾能力的同時(shí)，本發(fā)明并不影響電路的正常工作狀況。(3)芯片整體延遲小。本發(fā)明所述的可抗共模噪聲干擾的高壓電平位移電路可有效濾除共模噪聲，因此可大大減小脈沖濾波的寬度，從而減小了芯片整體的傳輸延吋。(4)芯片的功耗低。本發(fā)明中的可抗共模噪聲干擾的高壓電平位移電路顯著的降低了脈沖的濾波寬度，故可以減小芯片的功耗。


圖I是半橋驅(qū)動(dòng)電路驅(qū)動(dòng)外部功率管的基本拓?fù)浣Y(jié)構(gòu)。圖2是本發(fā)明可抗噪聲干擾的高柵驅(qū)動(dòng)電路模塊的結(jié)構(gòu)框圖。圖3是本發(fā)明中可抗共模噪聲干擾的高壓電平位移電路的具體結(jié)構(gòu)。圖4是脈沖濾波電路的內(nèi)部結(jié)構(gòu)原理圖。
圖5是輸出驅(qū)動(dòng)級(jí)電路的內(nèi)部結(jié)構(gòu)原理圖。圖6是本發(fā)明中沒有噪聲干擾時(shí)候的波形圖。圖7是本發(fā)明中有噪聲干擾時(shí)的波形圖。圖8是普通高側(cè)柵驅(qū)動(dòng)電路的信號(hào)延時(shí)9是本發(fā)明可抗噪聲干擾的高柵驅(qū)動(dòng)電路的信號(hào)延時(shí)圖
具體實(shí)施例方式如圖I和圖2所示，一種可抗噪聲干擾的高側(cè)柵驅(qū)動(dòng)電路，包括可抗共模噪聲干擾的高壓電平位移電路I，脈沖濾波電路2，RS觸發(fā)器3，輸出驅(qū)動(dòng)級(jí)電路4，其中可抗共模噪聲干擾的高壓電平位移電路I的輸入由低壓側(cè)脈沖產(chǎn)生電路提供，其輸出作為脈沖濾波電路2的輸入，脈沖濾波電路2的輸出信號(hào)經(jīng)過RS觸發(fā)器3進(jìn)入輸出驅(qū)動(dòng)級(jí)電路4，輸出驅(qū)動(dòng)級(jí) 電路4輸出驅(qū)動(dòng)信號(hào)控制外部功率管的開關(guān)，所述可抗共模噪聲干擾的高壓電平位移電路
I由 LDMOS 管 LDM1，LDMOS 管 LDM2，電容 C1,電容 C2，PMOS 管 Ml、PMOS 管 M2，電阻 RD1，電阻Rd2,電阻RD3，電阻RD4，齊納ニ極管D1，齊納ニ極管D2，齊納ニ極管D3，齊納ニ極管D4，齊納ニ極管D5,齊納ニ極管D6,反相器INVl、反相器INV2，與非門NANDl組成，LDMOS管LDMl的柵端接前級(jí)的輸出端，LDMOS管LDMl的漏端接電阻Rd2的下端，同時(shí)接齊納ニ極管D3的陽(yáng)極，LDMOS管LDMl的源端接電源地COM，LDMOS管LDM2的柵端接前級(jí)的輸出端，LDMOS管LDM2的漏端接電阻Rd4的下端，同時(shí)接齊納ニ極管D6的陽(yáng)極，LDMOS管LDM2的源端接電源地C0M，電阻Rd2的上端接電阻Rdi的下端，同時(shí)接齊納ニ極管D1的陽(yáng)極，并且接反相器INVl的輸入端，電阻Rd4的上端接電阻Rd3的下端，同時(shí)接齊納ニ極管D4的陽(yáng)極，并且接反相器INV2的輸入端，電阻Rdi的上端接高側(cè)電源電壓VB，電阻Rd3的上端接高側(cè)電源電壓VB，齊納ニ極管D3的陽(yáng)極接電容C1的上端，齊納ニ極管D3的陰極接齊納ニ極管D2的陽(yáng)極，齊納ニ極管D2的陰極接齊納ニ極管D1的陽(yáng)極，齊納ニ極管D1的陰極接高側(cè)電源電壓Vb，齊納ニ極管D6的陽(yáng)極接電容C2的上端，齊納ニ極管D6的陰極接齊納ニ極管D5的陽(yáng)極，齊納ニ極管D5的陰極接齊納ニ極管D4的陽(yáng)極，齊納ニ極管D4的陰極接高側(cè)電源電壓VB，電容C1的下端接電源地COM,電容C2的下端接電源地C0M，反相器INVl的輸出端和反相器INV2的輸出端接與非門NANDl的輸入端，與非門NANDl的輸出端接PMOS管Ml的柵端，并同時(shí)接PMOS管M2的柵端，PMOS管Ml的源端接電阻Rd2的上端，PMOS管Ml的漏端接電阻Rd2的下端，PMOS管M2的源端接電阻Rd4的上端，PMOS管M2的漏端接電阻Rd4的下端，同時(shí)電阻Rdi和電阻Rra的阻值小于電阻Rd2和電阻Rd4的阻值，反相器INVl和反相器INV2的翻轉(zhuǎn)電平高于后級(jí)脈沖濾波電路2的輸入翻轉(zhuǎn)電平。所述的脈沖濾波電路2包括反相器INV3、反相器INV4、反相器INV5、反相器INV6，電容C3、電容C4，施密特觸發(fā)器SMTl、施密特觸發(fā)器SMT2，反相器INV3的輸入端接收可抗共模噪聲干擾的高壓電平位移電路I中LDMOS管LDMl的漏端，反相器INV3的輸出端接施密特觸發(fā)器SMTl的輸入端，反相器INV4的輸入端接收可抗共模噪聲干擾的高壓電平位移電路I中LDMOS管LDM2的漏端，反相器INV4的輸出端接施密特觸發(fā)器SMT2的輸入端，施密特觸發(fā)器SMTl的輸出端接反相器INV5的輸入端，施密特觸發(fā)器SMT2的輸出端接反相器INV6的輸入端，電容C3的上端接反相器INV3的輸出端，電容C3的下端接Vs點(diǎn)電壓，電容C4的上端接反相器INV4的輸出端，電容C4下端接Vs點(diǎn)電壓，反相器INV5的輸出端與RS觸發(fā)器3的S端相連，反相器INV6的輸出端與RS觸發(fā)器3的R端相連。所述的輸出驅(qū)動(dòng)級(jí)電路4包括反相器INV7、反相器INV8、反相器INV9、反相器INV10，反相器INV7的輸入端接RS觸發(fā)器3的輸出端Q，反相器INV8的輸入端接反相器INV7的輸出端，反相器INV9的輸入端接反相器INV8的輸出端，反相器INVlO的輸入端接反相器INV9的輸出端，反相器INVlO的輸出端輸出信號(hào)HO驅(qū)動(dòng)外部高側(cè)功率管。下面參照附圖，對(duì)本發(fā)明的實(shí)施例做出更為詳細(xì)的描述如圖1，Mh、Ml為以半橋拓?fù)浣Y(jié)構(gòu)相連接的兩只功率管，半橋拓?fù)渫饨痈邏耗妇€電壓VH，本發(fā)明中的高側(cè)柵驅(qū)動(dòng)電路模塊主要用來(lái)驅(qū)動(dòng)上功率管Mh，隨著上功率管的開通與關(guān)斷，輸出點(diǎn)VS的電壓從0到VH變化，VS作為高側(cè)柵驅(qū)動(dòng)電路的地，通過外部自舉電容與VB相連，同時(shí)為了保證自舉電容能夠充電，在VCC與VB之間還必須加入自舉ニ極管。高側(cè)柵驅(qū)動(dòng)電路的輸出信號(hào)控制高側(cè)功率管Mh的開通與關(guān)斷。如圖2，本發(fā)明的可抗噪聲干擾的高柵驅(qū)動(dòng)電路模塊，主要包括可抗共模噪聲的高壓電平位移電路，脈沖濾波電路，RS觸發(fā)器，輸出驅(qū)動(dòng)級(jí)電路。為了減小高壓電平位移電路中LDMOS管在高壓下的導(dǎo)通時(shí)間，從而減小功耗及提高電路的可靠性，導(dǎo)通時(shí)間從而降低 功耗，采用雙路窄脈沖的工作方式來(lái)驅(qū)動(dòng)高壓電平位移電路。高壓電平位移電路的作用是將低壓側(cè)的窄脈沖控制信號(hào)轉(zhuǎn)換為高壓側(cè)相對(duì)于VB電壓為低的窄脈沖信號(hào),在電壓上升的過程中，電源VB端將會(huì)產(chǎn)生dV/dt共模噪聲，然后在LDMOS管的漏極形成位移電流，該位移電流流過LDMOS管的漏極電阻，在電阻上產(chǎn)生壓降，可抗共模噪聲的高壓電平位移電路通過阻抗變換的原理，將共模噪聲有效濾除，保證了高側(cè)電路在系統(tǒng)工作中的可靠性。如圖3所示為本發(fā)明中設(shè)計(jì)的可抗共模噪聲的高壓電平位移電路的具體電路結(jié)構(gòu)。當(dāng)信號(hào)正常傳遞吋，PMOS管Ml和PMOS管M2保持關(guān)斷，信號(hào)通過脈沖濾波電路進(jìn)入后級(jí)。當(dāng)VB端電壓快速上升時(shí)，產(chǎn)生了 dV/dt噪聲，由于反相器INVl和反相器INV2的翻轉(zhuǎn)電平很高，且電阻Rdi和電阻Rd3的阻值小于電阻Rd2和電阻Rd4的阻值，當(dāng)它們開始翻轉(zhuǎn)吋，脈沖濾波的輸入級(jí)還未翻轉(zhuǎn)，與非門NANDl接收兩路高電平信號(hào)，輸出為低電平，此低電平控制PMOS管Ml和PMOS管M2開啟，從而電阻Rd2和電阻Rd4不起作用，起到了屏蔽共模噪聲的作用，為了保證共模噪聲更加可靠的濾除，在LDMOS管LDMl和LDMOS管LDM2的漏端和源端之間分別接有電容C1和電容C2,以增大噪聲斜率，保證輸出信號(hào)在到達(dá)脈沖濾波電路輸入翻轉(zhuǎn)電平之前PMOS管Ml和PMOS管M2已經(jīng)完全開啟并將電阻Rd2和電阻Rd4短路。從而共模噪聲被有效濾除，保證了高壓側(cè)電路模塊工作的可靠性。如圖4所示為脈沖濾波電路的具體電路結(jié)構(gòu)。通過RC延時(shí)的原理將輸出信號(hào)的差模噪聲成分濾除，由于主要的共模噪聲成分已經(jīng)被濾除，故脈沖濾波的寬度可以大大的減小，從而減小芯片功耗以及延吋。如圖5所示為傳統(tǒng)的輸出驅(qū)動(dòng)級(jí)電路的具體電路結(jié)構(gòu)。輸出驅(qū)動(dòng)級(jí)電路主要由反相器構(gòu)成，形成反相器鏈，由于輸出拉灌電流較大，同時(shí)為了減小信號(hào)傳輸時(shí)的通道延時(shí)，反相器INV7、反相器INV8、反相器INV9、反相器INVlO需要逐級(jí)增大尺寸，以滿足驅(qū)動(dòng)和延時(shí)的要求。如圖6所示為沒有噪聲干擾時(shí)候的高柵驅(qū)動(dòng)電路的波形圖。當(dāng)VON和VOFF信號(hào)到來(lái)時(shí)，由于此時(shí)與非門NANDl輸出高電平信號(hào)，PMOS管Ml和PMOS管M2不起作用，故VON和VOFF信號(hào)經(jīng)過位移電路，輸出Set和Reset信號(hào)，此兩路信號(hào)經(jīng)過RS觸發(fā)器還原為正常的方波信號(hào)，并進(jìn)入輸出驅(qū)動(dòng)級(jí)電路，輸出信號(hào)驅(qū)動(dòng)外部功率管。
如圖7所示為當(dāng)有共模噪聲信號(hào)時(shí)的高側(cè)柵驅(qū)動(dòng)電路的時(shí)序圖。當(dāng)VB端電壓快速上升時(shí)，產(chǎn)生了 dV/dt噪聲，由于反相器INVl和反相器INV2的翻轉(zhuǎn)電平很高，且電阻Rdi和電阻Rd3的阻值小于電阻Rd2和電阻Rd4的阻值，當(dāng)它們開始翻轉(zhuǎn)吋，脈沖濾波的輸入級(jí)還未翻轉(zhuǎn)，與非門NANDl接收兩路高電平信號(hào)，輸出為低電平，此低電平控制PMOS管Ml和PMOS管M2開啟，從而電阻Rd2和電阻Rd4不起作用，起到了屏蔽共模噪聲的作用，輸出端信號(hào)保持不變，保證了芯片的正常工作，提高了系統(tǒng)應(yīng)用的可靠性。如圖8所示為普通高側(cè)柵驅(qū)動(dòng)電路的信號(hào)延時(shí)圖，前級(jí)的輸出信號(hào)VON和VOFF經(jīng)過高壓電平位移電路，經(jīng)過脈沖濾波電路濾除噪聲后，明顯產(chǎn)生了一段延時(shí)，最后經(jīng)過RS觸發(fā)器還原為方波信號(hào)，輸出驅(qū)動(dòng)外部功率管。如圖9所示為本發(fā)明可抗噪聲干擾的高柵驅(qū)動(dòng)電路的信號(hào)延時(shí)圖，前級(jí)的輸出信號(hào)VON和VOFF經(jīng)過可抗共模噪聲的高壓電平位移電路，經(jīng)過脈沖濾波電路濾除噪聲后，產(chǎn)生一小段延時(shí)，最后經(jīng)過RS觸發(fā)器還原為方波信號(hào)，輸出驅(qū)動(dòng)外部功率管。以上所述，僅是本發(fā)明的較佳實(shí)施例，并非對(duì)本發(fā)明作任何限制，凡是根據(jù)本發(fā)明 技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、變更以及等效結(jié)構(gòu)變換，均仍屬于本發(fā)明技術(shù)方案的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種可抗噪聲干擾的高側(cè)柵驅(qū)動(dòng)電路，包括可抗共模噪聲干擾的高壓電平位移電路(1)，脈沖濾波電路(2)，RS觸發(fā)器(3)，輸出驅(qū)動(dòng)級(jí)電路(4)，其中可抗共模噪聲干擾的高壓電平位移電路(I)的輸入由低壓側(cè)脈沖產(chǎn)生電路提供，其輸出作為脈沖濾波電路(2)的輸入，脈沖濾波電路(2)的輸出信號(hào)經(jīng)過RS觸發(fā)器(3)進(jìn)入輸出驅(qū)動(dòng)級(jí)電路(4)，輸出驅(qū)動(dòng)級(jí)電路(4)輸出驅(qū)動(dòng)信號(hào)控制外部功率管的開關(guān)，其特征在于，所述可抗共模噪聲干擾的高壓電平位移電路(I)由LDMOS管LDMl，LDMOS管LDM2，電容C1,電容C2，PMOS管MUPMOS管M2，電阻RD1，電阻RD2，電阻RD3，電阻Rd4，齊納ニ極管D1，齊納ニ極管D2，齊納ニ極管D3,齊納ニ極管D4，齊納ニ極管D5，齊納ニ極管D6,反相器INVl、反相器INV2，與非門NANDl組成，LDMOS管LDMl的柵端接前級(jí)的輸出端，LDMOS管LDMl的漏端接電阻Rd2的下端，同時(shí)接齊納ニ極管D3的陽(yáng)極，LDMOS管LDMl的源端接電源地COM，LDMOS管LDM2的柵端接前級(jí)的輸出端，LDMOS管LDM2的漏端接電阻Rd4的下端，同時(shí)接齊納ニ極管D6的陽(yáng)極，LDMOS管LDM2的源端接電源地C0M，電阻Rd2的上端接電阻Rdi的下端，同時(shí)接齊納ニ極管D1的陽(yáng)極，并且接反相器INVl的輸入端，電阻Rd4的上端接電阻Rd3的下端，同時(shí)接齊納ニ極管D4的陽(yáng)極，并且接反相器INV2的輸入端，電阻Rdi的上端接高側(cè)電源電壓VB，電阻Rd3的上端接高側(cè)電源電壓Vb，齊納ニ極管D3的陽(yáng)極接電容C1的上端，齊納ニ極管D3的陰極接齊納ニ極管D2的陽(yáng)極，齊納ニ極管D2的陰極接齊納ニ極管D1的陽(yáng)極，齊納ニ極管D1的陰極接高側(cè)電源電壓VB，齊納ニ極管D6的陽(yáng)極接電容C2的上端，齊納ニ極管D6的陰極接齊納ニ極管D5的陽(yáng)極，齊納ニ極管D5的陰極接齊納ニ極管D4的陽(yáng)極，齊納ニ極管D4的陰極接高側(cè)電源電壓VB，電容C1的下端接電源地C0M，電容C2的下端接電源地C0M，反相器INVl的輸出端和反相器INV2的輸出端接與非門NANDl的輸入端，與非門NANDl的輸出端接PMOS管Ml的柵端，并同時(shí)接PMOS管M2的柵端，PMOS管Ml的源端接電阻Rd2的上端，PMOS管Ml的漏端接電阻Rd2的下端，PMOS管M2的源端接電阻Rd4的上端，PMOS管M2的漏端接電阻Rd4的下端，同時(shí)電阻Rdi和電阻Rd3的阻值小于電阻Rd2和電阻Rd4的阻值，反相器INVl和反相器INV2的翻轉(zhuǎn)電平高于后級(jí)脈沖濾波電路(2)的輸入翻轉(zhuǎn)電平。
2.根據(jù)權(quán)利要求I所述的可抗噪聲干擾的高側(cè)柵驅(qū)動(dòng)電路，其特征在于，所述的脈沖濾波電路(2)包括反相器INV3、反相器INV4、反相器INV5、反相器INV6，電容C3、電容C4，施密特觸發(fā)器SMT1、施密特觸發(fā)器SMT2，反相器INV3的輸入端接收可抗共模噪聲干擾的高壓電平位移電路(I)中LDMOS管LDMl的漏端，反相器INV3的輸出端接施密特觸發(fā)器SMTl的輸入端，反相器INV4的輸入端接收可抗共模噪聲干擾的高壓電平位移電路(I)中LDMOS管LDM2的漏端，反相器INV4的輸出端接施密特觸發(fā)器SMT2的輸入端，施密特觸發(fā)器SMTl的輸出端接反相器INV5的輸入端，施密特觸發(fā)器SMT2的輸出端接反相器INV6的輸入端，電容C3的上端接反相器INV3的輸出端，電容C3的下端接Vs點(diǎn)電壓，電容C4的上端接反相器INV4的輸出端，電容C4的下端接Vs點(diǎn)電壓，反相器INV5的輸出端與RS觸發(fā)器(3)的S端相連，反相器INV6的輸出端與RS觸發(fā)器(3)的R端相連。
3.根據(jù)權(quán)利要求I所述的可抗噪聲干擾的高側(cè)柵驅(qū)動(dòng)電路，其特征在于，所述的輸出驅(qū)動(dòng)級(jí)電路(4)包括反相器INV7、反相器INV8、反相器INV9、反相器INVlO，反相器INV7的輸入端接RS觸發(fā)器(3)的輸出端Q，反相器INV8的輸入端接反相器INV7的輸出端，反相器INV9的輸入端接反相器INV8的輸出端，反相器INVlO的輸入端接反相器INV9的輸出端，反相器INVlO的輸出端輸出信號(hào)HO驅(qū)動(dòng)外部高側(cè)功率管。
全文摘要
本發(fā)明提供了一種可抗噪聲干擾的高側(cè)柵驅(qū)動(dòng)電路，主要包括可抗共模噪聲干擾的高壓電平位移電路，脈沖濾波電路，RS觸發(fā)器，輸出驅(qū)動(dòng)級(jí)電路，其中，可抗共模噪聲干擾的高壓電平位移電路將低側(cè)的脈沖產(chǎn)生信號(hào)轉(zhuǎn)換成高側(cè)的高壓脈沖信號(hào)，并消除在應(yīng)用中產(chǎn)生的共模噪聲，脈沖濾波電路濾除剩余的差模噪聲成分，只留下正常工作的脈沖信號(hào)，經(jīng)過RS觸發(fā)器還原為正常信號(hào)并經(jīng)過輸出驅(qū)動(dòng)級(jí)電路后輸出方波信號(hào)，驅(qū)動(dòng)外部的高側(cè)功率管。
文檔編號(hào)H03K19/003GK102769454SQ20121022475
公開日2012年11月7日 申請(qǐng)日期2012年6月30日 優(yōu)先權(quán)日2012年6月30日
發(fā)明者盧云皓, 孫偉鋒, 時(shí)龍興, 祝靖, 錢欽松, 陸生禮 申請(qǐng)人:東南大學(xué)