專利名稱：用于校準(zhǔn)列并行模數(shù)轉(zhuǎn)換器的方法和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的某些實施例涉及處理信號，更具體地，本發(fā)明的某些實施例涉及一種用于校準(zhǔn)列并行模數(shù)轉(zhuǎn)換器(ADC)的方法和系統(tǒng)。
背景技術(shù)：
隨著計算機和處理器的功能變得更強，越來越多的信號處理在數(shù)字域中進行。數(shù)字信號處理可以執(zhí)行復(fù)雜的操作以將輸入數(shù)據(jù)控制得近似真實世界的模擬信號，并且這些操作可以實時地執(zhí)行，或者可以儲存數(shù)字?jǐn)?shù)據(jù)用于未來的處理。由于真實世界的信號以模擬信號存在，因此這些模擬信號需要被轉(zhuǎn)換為等同的數(shù)字信號。模數(shù)轉(zhuǎn)換器(ADC)用在許多應(yīng)用中，諸如，轉(zhuǎn)換工業(yè)應(yīng)用中的模擬控制信號、音樂中的音頻信號、數(shù)碼相機中的照片圖像、以及數(shù)碼攝像機中的視頻圖像。對于大部分電路，存在許多不同類型的ADC，其中針對不同的限制進行權(quán)衡。諸如“快閃” ADC的一些ADC在電路和布圖空間方面相對昂貴，并且因為每個額外的比特需要比較器的數(shù)量加倍而因此分辨率有限，但是這些ADC的轉(zhuǎn)換速度極快。諸如斜坡ADC的其他ADC可能相當(dāng)簡單，但是在轉(zhuǎn)換時間方面慢。并且隨著分辨率的增加，轉(zhuǎn)換時間將增加。因此，特定的應(yīng)用需要考慮各種限制并且確定哪種設(shè)計最佳地服務(wù)于其目的。然而，揀選特定的設(shè)計、以及可能性地對其進行修改以改進其設(shè)計，仍可能存在需要被克服的某些挑戰(zhàn)。對于高分辨率和高速成像，列并行ADC架構(gòu)已成為CMOS圖像傳感器中的最廣泛使用的ADC。實現(xiàn)CMOS圖像傳感器的良好性能的一個關(guān)鍵挑戰(zhàn)是降低噪聲或其他信號偏移，防止影響被轉(zhuǎn)換的數(shù)字?jǐn)?shù)據(jù)。通過將這些系統(tǒng)與如本申請的以下部分中參照附圖闡述的本發(fā)明的一些方面相比較，慣用的和傳統(tǒng)的方法的另外的限制和缺點對于本領(lǐng)域技術(shù)人員將變得明顯。

發(fā)明內(nèi)容
本發(fā)明的某些實施例提供了一種用于校準(zhǔn)列并行模數(shù)轉(zhuǎn)換器(ADC)的方法和系統(tǒng)。該系統(tǒng)的方面可以包括，在校準(zhǔn)階段期間，將計數(shù)器使能為進行計數(shù)，該計數(shù)比與確定的偏移相關(guān)聯(lián)的時鐘周期的數(shù)目小I。將被計數(shù)的時鐘周期的數(shù)目儲存在校準(zhǔn)存儲器中。在轉(zhuǎn)換階段中，將反相的輸出從校準(zhǔn)存儲器加載到計數(shù)器，其中，計數(shù)器被使能為對時鐘周期計數(shù)以確定具有模擬信號幅度的數(shù)字等同值。少I的計數(shù)和反相的輸出有效地給出了需要被計數(shù)的時鐘周期的數(shù)目的2的補碼。本發(fā)明的各種實施例還可以包括，在校準(zhǔn)階段期間，將計數(shù)器使能為對與確定的校準(zhǔn)偏移相關(guān)聯(lián)的時鐘周期的第一數(shù)目計數(shù)，其中，第一數(shù)目比與確定的偏移相關(guān)聯(lián)的時鐘周期的數(shù)目小I。可以將第一數(shù)目儲存在存儲器塊中。在轉(zhuǎn)換階段期間，可以對時鐘周期的第二數(shù)目計數(shù)以確定具有模擬信號幅度的數(shù)字等同值?？梢詫r鐘周期的第二數(shù)目儲存在存儲器塊中。諸如處理器的電路可以從存儲器塊讀取時鐘周期的第一數(shù)目的反相版本，并且可以將其與時鐘周期的第二數(shù)目相加。少I的計數(shù)和反相的輸出有效地給出了需要被計數(shù)的時鐘周期的數(shù)目的2的補碼。本發(fā)明的另一實施例可以提供一種機器可讀存儲裝置，其上儲存有計算機程序，該計算機程序具有可由機器執(zhí)行的至少一個代碼部分，由此使機器如上文所述進行操作，用于對將模擬信號轉(zhuǎn)換為數(shù)字信號的列并行模數(shù)轉(zhuǎn)換器進行校準(zhǔn)。通過下面的描述和附圖，將更全面地理解本發(fā)明的這些和其他優(yōu)點、方面和新型特征，以及本發(fā)明所說明的實施例的細節(jié)。


圖I是根據(jù)本發(fā)明的一個實施例的模數(shù)轉(zhuǎn)換的示例性系統(tǒng)的框圖。圖2是根據(jù)本發(fā)明的一個實施例的列并行模數(shù)轉(zhuǎn)換器的示例性系統(tǒng)的框圖。圖3是根據(jù)本發(fā)明的一個實施例的模數(shù)轉(zhuǎn)換的示例性系統(tǒng)的框圖。圖4是根據(jù)本發(fā)明的一個實施例的模數(shù)轉(zhuǎn)換的示例性系統(tǒng)的框圖。圖5是根據(jù)本發(fā)明的一個實施例的示例性的比較器架構(gòu)的框圖。圖6是示例性的紋波增序計數(shù)器(ripple up counter)的框圖。圖7是根據(jù)本發(fā)明的一個實施例的在圖3中描述的模數(shù)轉(zhuǎn)換系統(tǒng)的示例性時序圖。圖8是根據(jù)本發(fā)明的一個實施例的在圖4中描述的模數(shù)轉(zhuǎn)換系統(tǒng)的示例性時序圖。
具體實施例方式將參照附圖詳細描述本發(fā)明的實施例，使得本領(lǐng)域技術(shù)人員可以容易地實施本發(fā)明的范圍。本發(fā)明的特定實施例可以涉及一種用于校準(zhǔn)列并行模數(shù)轉(zhuǎn)換器(ADC)的方法和系統(tǒng)圖I是用于模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換的示例性系統(tǒng)的框圖。參照圖1，示出了用于處理輸入數(shù)據(jù)的電路的一部分，其包括ADC 110、處理器120和控制邏輯130。ADC 110將輸入模擬信號(諸如來自視頻圖像傳感器(圖I中未示出)的像素信號)轉(zhuǎn)換為等同的數(shù)字信號。ADC 110輸出的數(shù)字信號可以由處理器120進一步處理。處理器120可以例如將來自ADC 110的數(shù)字信號壓縮為諸如MPEG1、MPEG2或MPEG4的標(biāo)準(zhǔn)格式。處理器120還可以包括存儲器塊122，其中可以儲存碼。該碼可以由處理器120執(zhí)行以實現(xiàn)各種功能。存儲器塊122也可以用于儲存來自ADC 110的數(shù)字信號，和/或通過對來自ADC 110的數(shù)字信號進行處理而得到的數(shù)字信號。控制邏輯130可以包括輸出用于諸如ADC 110的多種模塊的命令、信號以及時鐘的電路。例如，控制邏輯130可以生成用于在ADC 110中計數(shù)的時鐘信號，其中時鐘信號并非連續(xù)運行。運行的時鐘包括脈沖，而不運行的時鐘處于低狀態(tài)或高狀態(tài)之一?？刂七壿?30還可以輸出使能信號，所述使能信號將ADC 110中的計數(shù)器使能為在特定的時間部分計數(shù)。 圖2是根據(jù)本發(fā)明的一個實施例的示例性列并行模數(shù)轉(zhuǎn)換器配置的框圖。參照圖2，示出了像素陣列200和ADC陣列210。像素陣列200可以包括像素元件201和開關(guān)元件202。像素元件201可以包括輸出例如與像素元件201所檢測到的光量成比例的電壓的適當(dāng)電路。像素元件201可以對特定波長的入射光敏感。ADC陣列210可以包括例如ADC元件211的陣列，其中每個ADC元件211可以對應(yīng)于像素元件201的列。ADC元件211的輸出可以儲存在存儲器塊212中。在操作中，來自例如控制邏輯130的適當(dāng)?shù)目刂菩盘柨梢詫㈤_關(guān)元件202使能為適當(dāng)?shù)財嚅_和接通，使得來自特定的像素元件201的輸出電壓被傳送到ADC陣列210。因此，對于每 個列Column_l至Column_m,可以僅接通所有行Row_l至Row_n中的一個特定的開關(guān)元件202，使得來自相應(yīng)的像素元件201的輸出電壓被傳送到ADC陣列210。來自列Column_l至Column_m中的像素元件201中的一個的輸出電壓可以被相應(yīng)的ADC元件211轉(zhuǎn)換為等同的數(shù)字值。然而，由于存在多個ADC元件211，因此可能需要校準(zhǔn)每個ADC 211，使得對于給定的輸入，每個ADC元件211輸出相似的數(shù)字值。校準(zhǔn)可以定期進行，例如，諸如在行掃描時間期間進行一次或者幀期間進行一次。用于校準(zhǔn)的特定周期可以取決于設(shè)計和/或?qū)崿F(xiàn)方案。圖3是根據(jù)本發(fā)明的一個實施例的模數(shù)轉(zhuǎn)換的示例性系統(tǒng)的框圖。參照圖3，示出了 ADC元件300，其可以與ADC元件211相似，包括比較器310、計數(shù)器320、校準(zhǔn)存儲器330和存儲器塊340。比較器310可以具有來自例如像素陣列200的像素信號PXL和來自例如控制邏輯130的斜坡信號作為輸入。比較器310可以對輸入信號進行比較，并且當(dāng)斜坡信號和像素信號彼此基本上相等時斷言輸出。計數(shù)器320可以是增序計數(shù)器(up-counter)，其接收來自例如控制邏輯130的時鐘信號CLK、加載信號LD、使能信號EN和清除信號CLR。圖3中未示出各種命令信號。如果需要，計數(shù)器320可以加載有某個值，并且當(dāng)由使能信號使能時利用時鐘信號的每個上升沿從所述加載的值開始計數(shù)。清除信號CLR可以等同于使計數(shù)器加載有零值。校準(zhǔn)存儲器330可以包括用于儲存校準(zhǔn)值的適當(dāng)電路。校準(zhǔn)存儲器330可以包括例如具有反相輸出和非反相輸出的電路。該校準(zhǔn)值可以通過加載信號LD被加載到計數(shù)器320中。存儲器塊340可以包括用于儲存與輸入像素信號對應(yīng)的數(shù)字值的適當(dāng)電路，其中數(shù)字值是計數(shù)器320的輸出。存儲器塊340可以根據(jù)實現(xiàn)方案而具有各種尺寸。存儲器塊340可以例如足夠大以保持與像素的行對應(yīng)的數(shù)字值。在操作中，可以存在用于ADC元件300的操作的兩個階段。一個階段是校準(zhǔn)階段，并且另一階段是轉(zhuǎn)換階段。在校準(zhǔn)階段期間，比較器310可以經(jīng)由來自例如控制邏輯130的復(fù)位信號RST (未示出)而被復(fù)位，并且像素信號PXL可以被設(shè)定到校準(zhǔn)電壓。校準(zhǔn)電壓可以來自例如像素陣列200，其中可以接通額外的開關(guān)元件202以將校準(zhǔn)電壓輸出到各個ADC元件211。校準(zhǔn)電壓可以例如在比較器310的制造期間被確定。分別經(jīng)由清除信號CLR和使能信號EN使計數(shù)器320清零以及使能為計數(shù)。輸入斜坡信號RMP可以開始斜坡下降并且計數(shù)器320可以開始經(jīng)由運行的時鐘信號CLK進行計數(shù)。當(dāng)斜坡信號RMP是與輸入信號PXL的校準(zhǔn)電壓基本上相同的電壓時，比較器310斷言其輸出信號。來自比較器310的所斷言的輸出信號可用于禁止計數(shù)器320的計數(shù)。來自計數(shù)器320的計數(shù)隨后被保存在校準(zhǔn)存儲器330中。在轉(zhuǎn)換階段期間將輸入信號RXL轉(zhuǎn)換為等同的數(shù)字值時，此儲存的計數(shù)可用于校準(zhǔn)偏移。此外，本發(fā)明的各種實施例可以允許計數(shù)器320在運行的時鐘信號CLK的第一周期之后開始計數(shù)。因此，計數(shù)器320的計數(shù)可以比從斜坡信號RMP開始到斜坡信號RMP成為與輸入信號PXL基本上相同的電壓的時間中的CLK周期的實際數(shù)目小I。在轉(zhuǎn)換階段期間，可以將校準(zhǔn)存儲器330中儲存的計數(shù)的反相值加載到計數(shù)器320中。因此，計數(shù)器320有效地加載由計數(shù)器320在校準(zhǔn)階段期間計數(shù)的校準(zhǔn)偏移的2的補碼(two’ S complement)。因此,在轉(zhuǎn)換階段期間，計數(shù) 器320首先對校準(zhǔn)偏移進行計數(shù)以達到為零的計數(shù)，并且隨后從零開始計數(shù)以將輸入信號PXL轉(zhuǎn)換為自動地考慮了偏移的等同的數(shù)字值。因此，在轉(zhuǎn)換階段期間，可以經(jīng)由來自例如控制邏輯130的復(fù)位信號RST將比較器310復(fù)位，并且可以從像素陣列200接收像素信號PXL。分別經(jīng)由加載信號LD和使能信號EN使計數(shù)器320加載有校準(zhǔn)偏移的2的補碼以及使能為進行計數(shù)。輸入斜坡信號RMP可以開始斜坡下降，并且計數(shù)器320可以開始經(jīng)由運行的時鐘信號CLK進行計數(shù)。當(dāng)斜坡信號RMP是與輸入信號PXL基本上相同的電壓時，比較器310斷言(assert)其輸出信號。來自比較器310的被斷言的輸出信號可用于禁止計數(shù)器320的計數(shù)。來自計數(shù)器320的計數(shù)隨后被保存在存儲器塊340中作為與來自像素陣列200的模擬電壓對應(yīng)的數(shù)字值。圖I的處理器120隨后可以訪問這些數(shù)字值用于進一步的處理。這可以包括，例如將數(shù)字值儲存在存儲器塊122中，用于由處理器120進行本地訪問。圖4是根據(jù)本發(fā)明的一個實施例的模數(shù)轉(zhuǎn)換的示例性系統(tǒng)的框圖。參照圖4，示出了 ADC元件400，其可以與ADC元件211相似，包括比較器410、計數(shù)器420和存儲器塊430。比較器410、計數(shù)器420和存儲器塊430可以與參照圖3描述的相應(yīng)的模塊相似。仍然未示出各種命令信號。在操作中，與參照圖3描述的本發(fā)明的一個實施例的操作相似，可以存在用于ADC元件400的操作的兩個階段。一個階段是校準(zhǔn)階段，而另一階段是轉(zhuǎn)換階段。在校準(zhǔn)階段期間，比較器410可以經(jīng)由來自例如控制邏輯130的復(fù)位信號RST而被復(fù)位，并且像素信號PXL可以被設(shè)定到校準(zhǔn)電壓。校準(zhǔn)電壓可以來自例如像素陣列200，其中可以接通額外的開關(guān)元件202以將校準(zhǔn)電壓輸出到相應(yīng)的ADC元件211。校準(zhǔn)電壓可以例如在比較器410的制造期間被確定。分別經(jīng)由清除信號CLR和使能信號EN使計數(shù)器420清零以及使能為計數(shù)。輸入斜坡信號RMP可以開始斜坡下降并且計數(shù)器420可以開始經(jīng)由運行的時鐘信號CLK進行計數(shù)。當(dāng)斜坡信號RMP是與輸入信號PXL的校準(zhǔn)電壓基本上相同的電壓時，比較器410斷言其輸出信號。來自比較器410的所斷言的輸出信號可用于禁止計數(shù)器420的計數(shù)。來自計數(shù)器420的計數(shù)隨后被保存在存儲器塊430中。與偏移值對應(yīng)的此儲存的計數(shù)可以由例如處理器120讀取。處理器120隨后可以減去從存儲器塊430讀取的每個數(shù)字值的偏移值。此外，本發(fā)明的各種實施例可以允許計數(shù)器320在運行的時鐘信號CLK的第一周期之后開始計數(shù)。因此，計數(shù)器420的校準(zhǔn)計數(shù)可以比從斜坡信號RMP開始到斜坡信號RMP成為與輸入信號PXL基本上相同的電壓的時間中的CLK周期的實際數(shù)目小I。針對ADC陣列210中的每個比較器的校準(zhǔn)計數(shù)隨后可以被儲存在存儲器塊430中。
在本發(fā)明的一些實施例中，存儲器塊430可以被實現(xiàn)為使得可以從存儲器塊430讀取非反相值或反相值。因此，處理器120可以讀取反相值，并且可以將所得到的校準(zhǔn)計數(shù)的2的補碼與在轉(zhuǎn)換階段期間所生成的經(jīng)轉(zhuǎn)換的數(shù)字值相加。這可以減少處理器120的處理開銷，從而其不必為了減去校準(zhǔn)計數(shù)而計算2的補碼。因此，在轉(zhuǎn)換階段期間，比較器410可以經(jīng)由來自例如控制邏輯130的復(fù)位信號 RST而被復(fù)位，并且像素信號PXL可以接收自像素陣列200。分別經(jīng)由清除信號CLR和使能信號EN使計數(shù)器420清零以及使能為計數(shù)。輸入斜坡信號RMP可以開始斜坡下降，并且計數(shù)器420可以開始經(jīng)由運行的時鐘信號CLK進行計數(shù)。當(dāng)斜坡信號RMP是與輸入信號PXL的電壓基本上相同的電壓時，比較器410斷言其輸出信號。來自比較器410的所斷言的輸出信號可用于禁止計數(shù)器420的計數(shù)。來自計數(shù)器420的計數(shù)隨后被保存在存儲器塊430中作為與來自像素陣列200的模擬電壓等同的數(shù)字值。圖I的處理器120隨后可以訪問這些數(shù)字值用于進一步的處理。這可以包括例如將這些數(shù)字值儲存在存儲器塊122中用于由處理器120進行本地訪問。如前文所述，處理器120可以從在轉(zhuǎn)換階段期間生成的數(shù)字值中減去校準(zhǔn)計數(shù)。因此，處理器120可以從來自給定列的每行的每個數(shù)字值中減去相應(yīng)的校準(zhǔn)計數(shù)。通過從ADC陣列210讀取校準(zhǔn)計數(shù)的2的補碼，對于處理器120而言可簡化該減法。由于ADC元件400在轉(zhuǎn)換模擬信號之前不減去校準(zhǔn)偏移，因此計數(shù)器420的動態(tài)范圍可以減少了計數(shù)的關(guān)于校準(zhǔn)偏移的部分。為了補償這一點，計數(shù)器420的容量可以增加例如額外的比特。圖5是根據(jù)本發(fā)明的一個實施例的示例性比較器架構(gòu)的框圖。參照圖5，示出了比較器元件500，其可以與比較器元件211相似，包括比較器510和520，耦合電容器Cl、C2、C3和C4，以及開關(guān)元件SWl、Sff2, SW3和SW4。在操作中，通過來自例如控制邏輯130的命令可以使開關(guān)元件SW1、SW2、SW3和SW4接通以將比較器510和520的輸入復(fù)位到已知狀態(tài)。開關(guān)元件SW1、SW2、SW3和SW4隨后可以斷開并且可以施加輸入信號PXL和RMP。盡管圖5中示出了兩級比較器，但是本發(fā)明不限于此。各種類型的比較器，包括單級或其他的多級比較器，可用于比較兩個輸入信號的電壓電平。圖6是示例性的紋波增序計數(shù)器(ripple up counter)的框圖。參照圖6,示出了簡單的紋波計數(shù)器，其包括D觸發(fā)器610、620和630。輸入時鐘可以驅(qū)動第一 D觸發(fā)器610，并且非反相輸出Q可以是計數(shù)器的最低有效位BitO。D觸發(fā)器610的反相輸出Qn是下一 D觸發(fā)器620的時鐘信號。D觸發(fā)器620的Q輸出是下一最低有效位Bitl。可以將額外的D觸發(fā)器添加到電路以獲得期望的計數(shù)位數(shù)目。盡管描述的是異步計數(shù)器，但是本發(fā)明不限于此。例如，也可以使用同步計數(shù)器。然而，同步計數(shù)器可能需要比異步計數(shù)器更多的電路。再者，未示出計數(shù)器的各種特征。例如，根據(jù)應(yīng)用，可能期望計數(shù)器能夠加載開始計數(shù)的值、能夠?qū)⒂嫈?shù)器清零、以及具有用于控制計數(shù)器的使能信號。圖7是根據(jù)本發(fā)明的一個實施例的在圖3中描述的模數(shù)轉(zhuǎn)換系統(tǒng)的示例性時序圖。參照圖7，示出了關(guān)于跟隨有轉(zhuǎn)換階段的校準(zhǔn)階段的時序圖，其中示出了時段tl至t8。將參照圖3描述該時序圖。在時段tl至t4中，可以測量比較器/計數(shù)器/存儲器傳播延遲。這可能需要例如垂直消隱(vertical blanking)時間期間的特殊校準(zhǔn)行。在時段tl期間計數(shù)器320被復(fù)位，比較器310被復(fù)位，并且對比較器輸入PXL和RMP進行采樣。對于校準(zhǔn)階段，可以使用DC校準(zhǔn)電壓。應(yīng)選擇校準(zhǔn)電壓來替代來自列像素元件201的信號。這可以在例如當(dāng)ADC校準(zhǔn)使能信號ADC CAL EN在時段tl至t3期間被斷言時發(fā)生。
在時段t2的起點處，斜坡信號RMP開始斜坡下降。再者，在時段t2部分期間，例如通過使用使能信號EN將計數(shù)器320保持在復(fù)位狀態(tài)。因此，時鐘信號CLK的上升沿將不會使計數(shù)器320的計數(shù)漸增。這有效地使計數(shù)器320的計數(shù)比應(yīng)計數(shù)的時鐘周期小I。當(dāng)該短缺的計數(shù)被反相時，生成了校準(zhǔn)階段中所計數(shù)的時鐘周期的數(shù)目的2的補碼。生成2的補碼的原因在于，減去某個數(shù)等同于加上該數(shù)的2的補碼。由于半導(dǎo)體芯片中的空間通常是有限的，因此諸如這樣的簡單方法是有利的。用于生成斜坡信號RMP的時鐘和計數(shù)器時鐘CLK同步。因此，如果對于第一時鐘周期使計數(shù)器320保持復(fù)位，則最終的計數(shù)將是n-1個周期，而非n個周期。該計數(shù)隨后可被加載到校準(zhǔn)存儲器330中，校準(zhǔn)存儲器330可以包括例如鎖存器。由于鎖存器具有非反相輸出和反相輸出，因此可以選擇反相輸出。這意味著所選擇的輸出將是校準(zhǔn)計數(shù)的2的補碼。在時段t3期間，計數(shù)器時鐘CLK運行某個固定時間以測量ADC偏移。輸出斜坡信號RMP直至其成為與輸入信號PXL的校準(zhǔn)電壓基本上相同的電壓。由于偏移值應(yīng)相對較小，故斜坡時間可以比典型的斜坡周期短得多。然而，應(yīng)當(dāng)注意，由于行時間是固定的，因此校準(zhǔn)斜坡時間可以被運行為用以適應(yīng)高達全范圍值的寬范圍的偏移值。在時段t4的起點處，校準(zhǔn)斜坡周期已結(jié)束，并且計數(shù)器320的計數(shù)值應(yīng)被加載到校準(zhǔn)存儲器330中。這可以在校準(zhǔn)存儲器加載信號CAL MEM LD在時段t4期間被斷言時發(fā)生。在時段t5至t8期間，產(chǎn)生圖像讀出。光學(xué)行中的像素信號被轉(zhuǎn)換為數(shù)字值。依次選擇每個行(通常由選擇信號SX表示)。所選擇的行中的像素被復(fù)位(由復(fù)位信號RX表示)，并且比較器211被比較器復(fù)位信號CMP RST復(fù)位。比較器復(fù)位信號CMP RST可以使每個比較器211的開關(guān)元件SW1、SW2、SW3和SW4接通一段時間。還將計數(shù)器復(fù)位(通過計數(shù)器復(fù)位信號Counter Rst)以使其處于已知狀態(tài)。在時段t6期間，使比較器211脫離復(fù)位并且在Cl上對像素電壓進行采樣(TX)。這是用于像素復(fù)位電壓的同一電容器，因此該處理是模擬相關(guān)雙采樣(CDS)。另一比較器輸入被切換到斜坡信號RMP，斜坡信號RMP仍處于斜坡復(fù)位電平。計數(shù)器可以經(jīng)由計數(shù)器加載信號CntrLD加載來自校準(zhǔn)存儲器330的校準(zhǔn)值的2的補碼。在時段t7期間，光學(xué)信號準(zhǔn)備好被轉(zhuǎn)換。斜坡信號RMP開始斜坡下降，并且計數(shù)器時鐘信號CLK運行固定的時段，所述固定的時段足夠長到完成全部的轉(zhuǎn)換。每列中的計數(shù)器320開始于“_n”，從而從包含偏移的經(jīng)轉(zhuǎn)換的信號值中減去了校準(zhǔn)值。在時段t8期間，計數(shù)器時鐘信號CLK停止運行并且斜坡被復(fù)位到其默認電平。最終的經(jīng)轉(zhuǎn)換的信號值由信號ADC MemLD加載到存儲器塊340，并且準(zhǔn)備好被處理器120讀出。隨后可以通過增加行地址并且返回時間t5來讀取下一行。圖8是根據(jù)本發(fā)明的一個實施例的在圖4中描述的模數(shù)轉(zhuǎn)換系統(tǒng)的時序圖。圖8是根據(jù)本發(fā)明的一個實施例的在圖4中描述的模數(shù)轉(zhuǎn)換系統(tǒng)的示例性時序圖。參照圖8，示出了關(guān)于跟隨有轉(zhuǎn)換階段的校準(zhǔn)階段的時序圖，其中示出了時段tl至t8。將參照圖4描述該時序圖。圖8的時序圖與圖7的時序圖基本上相似。因此，除了差別之外將僅提供簡要的描述。在時段tl至t4的校準(zhǔn)階段期間計算校準(zhǔn)值。然而，由于圖4中所示的配置中不存在校準(zhǔn)存儲器，因此來自每個比較器211的校準(zhǔn)值經(jīng)由信號ADC MemLD被儲存在存儲器塊430中。存儲器塊430可以包括鎖存器。因此，通過讀出反相值，處理器120可以讀取校準(zhǔn)偏移的2的補碼。因此， 處理器120可以直接將每列的2的補碼值與每列中的相應(yīng)的經(jīng)轉(zhuǎn)換的數(shù)字信號相加。在計算新的校準(zhǔn)偏移之前，這些值可用于幀的所有行。在時段t5至t7的轉(zhuǎn)換階段期間，處理可以是相似的，不同之處在于計數(shù)器420不加載計算偏移。相反，計數(shù)器420從零開始計數(shù)。因此，不針對校準(zhǔn)偏移對計數(shù)器420的最終計數(shù)進行補償。這將在處理器120從存儲器塊430讀取經(jīng)轉(zhuǎn)換的數(shù)字值時由處理器120進行。在時段t8期間，計數(shù)器時鐘信號CLK停止運行并且斜坡被復(fù)位到其默認電平。最終的經(jīng)轉(zhuǎn)換的信號值通過信號ADC MemLD被加載到存儲器塊430，并且準(zhǔn)備好被處理器120讀出。隨后可以通過增加行地址并且返回時間t5來讀取下一行。盡管已描述了本發(fā)明的一些實施例，但是本發(fā)明不限于此。例如，圖I描述了示例性的框圖配置。然而，也可以使用其他配置。例如，存儲器塊122可以被示出為分立的存儲器塊。再者，盡管未明確示出，但是比較器310/410的所斷言的輸出可以被傳送到控制邏輯130，控制邏輯130隨后可以斷言/去斷言(deassert)各種信號以停止計數(shù)器320/420的計數(shù)。盡管已參照特定實施例描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員將理解，在不脫離本發(fā)明的范圍的情況下，可以進行各種改變并且可以替換等同方案。此外，在不脫離本發(fā)明的范圍的情況下，可以進行許多修改以針對本發(fā)明的教導(dǎo)調(diào)整特定的情形或材料。因此，本發(fā)明不限于所公開的特定實施例，相反，本發(fā)明將涵蓋落在所附權(quán)利要求的范圍內(nèi)的所有實施例。
權(quán)利要求
1.一種用于將模擬信號轉(zhuǎn)換為數(shù)字信號的方法，所述方法包括以下步驟在校準(zhǔn)階段期間，將計數(shù)器使能為進行計數(shù)，所述計數(shù)比與確定的偏移相關(guān)聯(lián)的時鐘周期的數(shù)目小I;將所述時鐘周期的數(shù)目儲存在校準(zhǔn)存儲器中；以及在轉(zhuǎn)換階段期間，將反相的輸出從所述校準(zhǔn)存儲器加載到所述計數(shù)器，其中，所述計數(shù)器被使能為對所述時鐘周期進行計數(shù)，以確定具有模擬信號幅度的數(shù)字等同值。
2.根據(jù)權(quán)利要求I所述的方法，其中，所述模擬信號是像素信號。
3.根據(jù)權(quán)利要求I所述的方法，其中，所述時鐘周期對應(yīng)于在所述校準(zhǔn)階段和所述轉(zhuǎn)換階段中的每個的一部分期間所生成的時鐘信號。
4.根據(jù)權(quán)利要求I所述的方法，其中，比較器將斜坡信號與所述模擬信號相比較。
5.根據(jù)權(quán)利要求5所述的方法，其中，所述比較器是兩級比較器。
6.根據(jù)權(quán)利要求I所述的方法，包括將所述數(shù)字等同值儲存在存儲器塊中。
7.一種用于將模擬信號轉(zhuǎn)換為數(shù)字信號的方法，所述方法包括在校準(zhǔn)階段期間，將計數(shù)器使能為對與確定的校準(zhǔn)偏移相關(guān)聯(lián)的時鐘周期的第一數(shù)目計數(shù)，其中，所述第一數(shù)目比與確定的偏移相關(guān)聯(lián)的時鐘周期的數(shù)目小I ;將時鐘周期的所述第一數(shù)目儲存在存儲器塊中；由電路從所述存儲器塊讀取時鐘周期的所述第一數(shù)目的反相版本；在轉(zhuǎn)換階段期間，對時鐘周期的第二數(shù)目計數(shù)以確定具有模擬信號幅度的數(shù)字等同值；以及將時鐘周期的所述第二數(shù)目儲存在所述存儲器塊中。
8.根據(jù)權(quán)利要求7所述的方法，其中，所述模擬信號是像素信號。
9.根據(jù)權(quán)利要求7所述的方法，其中，所述時鐘周期對應(yīng)于在所述校準(zhǔn)階段和所述轉(zhuǎn)換階段中的每個的一部分期間所生成的時鐘信號。
10.根據(jù)權(quán)利要求7所述的方法，其中，比較器將斜坡信號與所述模擬信號相比較。
11.根據(jù)權(quán)利要求10所述的方法，其中，所述比較器是兩級比較器。
12.根據(jù)權(quán)利要求7所述的方法，包括從所述存儲器塊讀取時鐘周期的所述第二數(shù)目；以及將時鐘周期的所述第一數(shù)目的所述反相版本與時鐘周期的所述第二數(shù)目相加。
13.一種用于將模擬信號轉(zhuǎn)換為數(shù)字信號的系統(tǒng)，所述系統(tǒng)包括計數(shù)器，其被配置為在校準(zhǔn)階段期間對與確定的校準(zhǔn)偏移相關(guān)聯(lián)的時鐘周期的第一數(shù)目進行計數(shù)，其中所述第一數(shù)目比與確定的偏移相關(guān)聯(lián)的時鐘周期的數(shù)目小I ;存儲器塊，其被配置為將時鐘周期的所述第一數(shù)目儲存在存儲器塊中；以及電路，其被配置為從所述存儲器塊讀取時鐘周期的所述第一數(shù)目的反相版本，其中，所述計數(shù)器在轉(zhuǎn)換階段期間對時鐘周期的第二數(shù)目計數(shù)以確定具有模擬信號幅度的數(shù)字等同值，并且時鐘周期的所述第二數(shù)目被儲存在所述存儲器塊中。
14.根據(jù)權(quán)利要求13所述的系統(tǒng)，其中，所述模擬信號是像素信號。
15.根據(jù)權(quán)利要求13所述的系統(tǒng)，其中，所述時鐘周期對應(yīng)于在所述校準(zhǔn)階段和所述轉(zhuǎn)換階段中的每個的一部分期間所生成的時鐘信號。
16.根據(jù)權(quán)利要求13所述的系統(tǒng)，包括比較器，其被配置為將斜坡信號與所述模擬信號相比較。
17.根據(jù)權(quán)利要求16所述的系統(tǒng)，其中，所述比較器是兩級比較器。
18.根據(jù)權(quán)利要求13所述的系統(tǒng)，其中，所述電路從所述存儲器塊讀取時鐘周期的所述第二數(shù)目，并且將時鐘周期的所述第一數(shù)目的反相版本與時鐘周期的所述第二數(shù)目相加。
19.一種用于將模擬信號轉(zhuǎn)換為數(shù)字信號的系統(tǒng)，所述系統(tǒng)包括計數(shù)器，其被配置為在校準(zhǔn)階段期間計數(shù)，所述計數(shù)比與確定的偏移相關(guān)聯(lián)的時鐘周期的數(shù)目小I ;校準(zhǔn)存儲器，其被配置為儲存所述時鐘周期的數(shù)目，其中，在轉(zhuǎn)換階段期間將反相的輸出從所述校準(zhǔn)存儲器加載到所述計數(shù)器，并且所述計數(shù)器被使能為對所述時鐘周期計數(shù)以確定具有模擬信號幅度的數(shù)字等同值。
20.根據(jù)權(quán)利要求19所述的系統(tǒng)，其中，所述模擬信號是像素信號。
21.根據(jù)權(quán)利要求19所述的系統(tǒng)，其中，所述時鐘周期對應(yīng)于在所述校準(zhǔn)階段和所述轉(zhuǎn)換階段中的每個的一部分期間所生成的時鐘信號。
22.根據(jù)權(quán)利要求19所述的系統(tǒng)，其中，比較器將斜坡信號與所述模擬信號相比較。
23.根據(jù)權(quán)利要求22所述的系統(tǒng)，其中，所述比較器是兩級比較器。
24.根據(jù)權(quán)利要求19所述的系統(tǒng)，包括存儲器塊，其被配置為儲存所述數(shù)字等同值。
全文摘要
本發(fā)明為用于校準(zhǔn)列并行模數(shù)轉(zhuǎn)換器的方法和系統(tǒng)，本發(fā)明的各種實施例包括，在校準(zhǔn)階段期間，將計數(shù)器使能為進行計數(shù)，該計數(shù)比與確定的偏移相關(guān)聯(lián)的時鐘周期的數(shù)目小1。將被計數(shù)的時鐘周期的數(shù)目儲存在校準(zhǔn)存儲器中。在轉(zhuǎn)換階段中，將反相的輸出從校準(zhǔn)存儲器加載到計數(shù)器，其中，計數(shù)器被使能為對時鐘周期計數(shù)，以確定具有模擬信號幅度的數(shù)字等同值。
文檔編號H03M1/10GK102624389SQ20121002157
公開日2012年8月1日 申請日期2012年1月31日 優(yōu)先權(quán)日2011年1月31日
發(fā)明者一兵·米歇爾·王, 李湘洙, 杰夫·雷辛斯基 申請人:海力士半導(dǎo)體有限公司