專利名稱：逐次逼近模擬至數(shù)字轉(zhuǎn)換器及轉(zhuǎn)換方法
技術(shù)領(lǐng)域：
本發(fā)明涉及逐次逼近模擬至數(shù)字轉(zhuǎn)換器，還涉及一次轉(zhuǎn)換兩位的逐次逼近模擬至數(shù)字轉(zhuǎn)換器。
背景技術(shù)：
逐次逼近模擬至數(shù)字轉(zhuǎn)換器(successiveapproximation registeranalog-to-digital converter, SAR ADC)是通過位搜尋(binary search)將模擬輸入轉(zhuǎn)換成離散的數(shù)字值，并進一步離散的數(shù)字值集結(jié)成數(shù)字輸出的技術(shù)。公知技術(shù)常使用一次一位(Ι-bit/st印)的SAR ADC，其可將模擬輸入轉(zhuǎn)換成數(shù)字輸出，但一次僅能轉(zhuǎn)換一位，因此逐漸被速度較快的一次兩位(2-bit/step)的SAR ADC所取代。然而，整體而言，速度較快的一次兩位SAR ADC比一次一位的SAR ADC需要更高的電容且消耗更大的功率。因此，需要一種既能快速進行位搜尋又能使用較少電容的SARADC。

發(fā)明內(nèi)容
本發(fā)明提供一種逐次逼近模擬至數(shù)字轉(zhuǎn)換器，用以在轉(zhuǎn)換程序中將模擬輸入轉(zhuǎn)換成N位數(shù)字輸出，其中該轉(zhuǎn)換程序包括多個轉(zhuǎn)換子程序，該逐次逼近模擬至數(shù)字轉(zhuǎn)換器包括:三個比較器；三個電容陣列，分別耦接至該三個比較器，各具有兩個電容子陣列，其中該二電容子陣列用以取樣該模擬輸入，并分別將輸入提供至對應(yīng)的比較器；逐次逼近邏輯，耦接至該三個比較器及該三個電容陣列，用以在各轉(zhuǎn)換子程序中:將各電容子陣列中目前所選的兩個電容器耦接至一組預(yù)設(shè)的參考位準；將各電容子陣列中在前一個轉(zhuǎn)換子程序所選的兩個電容器耦接至一組已校準的參考位準，而該已校準的參考電位是依據(jù)前一個轉(zhuǎn)換子程序中該三個比較器所輸出的一組數(shù)據(jù)而取得；以及編碼該三個比較器所輸出的一組數(shù)據(jù)以產(chǎn)生該N位數(shù)字輸出中的兩位數(shù)字。本發(fā)明另提供一種逐次逼近模擬至數(shù)字轉(zhuǎn)換方法，用以在轉(zhuǎn)換程序中將模擬輸入轉(zhuǎn)換成N位數(shù)字輸出，其中該轉(zhuǎn)換程序包括多個轉(zhuǎn)換子程序，該逐次逼近模擬至數(shù)字轉(zhuǎn)換方法包括:提供三個比較器；提供三個電容陣列，其分別耦接至該三個比較器，各具有兩個電容子陣列，其中該二電容子陣列用以取樣該模擬輸入，并分別將輸入提供至對應(yīng)的比較器；在各轉(zhuǎn)換子程序中:將各電容子陣列中目前所選的兩個電容器耦接至一組預(yù)設(shè)的參考位準；將各電容子陣列中在前一個轉(zhuǎn)換子程序所選的兩個電容器耦接至一組已校準的參考位準，而該已校準的參考電位是依據(jù)前一個轉(zhuǎn)換子程序中該三個比較器所輸出的一組數(shù)據(jù)而取得；以及編碼該三個比較器所輸出的一組數(shù)據(jù)以產(chǎn)生該N位數(shù)字輸出中的兩位數(shù)字。


圖1A為依據(jù)本發(fā)明實施例逐次逼近模擬至數(shù)字轉(zhuǎn)換器。
圖1B為圖1A的節(jié)點A與節(jié)點B上的開關(guān)。圖2A表示該SARADC 100以及其中各元件在取樣程序中的邏輯位準。圖2A’表示該SARADC 100以及其中各元件在取樣程序后的邏輯位準。圖2B表示該SAR ADC 100以及其中各元件在第一轉(zhuǎn)換程序時的邏輯位準。圖2C表示該SAR ADC 100以及其中各元件在第二轉(zhuǎn)換程序時的邏輯位準。圖2D表示該SAR ADC 100以及其中各元件在第三轉(zhuǎn)換程序時的邏輯位準。圖3為依據(jù)本發(fā)明實施例的逐次逼近模擬至數(shù)字轉(zhuǎn)換方法流程圖。
具體實施例方式下文為介紹本發(fā)明的優(yōu)選實施例。各實施例用以說明本發(fā)明的原理，但非用以限制本發(fā)明。本發(fā)明的范圍當以所附的權(quán)利要求項為準。圖1A為依據(jù)本發(fā)明實施例逐次逼近模擬至數(shù)字轉(zhuǎn)換器(successiveapproximation register analog-to-digital converter,以下簡稱 SAR ADC)。本發(fā)明的SAR ADC 100用以將模擬輸入轉(zhuǎn)換成N位數(shù)字輸出，其至少包括三個比較器C1、C2與C3 ;三個電容陣列101、102與103 ;以及逐步逼近邏輯110。圖1B為圖1A的節(jié)點A與節(jié)點B上的開關(guān)。節(jié)點A上的開關(guān)受逐 步逼近邏輯110的控制而切換于正參考電壓Vref、負參考電壓-Vref、共模電壓Vcm以及輸入電壓VIP之間；而節(jié)點B上的開關(guān)亦受逐步逼近邏輯110的控制而切換于正參考電壓Vref、負參考電壓-Vref、共模電壓Vcm以及另一輸入電壓VIN之間。三個比較器Cl、C2或C3各自具有正輸入端“ + ”以及負輸入端在此實施例中，本發(fā)明的各個三個電容陣列101、102與103皆為加權(quán)二進位電容陣列，其包括正電容子陣列以及負電容子陣列(圖1A中未標示)，此外，對進行N位的數(shù)字輸出而言，各個正或負電容子陣列皆有N個電容器，電容值分別為2N-2、2N-3、…、22、21、I及1，如圖所示。正及負的電容子陣列分別耦接至各個對應(yīng)的比較器Cl、C2及C3的負輸入端及正輸入端上。舉例而言，如圖1所示，電容陣列101的負與正的電容子陣列分別耦接至比較器Cl的正輸入端“ + ”與負輸入端在本發(fā)明的取樣程序中，上述三個電容陣列101、102及103分別用以對模擬輸入的兩個差動輸入電壓VIN與VIP進行取樣，而后，在本發(fā)明夕換階段中的轉(zhuǎn)換子程序中，比較器C1、C2對C3即可分別比較正輸入端“ + ”與負輸入端上所接收到的電壓位準而產(chǎn)生一組數(shù)據(jù)(即比對結(jié)果)。本發(fā)明的SAR ADC 100會執(zhí)行轉(zhuǎn)換程序以將模擬輸入轉(zhuǎn)換成數(shù)字輸出(舉例而言，N位的數(shù)字輸出)，而轉(zhuǎn)換程序又是由多個轉(zhuǎn)換子程序所組成。逐步逼近邏輯110耦接至上述三個比較器Cl、C2與C3，可執(zhí)行各個轉(zhuǎn)換子程序，并將每一個轉(zhuǎn)換子程序中由三個比較器C1、C2與C3所輸出的數(shù)據(jù)予以編碼而產(chǎn)生N位數(shù)字輸出中的其中兩位。最后，SARADC100將所有轉(zhuǎn)換子程序分別得到的兩位集結(jié)而成該N位數(shù)字輸出(例如通過平行輸出的方式)。值得注意的是，本發(fā)明的逐步逼近邏輯110的操作是與先前技術(shù)有所不同的。后文將配合附圖2A-2D詳述本發(fā)明的逐步逼近邏輯110以及各個轉(zhuǎn)換子程序，然而，為方便說明，在下述的實施例中，提供給SARADC100的模擬輸入定為15V (因此，該差動正輸入VIP為+7.5V而差動負輸入VIN為-7.5V)，而位搜尋作業(yè)操作于負參考電壓(即電壓下限)-Vref= -32V與正參考電壓(即電壓上限)Vref = 32V之間(因此，正、負參考電壓的共模電壓Vcm為O)。下文中的正參考電壓Vref、負參考電壓-Vref與共模電壓Vcm會分別以邏輯位準與“O”表示。此外，數(shù)字輸出的編碼，舉例而言，可由逐步逼近邏輯110中編碼器(圖未示)執(zhí)行，并轉(zhuǎn)換成介于O與63之間的數(shù)字碼，而數(shù)字碼與其模擬電壓的對應(yīng)值可由下表I所定義:
權(quán)利要求
1.一種逐次逼近模擬至數(shù)字轉(zhuǎn)換器，用以在轉(zhuǎn)換程序中將模擬輸入轉(zhuǎn)換成N位數(shù)字輸出，其中所述轉(zhuǎn)換程序包括多個轉(zhuǎn)換子程序，所述逐次逼近模擬至數(shù)字轉(zhuǎn)換器包括: 三個比較器； 三個電容陣列，分別耦接至所述三個比較器，各具有兩個電容子陣列，其中所述二電容子陣列用以取樣所述模擬輸入，并分別將輸入提供至對應(yīng)的比較器； 逐次逼近邏輯，耦接至所述三個比較器及所述三個電容陣列，用以在各轉(zhuǎn)換子程序中: 將各電容子陣列中目前所選的兩個電容器耦接至一組預(yù)設(shè)的參考位準； 將各電容子陣列中在前一個轉(zhuǎn)換子程序所選的兩個電容器耦接至一組已校準的參考位準，而所述已校準的參考電位是依據(jù)前一個轉(zhuǎn)換子程序中所述三個比較器所輸出的一組數(shù)據(jù)而取得；以及 編碼所述三個比較器所輸出的一組數(shù)據(jù)以產(chǎn)生所述N位數(shù)字輸出中的兩位數(shù)字。
2.按權(quán)利要求1所述的逐次逼近模擬至數(shù)字轉(zhuǎn)換器，其中所述逐步逼近邏輯還用以控制所述三個電容陣列，使其在所述轉(zhuǎn)換程序前取樣所述模擬輸入，其中，所述模擬輸入包括差動正輸入以及差動負輸入，所述逐步逼近邏輯控制各電容陣列的所述二電容子陣列以使其分別取樣所述差動正輸入以及所述差動負輸入。
3.按權(quán)利要求2所述的逐次逼近模擬至數(shù)字轉(zhuǎn)換器，其中，所述一組預(yù)設(shè)的參考位準或所述一組已校準的參考位準中耦接至用以取樣所述差動正輸入的電容子陣列者，與耦接至用以取樣所述差動負輸入的電容子陣列者彼此互為反相信號。
4.按權(quán)利要求3所述的逐次逼近模擬至數(shù)字轉(zhuǎn)換器，其中，在各轉(zhuǎn)換子程序中，耦接至用以取樣所述差動正輸入的所述三個電容子陣列中目前所選的所述二電容器的所述一組預(yù)設(shè)的參考位準分別為(1，0)、(0，0)以及(_1，0)，其中，“I”表示正參考位準、該“-1”表示負參考位準、而所述“O”表示所述正及負參考位準的共模電壓。
5.按權(quán)利要求2所述的逐次逼近模擬至數(shù)字轉(zhuǎn)換器，其中，在各轉(zhuǎn)換子程序中，用以取樣所述差動正輸入的所述三個電容子陣列中目前所選的所述二電容器的所述一組已校準的參考位準是: (-1，-1)、(-1，-1)、以及(-1，-1)，若在前一轉(zhuǎn)換子程序中所述三個比較器所輸出的數(shù)據(jù)為(0，0，0)時； (0,-1)、(0,-1)、以及(0，-1)，若在前一轉(zhuǎn)換子程序中所述三個比較器所輸出的數(shù)據(jù)為(0,0,1)/(1,0,0)時； (0，1)、(0，1)、以及(0，I)，若在前一轉(zhuǎn)換子程序中所述三個比較器所輸出的數(shù)據(jù)為(0,1,1)/(1,1,0)時； (1，I)、(1，I)、(1，I)，若在前一轉(zhuǎn)換子程序中所述三個比較器所輸出的數(shù)據(jù)為(1，1，I)時， 其中，“ I”表示正參考位準、所述“-1”表示負參考位準、而所述“O”表示所述正及負參考位準的共模電壓。
6.按權(quán)利要求1所述的逐次逼近模擬至數(shù)字轉(zhuǎn)換器，其中各所述電容子陣列是加權(quán)二進位電容陣列，而各所述電容子陣列具有N個電容器，分別具有電容值2n_2、2n_3、…、22、2\I與I單位。
7.按權(quán)利要求6所述的逐次逼近模擬至數(shù)字轉(zhuǎn)換器，其中，在各電容子陣列中，目前所選的所述二電容器為前一轉(zhuǎn)換子程序中未被選取的電容器中具有最高電容值者。
8.一種逐次逼近模擬至數(shù)字轉(zhuǎn)換方法，用以在轉(zhuǎn)換程序中將模擬輸入轉(zhuǎn)換成N位數(shù)字輸出，其中所述轉(zhuǎn)換程序包括多個轉(zhuǎn)換子程序，所述逐次逼近模擬至數(shù)字轉(zhuǎn)換方法包括: 提供三個比較器； 提供三個電容陣列，其分別耦接至所述三個比較器，各具有兩個電容子陣列，其中所述二電容子陣列用以取樣所述模擬輸入，并分別將輸入提供至對應(yīng)的比較器； 在各轉(zhuǎn)換子程序中: 將各電容子陣列中目前所選的兩個電容器耦接至一組預(yù)設(shè)的參考位準； 將各電容子陣列中在前一個轉(zhuǎn)換子程序所選的兩個電容器耦接至一組已校準的參考位準，而所述已校準的參考電位是依據(jù)前一個轉(zhuǎn)換子程序中所述三個比較器所輸出的一組數(shù)據(jù)而取得；以及 編碼所述三個比較器所輸出的一組數(shù)據(jù)以產(chǎn)生所述N位數(shù)字輸出中的兩位數(shù)字。
9.按權(quán)利要求8所述的逐次逼近模擬至數(shù)字轉(zhuǎn)換方法，還包括: 控制所述三個電容陣列，使其在所述轉(zhuǎn)換程序前取樣所述模擬輸入，其中，所述模擬輸入包括差動正輸入以及差動負輸入，所述逐步逼近邏輯控制各電容陣列的所述二電容子陣列以使其分別取樣所述差動正輸入以及所述差動負輸入。
10.按權(quán)利要求9所述的逐次逼近模擬至數(shù)字轉(zhuǎn)換方法，其中，所述一組預(yù)設(shè)的參考位準或所述一組已校準的參考位準中耦接至用以取樣所述差動正輸入的電容子陣列者，與耦接至用以取樣所述差動負輸入 的電容子陣列者彼此互為反相信號。
11.按權(quán)利要求9所述的逐次逼近模擬至數(shù)字轉(zhuǎn)換方法，其中，在各轉(zhuǎn)換子程序中，耦接至用以取樣所述差動正輸入的所述三個電容子陣列中目前所選的所述二電容器的所述一組預(yù)設(shè)的參考位準分別為(1，0)、(0,0)以及(_1，0)，其中，“I”表示正參考位準、所述“-1”表示負參考位準、而所述“O”表示所述正及負參考位準的共模電壓。
12.按權(quán)利要求9所述的逐次逼近模擬至數(shù)字轉(zhuǎn)換方法，其中，在各轉(zhuǎn)換子程序中，用以取樣所述差動正輸入的所述三個電容子陣列中目前所選的所述二電容器的所述一組已校準的參考位準是: (-1，-1)、(-1，-1)、以及(-1，-1)，若在前一轉(zhuǎn)換子程序中所述三個比較器所輸出的數(shù)據(jù)為(0，0，0)時； (0,-1)、(0,-1)、以及(0，-1)，若在前一轉(zhuǎn)換子程序中所述三個比較器所輸出的數(shù)據(jù)為(0,0,1)/(1,0,0)時； (0，1)、(0，1)、以及(0，1)，若在前一轉(zhuǎn)換子程序中所述三個比較器所輸出的數(shù)據(jù)為(0,1,1)/(1,1,0)時； (1，I)、(1，I)、(1，I)，若在前一轉(zhuǎn)換子程序中所述三個比較器所輸出的數(shù)據(jù)為(1，1，I)時， 其中，“I”表示正參考位準、所述“-1”表示負參考位準、而所述“O”表示所述正及負參考位準的共模電壓。
13.按權(quán)利要求8所述的逐次逼近模擬至數(shù)字轉(zhuǎn)換方法，其中各所述電容子陣列是加權(quán)二進位電容陣列，而各所述電容子陣列具有N個電容器，分別具有電容值2ν_2、2ν_3、...、22、2\1與I單位。
14.按權(quán)利要求 13所述的逐次逼近模擬至數(shù)字轉(zhuǎn)換方法，其中，在各電容子陣列中，目前所選的所述二電容器為前一轉(zhuǎn)換子程序中未被選取的電容器中具有最高電容值者。
全文摘要
一種逐次逼近模擬至數(shù)字轉(zhuǎn)換器，包括三個比較器；三個電容陣列，各具有兩個電容子陣列，其中該二電容子陣列用以取樣該模擬輸入，并分別將輸入提供至對應(yīng)的比較器；逐次逼近邏輯，用以在各轉(zhuǎn)換子程序中將各電容子陣列中目前所選的兩個電容器耦接至一組預(yù)設(shè)的參考位準；將各電容子陣列中在前一個轉(zhuǎn)換子程序所選的兩個電容器耦接至一組已校準的參考位準，而該已校準的參考電位是依據(jù)前一個轉(zhuǎn)換子程序中該三個比較器所輸出的一組數(shù)據(jù)而取得；以及編碼該三個比較器所輸出的一組數(shù)據(jù)以產(chǎn)生該N位數(shù)字輸出中的兩位數(shù)字。
文檔編號H03M1/38GK103095300SQ20111034491
公開日2013年5月8日 申請日期2011年11月4日 優(yōu)先權(quán)日2011年11月4日
發(fā)明者朱元凱, 林進富 申請人:奇景光電股份有限公司