專利名稱：超低電壓的自動調(diào)零的多階段高速cmos比較器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模數(shù)轉(zhuǎn)換器(ADC)，特別涉及用于ADC的一個比較器。背景技術(shù)：
對于一些高精度的應(yīng)用，差分輸入上不能容忍有偏移電壓(Offset voltages) 0 一個常見的應(yīng)用就是高解析度的模數(shù)轉(zhuǎn)換器(ADC)。一個ADC是不能容忍大于最低有效位 (LSB)的輸入偏移的，因?yàn)長SB精度將被丟失。因?yàn)橐粋€單階段放大器的增益帶寬積是恒定的，所以幾個放大器階段經(jīng)常級聯(lián)在一起。級聯(lián)會提供一個期望的放大因子，具有最小延遲。一個級聯(lián)的前置放大器可以將一個小的輸入電荷放大以產(chǎn)生一個足夠大的輸出電荷，然后其驅(qū)動一個鎖存器，該鎖存器通常是一個精密裝置如ADC的一部分。但是，在級聯(lián)的前置放大器上的任意隨機(jī)輸入偏移會傳播通過級聯(lián)的放大器階段，最后的放大偏移會大大降低系統(tǒng)精度?？梢允褂米詣诱{(diào)零技術(shù)來消除這種偏移。通常使用兩個相位來為級聯(lián)放大器提供時鐘，其中偏移電荷存儲在一個相位里，信號放大則出現(xiàn)在另一個相位里。已經(jīng)降低電源電壓來避免損害晶體管(晶體管已經(jīng)縮小了用于高級的半導(dǎo)體過程)。較低的電源電壓會帶來電路設(shè)計(jì)的挑戰(zhàn)，因?yàn)樵谝恍╇娐防锞w管飽和電壓會切斷 (cut)殘余的電源電壓。通過晶體管I*R壓降，殘余電壓(remaining voltage)會進(jìn)一步降低。傳統(tǒng)的放大器電路具有與電阻串聯(lián)的飽和晶體管，當(dāng)電源電壓降低時，只留下很小的空間給放大晶體管運(yùn)行。期望有一個前置放大器階段，能消除因?yàn)殡娮璐?lián)飽和晶體管而帶來的I*R壓降。期望放大器能在降低的電源電壓下工作運(yùn)行。也期望能有自動調(diào)零的放大器和折疊的晶體管電路設(shè)計(jì)用于精密應(yīng)用，如用于一個ADC。精密ADC應(yīng)用如圖1 -2。一個具有自動調(diào)零輸入偏移的前置放大器可以用于精密ADC應(yīng)用，這將在以下描述，如圖1-2所示。前置放大器也可以用于其他精密應(yīng)用，如低噪聲放大器、高精度測量放大器、高精度比較器、任意偏移消除放大器、DAC等等。逐次逼近式ADC(Successive-approximation ADC)使用一系列階段將一個模擬電壓轉(zhuǎn)換為數(shù)字比特。每個階段都比較一個模擬電壓和一個參考電壓，產(chǎn)生一個數(shù)字比特。在分級式ADC(sub-ranging ADC)里，每個階段比較一個模擬電壓和幾個電壓電平， 所以每個階段產(chǎn)生幾個比特。在管線里，后面的階段比前面的階段產(chǎn)生更低的有效數(shù)字 (lower-significant digital bits)0 算法式ADC、循環(huán)式ADC都使用一個回路來轉(zhuǎn)換模擬電壓。該模擬電壓被采樣和比較，以產(chǎn)生一個最高有效數(shù)字。然后該數(shù)字比特再被轉(zhuǎn)換回模擬并被模擬電壓減去，而產(chǎn)生一個殘余電壓。然后該殘余電壓乘以2再環(huán)回到比較器，以產(chǎn)生下一個數(shù)字比特。因此數(shù)字比特是在同一個比較器階段經(jīng)過多次循環(huán)而產(chǎn)生的。
圖1顯示一個逐次逼近式ADC。逐次逼近寄存器SAR 302接收一個時鐘CLK并包含一個寄存器數(shù)值，該數(shù)值會逐漸改變，慢慢接近于模擬輸入電壓VIN。例如，當(dāng)與VIN 0.312 伏特比較時，SAR 302里的數(shù)值剛開始是0.5，然后0. 25，然后0. 32，然后0. 28，然后0. 30， 然后0.31，然后0.315，然后0.313，然后0.312。SAR 302輸出當(dāng)前寄存器數(shù)值到DAC 300， DAC 300接收一個參考電壓VREF，并將該寄存器數(shù)值轉(zhuǎn)換為一個模擬電壓VA。輸入模擬電壓VIN施加在取樣保持電路S/H 304上，其對VIN數(shù)值采樣并保持。例如，一個電容可以被VIN充電，然后該電容與VIN隔離并保持該模擬電壓。被取樣保持電路 304采樣了的輸入電壓被施加到比較器306的反相輸入端上。被轉(zhuǎn)換的模擬電壓VA則施加到比較器306的同相輸入端。比較器306比較被轉(zhuǎn)換的模擬電壓VA和被采樣的輸入電壓，當(dāng)被轉(zhuǎn)換的模擬電壓 VA高于采樣的VIN，就產(chǎn)生一個高輸出，SAR 302內(nèi)的寄存器數(shù)值太高。然后SAR 302的寄存器數(shù)值可以降低。當(dāng)被轉(zhuǎn)換的模擬電壓VA低于采樣的輸入電壓，比較器306就產(chǎn)生一個低輸出給 SAR 302。SAR 302內(nèi)的寄存器數(shù)值太低。然后SAR 302的寄存器數(shù)值可以升高用于下一個循環(huán)。SAR 302的寄存器數(shù)值是N比特的二進(jìn)制數(shù)值，D (N-I)是最高有效位(MSB)，D0是最低有效位(LSB)。SAR 302剛開始可以設(shè)置MSB為D(N-l)，然后比較被轉(zhuǎn)換的模擬電壓 VA和輸入電壓VIN，然后調(diào)整MSB和/或根據(jù)比較而設(shè)置下一個MSN為D (N-2)。重復(fù)該設(shè)置和比較直到N次循環(huán)后設(shè)置LSB。在最后一次循環(huán)后，循環(huán)結(jié)束信號EOC被激活，指示結(jié)束?？梢院蚐AR 302 —起使用一個狀態(tài)機(jī)或其他控制器，或者包含在SAR 302內(nèi)，以控制順序。也可以用一系列前置放大器階段和一個最終鎖存器來替代比較器306。圖2A是前置放大器和鎖存器階段的響應(yīng)圖。前置放大器階段有負(fù)的響應(yīng)，如曲線312所示，而最終鎖存器有正響應(yīng)，如曲線310所示。對于低電壓，曲線312在曲線310的上方和左方，表示前置放大器比鎖存器需要更短的時間去達(dá)到同一 VOUT電壓。但是，對于更高的VOUT電壓，曲線310在曲線312的上方，表示對于大數(shù)值V0UT，鎖存器比前置放大器更快達(dá)到更大的電壓輸出。圖2B顯示一系列前置放大器和一個最終鎖存器。前置放大器階段320、322、324、 3沈、3觀是放大器，其增加VIN和VA之間的電壓差。特別是接近比較結(jié)束時當(dāng)設(shè)置LSB時， VIN和VA之間的差異非常小。這個電壓差被前置放大器階段逐漸增加，直到最后階段。鎖存器階段330鎖存該電壓差以產(chǎn)生比較信號，比較信號反饋回SAR 302。因此階段320-330 代替圖1中的比較器306。通過組合一系列前置放大器階段和有正響應(yīng)的最終鎖存器，可以達(dá)到快速的響應(yīng)時間。前置放大器階段逐漸放大和增加VIN和VA之間的電壓差，直到放大的電壓差足夠大到驅(qū)動最終的鎖存器。通過使用低增益、寬帶寬的前置放大器，可以最小化延遲時間。期望前置放大器階段可以用于一個精密ADC。也期望前置放大器能消除由于電阻串聯(lián)飽和晶體管而引起的I*R電壓降，并能在降低的電源電壓下工作運(yùn)行。還期望能有自動調(diào)零的放大器和折疊的晶體管電路設(shè)計(jì)用于精密應(yīng)用，如用于圖1中的ADC。

圖1顯示一個逐次逼近式ADC。圖2A是前置放大器和鎖存器階段的響應(yīng)圖。圖2B顯示一系列前置放大器和一個最終鎖存器。圖3是一個高速鎖存器的示意圖。圖4是第一實(shí)施例的前置放大器階段和一個折疊電阻(folded resistor)的示意圖。圖5是前置放大器自動調(diào)零的波形圖。圖6是存儲在前置放大器內(nèi)一個偏移的波形圖。圖7是第二實(shí)施例的前置放大器和反沖電荷隔離(kickback charge isolation) 的示意圖。圖8是第三實(shí)施例的前置放大器和均衡器的示意圖。
具體實(shí)施方式本發(fā)明涉及一個改進(jìn)的精密自動調(diào)零比較器和放大器。以下描述使本領(lǐng)域技術(shù)人員能夠依照特定應(yīng)用及其要求制作和使用在此提供的本發(fā)明。所屬領(lǐng)域的技術(shù)人員將明了對優(yōu)選實(shí)施例的各種修改，且本文所界定的一般原理可應(yīng)用于其它實(shí)施例。因此，本發(fā)明不希望限于所展示和描述的特定實(shí)施例，而是應(yīng)被賦予與本文所揭示的原理和新穎特征一致的最廣范圍。圖3是一個高速鎖存器的示意圖。圖3中的高速鎖存器產(chǎn)生鎖存輸出OUT，OUT可以是ADC的一部分，如圖1中的SAR 302。鎖存器輸入LATP、LATN可以是圖2B所示的級聯(lián)前置放大器的最后階段的輸出，級聯(lián)中的每個階段可以使用圖4-6中的其中一個電路。一個偏壓BIASP施加到P通道偏壓晶體管46的柵極，晶體管46提供電流到P通道差分晶體管48、49 (differential transistors)的源極。鎖存器輸入LATP、LATN是差分信號，其是級聯(lián)前置放大器的最后階段的輸出。LATP施加到P通道差分晶體管48的柵極， 而LATN施加到P通道差分晶體管49的柵極。交叉連接的與非(NAND)門40、42形成一個雙穩(wěn)態(tài)，其通過逆變器44驅(qū)動輸出 OUT。當(dāng)CLK是高和CLKB是低的時候，交叉連接的P通道晶體管22、M幫助設(shè)置雙穩(wěn)態(tài)， 關(guān)閉傳輸門晶體管30、32、34、36 (transmission gate transistors)，打開P通道源晶體管 20,26 (source transistors)，以保持到NAND與非門40,42的輸入的狀態(tài)。當(dāng)時鐘CLK是低，CLKB是高時，P通道源晶體管20、26關(guān)閉，傳輸門晶體管30、 32、34、36打開，允許鎖存器被輸入LATP、LATN設(shè)置或重設(shè)。N通道共源共柵晶體管觀、 29(cascode transistors)在其柵極上接收一共源共柵偏壓CASCN，每個形成一源跟隨器連接到傳輸門。當(dāng)傳輸門打開(CLKB為高)時，電流由N通道電流流入晶體管38、39(CUrrent sink transistors)拉下而流經(jīng)N通道共源共柵晶體管沘、29。當(dāng)LATP高于LATN時，施加在P通道差分晶體管48柵極上的LATP弓丨導(dǎo)較少的電流到N通道電流流入晶體管38的漏極。這允許更多的電流流經(jīng)共源共柵晶體管^JfNAND 門42的輸入拉得更低，設(shè)置OUT為高。圖4是第一實(shí)施例的前置放大器階段和一折疊電阻的示意圖。反饋電阻50、52不是串聯(lián)在電源和地之間，因此不會降低電壓，不會有V= I*R電壓降。這允許兩個P通道晶體管和一個飽和N通道晶體管串聯(lián)在放大器主要部分的Vcc和地之間(晶體管68、60、M)， 兩個P通道晶體管、一個傳輸門、和一個飽和N通道晶體管串聯(lián)在放大器反饋部分的Vcc和地之間(晶體管30、74、70/72、76)。電源可以低至飽和晶體管電壓降的三倍。圖4電路可以是級聯(lián)前置放大器的第一階段，或是任意的中間階段，或是驅(qū)動圖3 鎖存器的最后階段。輸入INP、INN可以是來自前一階段放大器的LATP、LATN輸出，或者是外部輸入(當(dāng)放大器是第一階段時)。類似地，輸出LATP、LATN可以驅(qū)動級聯(lián)中下一階段的INP、INN輸入，或者可以驅(qū)動圖3鎖存器的LATP、LATN輸入。當(dāng)自動調(diào)零信號AZ是低時，開關(guān)61、65連接INP到P通道差分晶體管60的柵節(jié)點(diǎn)GP，但是在自動調(diào)零期間，將柵節(jié)點(diǎn)GP接地。類似地，當(dāng)自動調(diào)零信號AZ是低時，開關(guān) 63,67連接INN到P通道差分晶體管62的柵節(jié)點(diǎn)GN，但是在自動調(diào)零期間，將柵節(jié)點(diǎn)GN接地。N通道電流流入晶體管M、56在其柵極上接收共模反饋偏壓CMFB，并從P通道差分晶體管60、62的漏極吸入電流，它們也分別是鎖存器輸出LATN、LATP。P通道源晶體管68接受偏壓BIASP，并提供電流給主放大器部分的P通道差分晶體管60、62的源極。在反饋部分，P通道源晶體管30也接收偏壓BIASP，并提供電流給P通道反饋晶體管74、84的源極。前置放大器的反饋部分有N通道自動調(diào)零流入晶體管76、86(aut0Zer0ing sink transistors)，它們在柵極上接收自動調(diào)零信號AZB，當(dāng)MB是高時，在線性(三極管)區(qū)域上打開。因?yàn)锳^會跳到Vcc，而CMFB是低電壓時，放大器部分的晶體管M、56在飽和區(qū)域工作運(yùn)行，而反饋部分的晶體管76、86在線性區(qū)域工作運(yùn)行。在自動調(diào)零時，偏移電荷存儲在偏移電容78、88里。傳輸門晶體管70、72、80、82打開，自動調(diào)零流入晶體管76、86關(guān)閉。柵節(jié)點(diǎn)GP、GN通過開關(guān)65、67接地，因此輸入從主放大器部分?jǐn)嚅_分離。自動調(diào)零時的該隔離允許差分晶體管60、62上的偏移電荷(offsets) 穿過反饋電阻50、52和傳輸門晶體管70、72、80、82，而被存儲在偏移電容78、88里。存儲在偏移電容78、88里的偏移電荷施加在P通道反饋晶體管74、84的柵極上， 其漏極驅(qū)動LATN、LATP。因此該偏移電荷反饋通過反饋電阻50、52和反饋晶體管74、84的一個反饋環(huán)路。存儲在偏移電容78、88里的電荷由反饋環(huán)路調(diào)整，直到達(dá)到穩(wěn)態(tài)。該前置放大器在自動調(diào)零以存儲偏移電荷時被設(shè)置為一個高增益放大器。當(dāng)自動調(diào)零完成時，偏移電荷存儲在偏移電容78、88上。在下一個(放大)時期， A^是高，AZ是低。將發(fā)生INP、INN輸入的比較和放大，因?yàn)殚_關(guān)61、63閉合以連接INP、 INN到差分晶體管60、62的柵極上。自動調(diào)零流入晶體管76、86打開，在線性區(qū)域內(nèi)工作運(yùn)行。傳輸門晶體管70、72、 80,82關(guān)閉，將節(jié)點(diǎn)RN、RP和節(jié)點(diǎn)FN、FP隔離。存儲在偏移電容78、88上的偏移電荷施加在反饋晶體管74、84的柵極上，并被放大以驅(qū)動存儲偏移電荷到LATN、LATP上，補(bǔ)償差分晶體管60、62或電路其他部分里的偏移。在放大時期，前置放大器被設(shè)置為一個高速低增益放大器。在此期間前置放大器的增益由反饋電阻50、52的電阻值決定，如300K歐姆。因?yàn)榉答侂娮?0、52是折疊電路設(shè)置，到差分晶體管60、62的電源電壓不會通過反饋電阻50、52而降低I*R。
圖5是前置放大器自動調(diào)零的波形圖。在模擬里，一個-2. 92mV的偏壓施加在輸入INP、INN上。在此模擬里，自動調(diào)零在大約345us開始，在大約349us結(jié)束。在所示的幾個脈沖里，前置放大器進(jìn)行采樣和轉(zhuǎn)換。在幾個循環(huán)內(nèi)，該偏移電荷存儲在偏移電容78、88 上，反饋環(huán)路使LATP、LATN最終均衡并定在大約0. 3伏特上。圖6是存儲在前置放大器里的偏移的波形圖。在模擬里，一個-2. 92mV的偏壓施加在輸入INP、INN上。在幾個自動調(diào)零循環(huán)里，節(jié)點(diǎn)FP、FN(它們也是偏移電容78、88的電壓)設(shè)定在0.48和0.49伏特之間，與表示存儲偏移的-2. 97mV有差異。請注意，存儲偏移-2. 97mV與真實(shí)偏移-2. 92mV相差僅0. 05mV。這表示僅有1. 7%的注入偏移的誤差。圖7是第二實(shí)施例的前置放大器和反沖電荷隔離的示意圖。反沖電荷隔離晶體管 172、174、176、178 (Kickback-charge isolation transistors)是柵極接地 P 通道晶體管， 其隔離反饋部分和主放大器部分之間的反沖電荷。反沖電荷(kiclcback charge)是指在轉(zhuǎn)換(switching)期間的電荷注入。隔離反沖電荷的好處是防止電荷注入而干擾比較器。因?yàn)榉礇_電荷隔離晶體管172、174、176、178的柵極是接地的，所以它們在線性區(qū)域上工作運(yùn)行，不會切斷大部分的電源電壓余量。但是，由于這些晶體管，會有一些電壓損失。圖8是第三實(shí)施例的前置放大器和均衡器的示意圖。增加了均衡晶體管160、 162 (Equalizing transistors)。當(dāng)均衡時鐘CLK是高時，晶體管160、162打開，短路LATP 和LATN。CLK可以只在每次比較之前脈沖到高，以允許更快速地設(shè)定LATP、LATN。這迫使調(diào)整存儲在偏移電容78、88上的電荷。CMFB是共模反饋。在自動調(diào)零時使用CMFB信號，因?yàn)榍爸梅糯笃鞅恢卦O(shè)為一個完全差分運(yùn)算放大器。CMFB信號由另一個復(fù)制的低電壓前置放大器(連接有一個輸出二極管)產(chǎn)生。這個復(fù)制的前置放大器不需要高增益，在比較時是關(guān)閉的。內(nèi)部節(jié)點(diǎn)電壓的一個例子是AZ = IV，AZB = 0V, FB和FN = 0. 5V, CMFB = 0. 5V,電源電壓Vcc是IV。在此例子里，柵長度為0. 18nm。
替代實(shí)施例發(fā)明人還想到一些其他的實(shí)施例。例如其他實(shí)施例可以是所述的那些的組合?？梢栽黾泳饩w管160、162，而不增加反沖電荷隔離晶體管172、174、176、178。開關(guān)可以用傳輸門和并聯(lián)的P通道和N通道晶體管來實(shí)現(xiàn)，或者用單獨(dú)的P通道或N通道晶體管來實(shí)現(xiàn)。對于前置放大器，也可以使用不同的鎖存器電路。雖然描述了 ADC應(yīng)用，但是前置放大器也可以用于其他電路，例如DAC、比較器、低噪聲放大器、儀表放大器、或其他偏移消除放大器。可以在電路的各個位置增加緩存器、逆變器、門控邏輯(gating logic)、電容、電阻、或其他元件，用于與本發(fā)明無關(guān)的各種理由，例如用于節(jié)電模式。信號可以編碼、壓縮、反相、組合、或其他改變。時鐘可以與其他信號或條件合并。 整個電路或部分電路可以反轉(zhuǎn)，P通道和N通道晶體管可以交換。方向術(shù)語如上面、下面、向上、向下、頂部、底部等等都是相對的和可變化的，因?yàn)橄到y(tǒng)、電路或數(shù)據(jù)是可以旋轉(zhuǎn)的、顛倒的，等等。這些術(shù)語對于描述裝置是有用的，但是不是絕對的。信號可以是高電平有效或低電平有效，也可以被反相、緩存、編碼、限定或其他改變。
10
可在各種節(jié)點(diǎn)處添加額外組件，例如電阻器、電容器、電感器、晶體管等，且還可存在寄生組件。啟用和停用所述電路可用額外晶體管或以其它方式實(shí)現(xiàn)?？商砑觽魉烷T晶體管或傳輸門以用于隔離。可添加反相或額外緩沖。晶體管和電容器的最終大小可在電路模擬或現(xiàn)場測試之后選擇。金屬掩模選項(xiàng)或其它可編程組件可用以選擇最終電容器、電阻器或晶體管大小?？舍槍σ恍┘夹g(shù)或工藝使用ρ通道而非η通道晶體管(或反之亦然)，且可將反相、緩沖器、電容器、電阻器、門或其它組件添加到一些節(jié)點(diǎn)以用于各種目的或調(diào)整設(shè)計(jì)?？赏ㄟ^添加延遲線或通過控制延遲來調(diào)整時序?？舍槍σ恍┙M件使用單獨(dú)的電源和接地。可添加各種濾波器。可用低有效信號而非高有效信號來替代。盡管已描述了正電流，但電流可為負(fù)或正，因?yàn)樵谝恍┣闆r下可將電子或空穴視為載流子。源電流或流入電流可在指代具有相反極性的載流子時為可互換術(shù)語。電流可在相反方向上流動。固定偏壓可切換到電源或接地以使電路斷電。盡管已描述了互補(bǔ)金屬氧化物半導(dǎo)體(CM0Q晶體管，但可用其它晶體管技術(shù)和變型來替代，且可使用除硅以外的材料，例如砷化鎵(GaAs)和其它變型。本發(fā)明背景技術(shù)部分可含有關(guān)于本發(fā)明的問題或環(huán)境的背景信息而非描述其它現(xiàn)有技術(shù)。因此，在背景技術(shù)部分中包括材料并不是申請人承認(rèn)現(xiàn)有技術(shù)。本文中所描述的任何方法或工藝為機(jī)器實(shí)施或計(jì)算機(jī)實(shí)施的，且既定由機(jī)器、計(jì)算機(jī)或其它裝置執(zhí)行且不希望在沒有此類機(jī)器輔助的情況下單獨(dú)由人類執(zhí)行。所產(chǎn)生的有形結(jié)果可包括在例如計(jì)算機(jī)監(jiān)視器、投影裝置、音頻產(chǎn)生裝置和相關(guān)媒體裝置等顯示裝置上的報(bào)告或其它機(jī)器產(chǎn)生的顯示，且可包括也為機(jī)器產(chǎn)生的硬拷貝打印輸出。對其它機(jī)器的計(jì)算機(jī)控制為另一有形結(jié)果。所描述的任何優(yōu)點(diǎn)和益處可能并不適用于本發(fā)明的所有實(shí)施例。當(dāng)在權(quán)利要求元件中敘述詞“構(gòu)件”時，申請人希望所述權(quán)利要求元件遵守35USC第112章節(jié)第6段。通常， 一個或一個以上詞的標(biāo)簽出現(xiàn)在詞“構(gòu)件”之前。出現(xiàn)在詞“構(gòu)件”之前的詞為既定簡化對權(quán)利要求元件的參考的標(biāo)簽，而不希望傳達(dá)結(jié)構(gòu)限制。此類構(gòu)件加功能權(quán)利要求既定不僅涵蓋本文中所描述的用于執(zhí)行功能的結(jié)構(gòu)及其結(jié)構(gòu)等效物，而且涵蓋等效結(jié)構(gòu)。舉例來說， 雖然釘子與螺釘具有不同結(jié)構(gòu)，但其為等效結(jié)構(gòu)，因?yàn)槠渚鶊?zhí)行緊固功能。不使用詞“構(gòu)件” 的權(quán)利要求不希望遵守35USC第112章節(jié)第6段。信號通常為電子信號，但可為例如可經(jīng)由光纖線路攜載的光學(xué)信號。已出于說明和描述的目的呈現(xiàn)了對本發(fā)明實(shí)施例的先前描述。其不希望為詳盡的或?qū)⒈景l(fā)明限于所揭示的精確形式。鑒于以上教示，許多修改和變型是可能的。希望本發(fā)明的范圍不受此詳細(xì)描述限制，而是由所附權(quán)利要求書限制。
權(quán)利要求
1.一種偏移消除放大器，包括第一差分晶體管，在放大階段其柵極接收一真輸入(true input)； 第二差分晶體管，在放大階段其柵極接收一補(bǔ)輸入(complement input)； 第一電流流入晶體管，其從第一差分晶體管吸入電流； 第二電流流入晶體管，其從第二差分晶體管吸入電流； 第一輸出，介于第一差分晶體管和第一電流流入晶體管之間； 第二輸出，介于第二差分晶體管和第二電流流入晶體管之間； 第一偏移電容，用于存儲第一偏移電荷； 第二偏移電容，用于存儲第二偏移電荷；第一反饋晶體管，其柵極被第一偏移電容控制，并驅(qū)動第一偏移電流到第一輸出，以響應(yīng)存儲在第一偏移電容上的第一偏移電荷；第二反饋晶體管，其柵極被第二偏移電容控制，并驅(qū)動第二偏移電流到第二輸出，以響應(yīng)存儲在第二偏移電容上的第二偏移電荷；第一反饋開關(guān)，用于在放大階段隔離第一偏移電容和第一反饋節(jié)點(diǎn)； 第二反饋開關(guān)，用于在放大階段隔離第二偏移電容和第二反饋節(jié)點(diǎn)； 第一反饋電阻，其連接在第一輸出和第一反饋節(jié)點(diǎn)之間； 第二反饋電阻，其連接在第二輸出和第二反饋節(jié)點(diǎn)之間； 由此，第一和第二偏移電荷消除該偏移消除放大器上的差分偏移。
2.如權(quán)利要求1所述的偏移消除放大器，還包括 第一線性晶體管，用于在放大階段停止第一反饋節(jié)點(diǎn)； 第二線性晶體管，用于在放大階段停止第二反饋節(jié)點(diǎn)；
3.如權(quán)利要求2所述的偏移消除放大器，其中在放大階段該偏移消除放大器的增益是第一反饋電阻和第二反饋電阻的電阻值的函
4.如權(quán)利要求2所述的偏移消除放大器，其中第一線性晶體管連接第一反饋節(jié)點(diǎn)到地；其中第二線性晶體管連接第二反饋節(jié)點(diǎn)到地； 由此，在放大階段第一和第二反饋節(jié)點(diǎn)被停止接地。
5.如權(quán)利要求2所述的偏移消除放大器，還包括第一接地開關(guān)，用于當(dāng)放大階段沒有激活時，在自動調(diào)零階段將第一差分晶體管的柵極接地；第二接地開關(guān)，用于在自動調(diào)零階段將第二差分晶體管的柵極接地。
6.如權(quán)利要求5所述的偏移消除放大器，還包括主電流源，其發(fā)起一主電流到第一差分晶體管和到第二差分晶體管； 反饋電流源，其發(fā)起一反饋電流到第一反饋晶體管和到第二反饋晶體管。
7.如權(quán)利要求6所述的偏移消除放大器，其中第一電流流入晶體管的柵極接收一共模電壓； 其中第二電流流入晶體管的柵極接收該共模電壓； 其中該共模電壓在電源電壓和地之間。
8.如權(quán)利要求7所述的偏移消除放大器，其中第一電流流入晶體管和第二電流流入晶體管被偏壓以在飽和運(yùn)行區(qū)域上工作運(yùn)行； 其中第一線性晶體管和第二線性晶體管被偏壓以在線性運(yùn)行區(qū)域上工作運(yùn)行。
9.如權(quán)利要求2所述的偏移消除放大器，還包括第一共源共柵晶體管，其在第一差分晶體管和第一輸出之間連接傳導(dǎo)電流； 第二共源共柵晶體管，其在第二差分晶體管和第二輸出之間連接傳導(dǎo)電流。
10.如權(quán)利要求9所述的偏移消除放大器，還包括第一反饋共源共柵晶體管，其在第一偏移電容和第一反饋晶體管的柵極之間連接傳導(dǎo)電流；第二反饋共源共柵晶體管，其在第二偏移電容和第二反饋晶體管的柵極之間連接傳導(dǎo)電流。
11.如權(quán)利要求10所述的偏移消除放大器，其中第一差分晶體管、第二差分晶體管、第一反饋晶體管、第二反饋晶體管是P通道晶體管；其中第一共源共柵晶體管、第二共源共柵晶體管、第一反饋共源共柵晶體管、第二反饋共源共柵晶體管每個都包括一柵極接地的P通道晶體管。
12.如權(quán)利要求2所述的偏移消除放大器，其中第一反饋開關(guān)包括第一傳輸門，其有并聯(lián)的一 P通道晶體管和一 N通道晶體管； 其中第二反饋開關(guān)包括第二傳輸門，其有并聯(lián)的一 P通道晶體管和一 N通道晶體管。
13.如權(quán)利要求2所述的偏移消除放大器，還包括均衡開關(guān)，其連接在第一輸出和第二輸出之間，該均衡開關(guān)用于在放大階段之前短路第一輸出和第二輸出。
14.如權(quán)利要求13所述的偏移消除放大器，其中均衡開關(guān)包括一傳輸門，其有并聯(lián)的一 P通道晶體管和一 N通道晶體管。
15.一種自動調(diào)零的前置放大器，包括主電流源，其驅(qū)動一主源電流到一主源節(jié)點(diǎn)；第一差分晶體管，其有第一柵極控制主源節(jié)點(diǎn)和第一輸出節(jié)點(diǎn)之間的第一電流； 第二差分晶體管，其有第二柵極控制主源節(jié)點(diǎn)和第二輸出節(jié)點(diǎn)之間的第二電流； 第一電流流入晶體管，其柵極接收一中間電壓，用于吸入第一電流到地； 第二電流流入晶體管，其柵極接收一中間電壓，用于吸入第二電流到地； 第一反饋電阻，其連接在第一輸出節(jié)點(diǎn)和第一反饋節(jié)點(diǎn)之間； 第二反饋電阻，其連接在第二輸出節(jié)點(diǎn)和第二反饋節(jié)點(diǎn)之間； 第一停止晶體管，其柵極接收一放大階段信號，在放大階段，該信號被驅(qū)高至電源電壓，當(dāng)放大階段信號是高時，第一停止晶體管連接第一反饋節(jié)點(diǎn)到地；第二停止晶體管，其柵極接收一放大階段信號，當(dāng)放大階段信號是高時，第二停止晶體管連接第二反饋節(jié)點(diǎn)到地；第一電容，其在第一電荷節(jié)點(diǎn)上存儲第一電荷； 第二電容，其在第二電荷節(jié)點(diǎn)上存儲第二電荷；第一反饋開關(guān)，用于在自動調(diào)零階段，當(dāng)自動調(diào)零信號是高時，連接第一電荷節(jié)點(diǎn)到第一反饋節(jié)點(diǎn)，在放大階段，隔離第一電荷節(jié)點(diǎn)；第二反饋開關(guān)，用于在當(dāng)自動調(diào)零信號是高時，連接第二電荷節(jié)點(diǎn)到第二反饋節(jié)點(diǎn)，在放大階段，隔離第二電荷節(jié)點(diǎn)；反饋電流源，其驅(qū)動一反饋源電流到一反饋源節(jié)點(diǎn)；第一反饋晶體管，其柵極被第一電荷節(jié)點(diǎn)控制，并控制第一反饋電流從該反饋源節(jié)點(diǎn)到第一輸出節(jié)點(diǎn)；第二反饋晶體管，其柵極被第二電荷節(jié)點(diǎn)控制，并控制第二反饋電流從該反饋源節(jié)點(diǎn)到第二輸出節(jié)點(diǎn)。
16.如權(quán)利要求15所述的自動調(diào)零前置放大器，還包括第一輸入開關(guān)，用于在放大階段連接第一差分輸入到第一柵極； 第二輸入開關(guān)，用于在放大階段連接第二差分輸入到第二柵極； 第一接地開關(guān)，用于在自動調(diào)零階段將第一柵極接地； 第二接地開關(guān)，用于在自動調(diào)零階段將第二柵極接地。
17.如權(quán)利要求16所述的自動調(diào)零前置放大器，其中第一差分晶體管、第二差分晶體管、第一反饋晶體管、第二反饋晶體管、主電流源、反饋電流源是P通道晶體管；其中第一電流流入晶體管、第二電流流入晶體管、第一停止晶體管、第二停止晶體管是源極接地的N通道晶體管。
18.如權(quán)利要求17所述的自動調(diào)零前置放大器，還包括第一共源共柵晶體管，其在第一差分晶體管和第一輸出節(jié)點(diǎn)之間連接傳導(dǎo)電流； 第二共源共柵晶體管，其在第二差分晶體管和第二輸出節(jié)點(diǎn)之間連接傳導(dǎo)電流； 第一反饋共源共柵晶體管，其在第一電容和第一反饋晶體管的柵極之間連接傳導(dǎo)電流；第二反饋共源共柵晶體管，其在第二電容和第二反饋晶體管的柵極之間連接傳導(dǎo)電流；其中第一共源共柵晶體管、第二共源共柵晶體管、第一反饋共源共柵晶體管、第二反饋共源共柵晶體管每個都包括一柵極接地的P通道晶體管。
19.如權(quán)利要求15所述的自動調(diào)零前置放大器，還包括 模擬輸入，其有一模擬輸入電壓；逐次逼近式寄存器(SAR)，其有一數(shù)字值，其被逐次調(diào)整以收斂而接近模擬輸入電壓； 數(shù)模轉(zhuǎn)換器(DAC)，其接收一參考電壓和來自SAR的數(shù)字值，用于產(chǎn)生一個表示該數(shù)字值的轉(zhuǎn)換的模擬電壓；一系列階段，包括第一階段和最后階段，第一階段接收轉(zhuǎn)換的模擬電壓和模擬輸入電壓作為階段輸入，最后階段輸出比較結(jié)果作為階段輸出，其中在這一系列階段中的每個中間階段的階段輸入連接前一個階段的階段輸出，每個中間階段的階段輸出連接下一個階段的階段輸入；最終鎖存器，其接收來自最后階段的比較結(jié)果，鎖存該比較結(jié)果，用于傳輸給SAR ； 其中SAR根據(jù)來自最終鎖存器的比較結(jié)果來調(diào)整數(shù)字值； 其中這一系列階段中的每個階段包括一個自動調(diào)零前置放大器的復(fù)制； 其中第一差分輸入和第二差分輸入是階段輸入； 其中第一輸出節(jié)點(diǎn)和第二輸出節(jié)點(diǎn)是階段輸出； 其中該自動調(diào)零前置放大器是ADC中這一系列階段的復(fù)制。
20. 一種放大器，包括第一差分晶體管裝置，用于驅(qū)動第一電流，以響應(yīng)第一柵極在放大階段接收一真輸入；第二差分晶體管裝置，用于驅(qū)動第二電流，以響應(yīng)第二柵極在放大階段接收一補(bǔ)輸入；主電流源裝置，用于提供一主電流給第一差分晶體管裝置和第二差分晶體管裝置； 第一接地開關(guān)裝置，用于當(dāng)放大階段沒有激活時，在自動調(diào)零時，將第一差分晶體管裝置的第一柵極接地；第二接地開關(guān)裝置，用于在自動調(diào)零時，將第二差分晶體管裝置的第二柵極接地； 第一電流流入晶體管裝置，用于從第一差分晶體管裝置吸入第一電流； 第二電流流入晶體管裝置，用于從第二差分晶體管裝置吸入第二電流； 第一輸出，介于第一差分晶體管裝置和第一電流流入晶體管裝置之間； 第二輸出，介于第二差分晶體管裝置和第二電流流入晶體管裝置之間； 第一偏移電容裝置，用于存儲第一偏移電荷； 第二偏移電容裝置，用于存儲第二偏移電荷；第一反饋晶體管裝置，用于驅(qū)動第一偏移電流到第一輸出，以響應(yīng)存儲在第一偏移電容裝置上的第一偏移電荷，其柵極被第一偏移電容裝置控制；第二反饋晶體管裝置，用于驅(qū)動第二偏移電流到第二輸出，以響應(yīng)存儲在第二偏移電容裝置上的第二偏移電荷，其柵極被第二偏移電容裝置控制；反饋電流源裝置，用于提供反饋電流到第一反饋晶體管裝置和第二反饋晶體管裝置； 第一反饋開關(guān)裝置，用于在放大階段，隔離第一偏移電容裝置和第一反饋節(jié)點(diǎn)； 第二反饋開關(guān)裝置，用于在放大階段，隔離第二偏移電容裝置和第二反饋節(jié)點(diǎn)； 第一反饋電阻裝置，用于在第一輸出和第一反饋節(jié)點(diǎn)之間提供一電阻； 第二反饋電阻裝置，用于在第二輸出和第二反饋節(jié)點(diǎn)之間提供一電阻； 第一線性晶體管裝置，用于在放大階段，停止第一反饋節(jié)點(diǎn)； 第二線性晶體管裝置，用于在放大階段，停止第二反饋節(jié)點(diǎn)； 由此，第一和第二偏移電荷消除了放大器中的差分偏移。
全文摘要
為了用于一精密ADC，一個前置放大器電路可以被級聯(lián)并驅(qū)動一鎖存器。該前置放大器有一主要部分和一反饋部分，反饋部分連接反饋電阻，而不會在主要部分產(chǎn)生電壓降。偏移電荷在自動調(diào)零階段存儲在偏移電容上，在放大階段則被傳輸門隔離。偏移電容驅(qū)動反饋晶體管的柵極，其驅(qū)動主要部分的輸出節(jié)點(diǎn)。反饋部分內(nèi)的自動調(diào)零流入晶體管在線性區(qū)域工作運(yùn)行，而主要部分內(nèi)的電流流入晶體管在飽和區(qū)域工作運(yùn)行。可以增加反沖電荷隔離晶體管用于電荷隔離。均衡輸出也可以被一個均衡傳輸門來均衡。由于折疊的反饋電阻安排，甚至可以支持一個非常低的電源電壓用于高速運(yùn)行，而且消除偏移。
文檔編號H03M1/44GK102412840SQ20111034358
公開日2012年4月11日 申請日期2011年11月3日 優(yōu)先權(quán)日2011年9月21日
發(fā)明者溫皓明, 溫錦泉, 王一濤, 鄺國權(quán), 陳桂枝 申請人:香港應(yīng)用科技研究院有限公司