專利名稱：Mic總線上的曼碼轉(zhuǎn)換方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種MIC總線上的曼碼轉(zhuǎn)換方法。
背景技術(shù)：
MIC總線是一種簡單、可靠的時間分割多路傳輸串行數(shù)據(jù)總線，是專門為解決惡劣的軍事環(huán)境中電力及數(shù)據(jù)分配和管理問題而開發(fā)的一種高可靠性現(xiàn)場總線，其非常適合應(yīng)用于需要可靠的負載和數(shù)據(jù)管理系統(tǒng)中，如坦克、軍用車輛、航空等系統(tǒng)中的數(shù)據(jù)管理與控制，過程控制、數(shù)據(jù)采集/傳輸和測試系統(tǒng)等。MIC總線為命令/響應(yīng)操作，總線控制器以傳輸一個命令到一個特定的遠程模塊來啟動一個通信周期。MIC總線命令和響應(yīng)均包括一系列32位曼徹斯特編碼的串行數(shù)據(jù)。 除執(zhí)行命令外的每條命令，都是一個串行單個數(shù)據(jù)字，如附圖1所示，其包括1位同步脈沖、 32位數(shù)據(jù)、1位奇偶校驗位；而執(zhí)行命令包含1條命令字和緊接著的1-32數(shù)據(jù)字。曼徹斯特編碼(Manchester Code)用電壓的變化表示0和1，規(guī)定在每個碼元的中間發(fā)生跳變高一低的跳變代表1，低一高的跳變代表0，如附圖2所示。每個碼元中間都要發(fā)生跳變，接收端可將此變化提取出來作為同步信號。這種編碼也稱為自同步碼 (Self-Synchronizing Code)0MIC總線控制器若要對各種命令進行解析，首先要做的就是必須將從MIC總線上接收到的串行曼碼轉(zhuǎn)換為32位并行數(shù)據(jù)后再送入?yún)f(xié)議處理模塊；當(dāng)MIC總線控制器對相應(yīng)命令做出響應(yīng)時，最后要做的也是將響應(yīng)的32位并行數(shù)據(jù)轉(zhuǎn)換為串行曼碼后送到MIC總線上傳輸。目前市面上可以找到一些專用的曼徹斯特編解碼電路，但功能實現(xiàn)及轉(zhuǎn)換機制只是串行到串行的碼制的轉(zhuǎn)換。MIC總線上命令和響應(yīng)中包含的是32位曼徹斯特編碼的串行數(shù)據(jù)，要與MIC總線的協(xié)議處理模塊通信，還需要串/并的相互轉(zhuǎn)換及復(fù)雜的接口電路。針對MIC總線控制器這樣的專用電路來說，需要一種針對性強、接口簡單的專用轉(zhuǎn)換方法來實現(xiàn)收發(fā)的功能。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種既可以實現(xiàn)碼制轉(zhuǎn)換，又可以實現(xiàn)串/并轉(zhuǎn)換，并可以直接與協(xié)議處理模塊直接接口的MIC總線上的曼碼轉(zhuǎn)換方法。為達到上述目的，本發(fā)明采用的技術(shù)方案是
一種MIC總線上的曼碼轉(zhuǎn)換方法，用于實現(xiàn)MIC總線與協(xié)議處理模塊的通信，即將由所述的MIC總線上接收的串行曼碼數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)后送入所述的協(xié)議處理模塊，或?qū)⑺龅膮f(xié)議處理模塊輸出的并行數(shù)據(jù)轉(zhuǎn)換為串行曼碼后送到所述的MIC總線上傳輸，所述的串行曼碼數(shù)據(jù)包括同步頭、串行數(shù)據(jù)字位、奇偶校驗位；所述的并行曼碼數(shù)據(jù)包括由所述的串行數(shù)據(jù)字位轉(zhuǎn)換而來的并行數(shù)據(jù)字位；
該方法通過發(fā)送模塊、接收模塊、使能模塊來實現(xiàn)所述的通信，所述的使能模塊分別與所述的發(fā)送模塊和所述的接收模塊相連接，使能信號通過所述的使能模塊控制所述的發(fā)送模塊和所述的接收模塊；
所述的接收模塊接收所述的MIC總線上的串行曼碼數(shù)據(jù)，并將所述的串行曼碼數(shù)據(jù)轉(zhuǎn)換為所述的并行曼碼數(shù)據(jù)后輸出至所述的協(xié)議處理模塊中；所述的發(fā)送模塊接收所述的協(xié)議處理模塊送入的所述的并行曼碼數(shù)據(jù)，并將所述的并行曼碼數(shù)據(jù)轉(zhuǎn)換為所述的串行曼碼數(shù)據(jù)后發(fā)送至所述的MIC總線上。優(yōu)選的，所述的接收模塊包括構(gòu)成解碼控制模塊的解碼模塊、與所述的解碼模塊的輸出端相連接的數(shù)據(jù)解析模塊；所述的接收模塊的工作包括如下步驟
①所述的解碼模塊由所述的MIC總線上接收所述的串行數(shù)據(jù)信息并提取出其同步頭， 再提取出所述的同步頭后的串行數(shù)據(jù)字位中每一位的中間跳變沿時刻的脈沖組并輸出；
②所述的數(shù)據(jù)解析模塊將所述的脈沖組通過移位解析出每一位的電平形成串行解碼數(shù)據(jù)，并將所述的串行解碼數(shù)據(jù)轉(zhuǎn)換為所述的并行曼碼數(shù)據(jù)。優(yōu)選的，所述的解碼控制模塊還包括與所述的數(shù)據(jù)解析模塊相連接的接收控制模塊，所述的接收控制模塊包括計時單元、校驗單元；
所述的計時單元對所述的并行曼碼數(shù)據(jù)的曼碼維持時間進行判斷，當(dāng)所述的曼碼維持時間超過曼碼所協(xié)議規(guī)定的時限時，所述的接收控制模塊輸出曼碼錯誤信號；
所述的檢驗?zāi)K對所述的并行曼碼數(shù)據(jù)計算出其奇偶校驗位并與所述的MIC總線上傳輸串行曼碼數(shù)據(jù)的的奇偶校驗位比較，當(dāng)二者不符時，所述的接收控制模塊輸出校驗位錯誤信號。優(yōu)選的，所述的解碼控制模塊還包括與所述的數(shù)據(jù)解析模塊相連接的狀態(tài)模塊， 當(dāng)所述的接收模塊接收所述的串行曼碼數(shù)據(jù)時，所述的狀態(tài)模塊輸出狀態(tài)指示信號。優(yōu)選的，所述的接收模塊包括兩路所述的解碼控制模塊，所述的兩路解碼控制模塊分別為第一路解碼控制模塊和第二路解碼控制模塊，所述的接收模塊還包括與所述的兩路解碼控制模塊的輸出端相連接的優(yōu)先權(quán)控制模塊；
當(dāng)僅有一路所述的解碼控制模塊輸出正確的并行曼碼數(shù)據(jù)時，所述的優(yōu)先權(quán)控制模塊選擇輸出所述的正確的并行曼碼數(shù)據(jù)，當(dāng)兩路所述的解碼控制模塊均輸出正確的并行曼碼數(shù)據(jù)時，所述的優(yōu)先權(quán)控制模塊選擇輸出所述的第一路解碼控制模塊所輸出的并行曼碼數(shù)據(jù)。優(yōu)選的，所述的接收模塊輸入有控制所述的并行曼碼數(shù)據(jù)輸出的第一控制信號。優(yōu)選的，所述的發(fā)送模塊的工作包括如下步驟
①所述的發(fā)送模塊首先在所述的并行曼碼數(shù)據(jù)的高位加上所述的同步頭，并在所述的并行曼碼數(shù)據(jù)的低位加上所述的奇偶校驗位，得到并行轉(zhuǎn)換數(shù)據(jù)；
②所述的發(fā)送模塊將所述的并行轉(zhuǎn)換數(shù)據(jù)進行并行到串行轉(zhuǎn)換，將其轉(zhuǎn)換為不歸零串行碼；
③將所述的不歸零串行碼的每一位在中間進行電平轉(zhuǎn)換，將其轉(zhuǎn)換為所述的串行曼碼數(shù)據(jù)。優(yōu)選的，所述的發(fā)送模塊包括兩路輸出，所述的兩路輸出由所述的使能信號控制。優(yōu)選的，所述的發(fā)送模塊將所述的串行曼碼數(shù)據(jù)輸出完成后，其產(chǎn)生發(fā)送完畢指示脈沖信號。
優(yōu)選的，所述的發(fā)送模塊輸入有控制所述的串行曼碼數(shù)據(jù)輸出的第二控制信號。由于上述技術(shù)方案運用，本發(fā)明與現(xiàn)有技術(shù)相比具有下列優(yōu)點由于本發(fā)明通過使能模塊控制的發(fā)送模塊和接收模塊來完成MIC總線與協(xié)議處理模塊的通信，既可以實現(xiàn)碼制的轉(zhuǎn)換，又可以實現(xiàn)串/并轉(zhuǎn)換，針對性強，接口簡單。


附圖1為MIC總線上的串行數(shù)據(jù)字格式示意圖。附圖2為MIC總線上曼徹斯特編碼的定義示意圖。附圖3為本發(fā)明的MIC總線上的曼碼轉(zhuǎn)換方法的總體原理框圖。附圖4為本發(fā)明的MIC總線上的曼碼轉(zhuǎn)換方法的解碼控制模塊的原理框圖。附圖5為本發(fā)明的MIC總線上的曼碼轉(zhuǎn)換方法的接收模塊的原理框圖。附圖6為本發(fā)明的MIC總線上的曼碼轉(zhuǎn)換方法的發(fā)送模塊的原理框圖。
具體實施例方式下面結(jié)合附圖所示的實施例對本發(fā)明作進一步描述。實施例一參見附圖3所示。一種MIC總線上的曼碼轉(zhuǎn)換方法，用于實現(xiàn)MIC總線與協(xié)議處理模塊的通信，即將由MIC總線上接收的串行曼碼數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)后送入?yún)f(xié)議處理模塊，或?qū)f(xié)議處理模塊輸出的并行數(shù)據(jù)轉(zhuǎn)換為串行曼碼后送到MIC總線上傳輸。串行曼碼數(shù)據(jù)包括一位同步頭、32位串行數(shù)據(jù)字位、一位奇偶校驗位。并行曼碼數(shù)據(jù)包括由32位串行數(shù)據(jù)字位轉(zhuǎn)換而來的32位并行數(shù)據(jù)字位。該方法通過發(fā)送模塊、接收模塊、使能模塊來實現(xiàn)通信。使能模塊分別與發(fā)送模塊和接收模塊相連接，使能信號通過使能模塊控制發(fā)送模塊和接收模塊的工作使能。接收模塊接收MIC總線上的串行曼碼數(shù)據(jù)，并將串行曼碼數(shù)據(jù)轉(zhuǎn)換為并行曼碼數(shù)據(jù)后輸出至協(xié)議處理模塊中；發(fā)送模塊接收協(xié)議處理模塊送入的并行曼碼數(shù)據(jù)，并將并行曼碼數(shù)據(jù)轉(zhuǎn)換為串行曼碼數(shù)據(jù)后發(fā)送至MIC總線上。參見附圖4和附圖5所示，接收模塊輸入有控制并行曼碼數(shù)據(jù)輸出的第一控制信號。接收模塊包括兩路解碼控制模塊，分別為第一路解碼控制模塊和第二路解碼控制模塊， 接收模塊還包括與兩路解碼控制模塊的輸出端相連接的優(yōu)先權(quán)控制模塊。解碼控制模塊包括解碼模塊、與解碼模塊的輸出端相連接的數(shù)據(jù)解析模塊、與數(shù)據(jù)解析模塊相連接的接收控制模塊、與數(shù)據(jù)解析模塊相連接的狀態(tài)模塊。接收控制模塊包括計時單元、校驗單元。接收模塊的每一路接收控制模塊的工作包括如下步驟
①當(dāng)接收使能信號有效時，接收模塊工作，接收曼碼輸入。解碼模塊由MIC總線上接收串行數(shù)據(jù)信息并提取出其同步頭，再提取出同步頭后的串行數(shù)據(jù)字位中每一位的中間跳變沿時刻的脈沖組并輸出；
②數(shù)據(jù)解析模塊將脈沖組通過移位解析出每一位的電平形成串行解碼數(shù)據(jù)，并將串行解碼數(shù)據(jù)轉(zhuǎn)換為并行曼碼數(shù)據(jù)。當(dāng)接收模塊接收串行曼碼數(shù)據(jù)時，狀態(tài)模塊輸出狀態(tài)指示信號。計時單元對并行曼碼數(shù)據(jù)的曼碼維持時間進行判斷，當(dāng)曼碼維持時間超過曼碼所協(xié)議規(guī)定的時限時，接收控制模塊輸出曼碼錯誤信號。檢驗?zāi)K對并行曼碼數(shù)據(jù)計算出其奇偶校驗位并與MIC總線上傳輸串行曼碼數(shù)據(jù)的的奇偶校驗位比較，當(dāng)二者不符時，接收控制模塊輸出校驗位錯誤信號。當(dāng)僅有一路解碼控制模塊輸出正確的并行曼碼數(shù)據(jù)時，優(yōu)先權(quán)控制模塊選擇輸出正確的并行曼碼數(shù)據(jù)，當(dāng)兩路解碼控制模塊均輸出正確的并行曼碼數(shù)據(jù)時，優(yōu)先權(quán)控制模塊選擇輸出第一路解碼控制模塊所輸出的并行曼碼數(shù)據(jù)。發(fā)送模塊輸入有控制串行曼碼數(shù)據(jù)輸出的第二控制信號。其工作包括如下步驟
①發(fā)送模塊首先在并行曼碼數(shù)據(jù)的高位加上同步頭，并在并行曼碼數(shù)據(jù)的低位加上奇偶校驗位，得到并行轉(zhuǎn)換數(shù)據(jù)；
②發(fā)送模塊將并行轉(zhuǎn)換數(shù)據(jù)進行并行到串行轉(zhuǎn)換，將其轉(zhuǎn)換為不歸零串行碼；
③將不歸零串行碼的每一位在中間進行電平轉(zhuǎn)換，將其轉(zhuǎn)換為串行曼碼數(shù)據(jù)。發(fā)送模塊包括兩路輸出，兩路輸出由使能信號控制。發(fā)送模塊將串行曼碼數(shù)據(jù)輸出完成后，其產(chǎn)生發(fā)送完畢指示脈沖信號。發(fā)送模塊工作時，接收模塊不使能，即接收模塊不工作，不接收曼碼輸入。上述實施例只為說明本發(fā)明的技術(shù)構(gòu)思及特點，其目的在于讓熟悉此項技術(shù)的人士能夠了解本發(fā)明的內(nèi)容并據(jù)以實施，并不能以此限制本發(fā)明的保護范圍。凡根據(jù)本發(fā)明精神實質(zhì)所作的等效變化或修飾，都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種MIC總線上的曼碼轉(zhuǎn)換方法，用于實現(xiàn)MIC總線與協(xié)議處理模塊的通信，即將由所述的MIC總線上接收的串行曼碼數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)后送入所述的協(xié)議處理模塊，或?qū)⑺龅膮f(xié)議處理模塊輸出的并行數(shù)據(jù)轉(zhuǎn)換為串行曼碼后送到所述的MIC總線上傳輸，所述的串行曼碼數(shù)據(jù)包括同步頭、串行數(shù)據(jù)字位、奇偶校驗位；所述的并行曼碼數(shù)據(jù)包括由所述的串行數(shù)據(jù)字位轉(zhuǎn)換而來的并行數(shù)據(jù)字位；其特征在于該方法通過發(fā)送模塊、接收模塊、使能模塊來實現(xiàn)所述的通信，所述的使能模塊分別與所述的發(fā)送模塊和所述的接收模塊相連接，使能信號通過所述的使能模塊控制所述的發(fā)送模塊和所述的接收模塊；所述的接收模塊接收所述的MIC總線上的串行曼碼數(shù)據(jù)，并將所述的串行曼碼數(shù)據(jù)轉(zhuǎn)換為所述的并行曼碼數(shù)據(jù)后輸出至所述的協(xié)議處理模塊中；所述的發(fā)送模塊接收所述的協(xié)議處理模塊送入的所述的并行曼碼數(shù)據(jù)，并將所述的并行曼碼數(shù)據(jù)轉(zhuǎn)換為所述的串行曼碼數(shù)據(jù)后發(fā)送至所述的MIC總線上。
2.根據(jù)權(quán)利要求1所述的MIC總線上的曼碼轉(zhuǎn)換方法，其特征在于所述的接收模塊包括構(gòu)成解碼控制模塊的解碼模塊、與所述的解碼模塊的輸出端相連接的數(shù)據(jù)解析模塊; 所述的接收模塊的工作包括如下步驟①所述的解碼模塊由所述的MIC總線上接收所述的串行數(shù)據(jù)信息并提取出其同步頭， 再提取出所述的同步頭后的串行數(shù)據(jù)字位中每一位的中間跳變沿時刻的脈沖組并輸出；②所述的數(shù)據(jù)解析模塊將所述的脈沖組通過移位解析出每一位的電平形成串行解碼數(shù)據(jù)，并將所述的串行解碼數(shù)據(jù)轉(zhuǎn)換為所述的并行曼碼數(shù)據(jù)。
3.根據(jù)權(quán)利要求2所述的MIC總線上的曼碼轉(zhuǎn)換方法，其特征在于所述的解碼控制模塊還包括與所述的數(shù)據(jù)解析模塊相連接的接收控制模塊，所述的接收控制模塊包括計時單元、校驗單元；所述的計時單元對所述的并行曼碼數(shù)據(jù)的曼碼維持時間進行判斷，當(dāng)所述的曼碼維持時間超過曼碼所協(xié)議規(guī)定的時限時，所述的接收控制模塊輸出曼碼錯誤信號；所述的檢驗?zāi)K對所述的并行曼碼數(shù)據(jù)計算出其奇偶校驗位并與所述的MIC總線上傳輸串行曼碼數(shù)據(jù)的的奇偶校驗位比較，當(dāng)二者不符時，所述的接收控制模塊輸出校驗位錯誤信號。
4.根據(jù)權(quán)利要求2所述的MIC總線上的曼碼轉(zhuǎn)換方法，其特征在于所述的解碼控制模塊還包括與所述的數(shù)據(jù)解析模塊相連接的狀態(tài)模塊，當(dāng)所述的接收模塊接收所述的串行曼碼數(shù)據(jù)時，所述的狀態(tài)模塊輸出狀態(tài)指示信號。
5.根據(jù)權(quán)利要求2所述的MIC總線上的曼碼轉(zhuǎn)換方法，其特征在于所述的接收模塊包括兩路所述的解碼控制模塊，所述的兩路解碼控制模塊分別為第一路解碼控制模塊和第二路解碼控制模塊，所述的接收模塊還包括與所述的兩路解碼控制模塊的輸出端相連接的優(yōu)先權(quán)控制模塊；當(dāng)僅有一路所述的解碼控制模塊輸出正確的并行曼碼數(shù)據(jù)時，所述的優(yōu)先權(quán)控制模塊選擇輸出所述的正確的并行曼碼數(shù)據(jù)，當(dāng)兩路所述的解碼控制模塊均輸出正確的并行曼碼數(shù)據(jù)時，所述的優(yōu)先權(quán)控制模塊選擇輸出所述的第一路解碼控制模塊所輸出的并行曼碼數(shù)據(jù)。
6.根據(jù)權(quán)利要求1所述的MIC總線上的曼碼轉(zhuǎn)換方法，其特征在于所述的接收模塊輸入有控制所述的并行曼碼數(shù)據(jù)輸出的第一控制信號。
7.根據(jù)權(quán)利要求1所述的MIC總線上的曼碼轉(zhuǎn)換方法，其特征在于所述的發(fā)送模塊的工作包括如下步驟①所述的發(fā)送模塊首先在所述的并行曼碼數(shù)據(jù)的高位加上所述的同步頭，并在所述的并行曼碼數(shù)據(jù)的低位加上所述的奇偶校驗位，得到并行轉(zhuǎn)換數(shù)據(jù)；②所述的發(fā)送模塊將所述的并行轉(zhuǎn)換數(shù)據(jù)進行并行到串行轉(zhuǎn)換，將其轉(zhuǎn)換為不歸零串行碼；③將所述的不歸零串行碼的每一位在中間進行電平轉(zhuǎn)換，將其轉(zhuǎn)換為所述的串行曼碼數(shù)據(jù)。
8.根據(jù)權(quán)利要求7所述的MIC總線上的曼碼轉(zhuǎn)換方法，其特征在于所述的發(fā)送模塊包括兩路輸出，所述的兩路輸出由所述的使能信號控制。
9.根據(jù)權(quán)利要求1所述的MIC總線上的曼碼轉(zhuǎn)換方法，其特征在于所述的發(fā)送模塊將所述的串行曼碼數(shù)據(jù)輸出完成后，其產(chǎn)生發(fā)送完畢指示脈沖信號。
10.根據(jù)權(quán)利要求1所述的MIC總線上的曼碼轉(zhuǎn)換方法，其特征在于所述的發(fā)送模塊輸入有控制所述的串行曼碼數(shù)據(jù)輸出的第二控制信號。
全文摘要
本發(fā)明涉及一種MIC總線上的曼碼轉(zhuǎn)換方法，用于實現(xiàn)MIC總線與協(xié)議處理模塊的通信，串行曼碼數(shù)據(jù)包括同步頭、串行數(shù)據(jù)字位、奇偶校驗位；并行曼碼數(shù)據(jù)包括由串行數(shù)據(jù)字位轉(zhuǎn)換而來的并行數(shù)據(jù)字位；該方法通過發(fā)送模塊、接收模塊、使能模塊來實現(xiàn)通信，使能信號通過使能模塊控制發(fā)送模塊和接收模塊；接收模塊接收MIC總線上的串行曼碼數(shù)據(jù)，并將其轉(zhuǎn)換為并行曼碼數(shù)據(jù)后輸出至協(xié)議處理模塊中；發(fā)送模塊接收協(xié)議處理模塊送入的并行曼碼數(shù)據(jù)，并將其轉(zhuǎn)換為串行曼碼數(shù)據(jù)后發(fā)送至MIC總線上。本發(fā)明通過使能模塊控制的發(fā)送模塊和接收模塊來完成MIC總線與協(xié)議處理模塊的通信，既可以實現(xiàn)碼制的轉(zhuǎn)換，又可以實現(xiàn)串/并轉(zhuǎn)換，針對性強，接口簡單。
文檔編號H03M5/12GK102394655SQ20111033651
公開日2012年3月28日 申請日期2011年10月31日 優(yōu)先權(quán)日2011年10月31日
發(fā)明者張磊, 汪健, 王少軒, 趙忠惠, 陳亞寧 申請人:中國兵器工業(yè)集團第二一四研究所蘇州研發(fā)中心