專利名稱：基于數(shù)字前臺校正的快閃型模數(shù)轉換器及模數(shù)轉換方法
技術領域：
本發(fā)明涉及一種基于數(shù)字前臺校正的快閃型模數(shù)轉換器及模數(shù)轉換方法，特別涉及一種使用結合數(shù)字自校準算法的線性脈沖寬度調制時間域比較器，消除由工藝失配誤差引起的比較閾值偏移和不單調的快閃型模數(shù)轉換器。
背景技術：
快閃型是模數(shù)轉換器中一種廣泛應用的類型，不僅能夠獨立作為單芯片使用，而且還是其他類型模數(shù)轉換器(流水線型、逐次逼近型等)的重要組成部分。這種模數(shù)轉換器適合低精度高速度的應用，有結構簡單、數(shù)據(jù)延時短和吞吐率高等優(yōu)點，同時也有功耗效率低、面積大等缺點。由于不可消除的工藝失配誤差的存在，需要增加比較器尺寸來減小這種非理想因素的影響，而比較器又是快閃型模數(shù)轉換器的主要原件，這樣會進一步增加芯片面積和功耗以及輸入電容負載。與此同時，在深亞微米工藝下傳統(tǒng)比較器的設計受到了本征增益和信號擺幅下降的限制，變得更加困難?？扉W型模數(shù)轉換器的比較閾值由分壓電阻和比較器共同決定，如果出現(xiàn)不單調，就會出現(xiàn)編碼電路無法處理的碼字，導致整體性能下降明顯。即使采用犧牲編碼速度的格雷碼編碼比較器輸出的原始溫度碼，最多也只能容忍一個閾值的不單調。

發(fā)明內容
本發(fā)明目的在于，通過使用一種數(shù)字前臺校正算法和線性脈沖寬度調制時間域比較器及模數(shù)轉換方法，在提高功耗效率的前提下，修正快閃型模數(shù)轉換器比較閾值的不單調，減小芯片面積，并且能夠適用于深亞微米工藝的低電源電壓。本發(fā)明是采用以下技術手段實現(xiàn)的—種基于數(shù)字前臺校正的快閃型模數(shù)轉換器，包含分壓電阻陣列、線性脈沖寬度調制時間域比較器、編碼電路和數(shù)字前臺校正電路。分組電阻陣列包含2n_1個相同大小的串聯(lián)電阻，輸入?yún)⒖茧妷篤ref+和參考電壓Vref-得到模數(shù)轉換器所需的另外2n-2個比較閾值。線性脈沖寬度調制時間域比較器包括采樣保持電路、放電電流源、過零判斷電路和D觸發(fā)器，采樣保持電路連接至過零判斷電路和放電電流源構成線性脈沖寬度調制電路；待比較的兩個輸入信號通過兩個相同的線性脈沖寬度調制電路分別輸入到D觸發(fā)器的數(shù)據(jù)和時鐘輸入端，其中前述采樣保持電路包含一個開關(Si)、一個PMOS管(M4)、一個NMOS管(M5)和一個電容(C)，其中輸入信號經(jīng)過前述開關(Si)連接到前述電容(C)的上極板；前述PMOS管(M4)和NMOS管(M5)作為虛擬開關連接到前述電容(C)的上極板；前述放電電流源包含一個NMOS管(Ml)，柵極連接固定偏置，源極連接到地，漏極連接到前述電容(C)的上極板；
前述過零判斷電路包含兩個反相器(附，擬)、一個PMOS管(ΙΟ)、一個NMOS管(M2)和一個由w個控制字調節(jié)大小的可調電阻(R)，其中前述PMOS管(ΙΟ)的源極連接到前述可調電阻(R)的一端，柵極由采樣時鐘控制，漏極連接到前述NMOS管(IC)的漏極；前述可調電阻(R)的另一端連接到電源；前述NMOS管(M2)的柵極連接到前述電容(C)的上極板，漏極通過前述的兩個反相器級聯(lián)輸出。編碼電路通過組合邏輯實現(xiàn)將前述比較器二進制比較結果(溫度碼)到模數(shù)轉換器數(shù)字輸出的轉換?；跀?shù)字前臺校正的快閃型模數(shù)轉換方法，包括如下步驟步驟1 電路上電后，將所有時間域比較器中的脈沖寬度調制模塊初始化，選通數(shù)字校正模式。步驟2 以比較閾值最低的一個為基準，把所有相鄰比較閾值按照從小到大的順序兩兩進行比較如果比較結果為正，不需要處理；如果比較結果為負，則調節(jié)較高的比較閾值對應的脈沖寬度調制電路中的可調電阻，增加其輸出脈寬，相應地等效于提高比較閾值。步驟3 重復步驟2數(shù)次，切換到正常模式。本發(fā)明與現(xiàn)有技術相比，具有以下明顯的優(yōu)勢和有益效果本發(fā)明使用基于線性脈沖寬度調制的時間域比較器及模數(shù)轉換方法，能夠工作在低電壓下(小于1伏)，將電壓差轉換成脈沖寬度差在時間域進行比較，提高了功耗效率，而且相對于傳統(tǒng)比較器芯片面積和輸入電容更小。相應地，與之匹配的數(shù)字前臺校正電路，上電之后只需要工作一次就能完成對比較閾值單調性的修正，并且數(shù)字校正不會影響比較器的速率，引入較少額外電路就能完成設計功能。綜上所述，本發(fā)明實現(xiàn)了低電壓低功耗快閃型模數(shù)轉換器，減小了芯片面積，通過數(shù)字校正克服了比較閾值不單調帶來的負面影響。本發(fā)明并不限于上述實施例，可以在不偏離本發(fā)明的范圍和精神的情況下對其進行修改和變化。


圖1為線性脈沖寬度調制時間域比較器的結構框圖；圖2為線性脈沖寬度調制電路圖；圖3為本發(fā)明基于數(shù)字前臺校正的快閃型模數(shù)轉換器的結構框圖；圖4為本發(fā)明使用基于線性脈沖寬度調制的時間域比較器模數(shù)轉換方法的數(shù)字前臺校正的流程圖；圖5為本發(fā)明實施例中模擬多路開關的電路圖；圖6為本發(fā)明實施例中數(shù)字控制可調電阻的電路圖；圖7為本發(fā)明實施例中時間域比較器失配誤差的蒙特卡洛仿真結果示意圖；圖8為本發(fā)明實施例中數(shù)字前臺校正前后比較閾值仿真結果對比示意圖；圖9為本發(fā)明實施例中模數(shù)轉換器輸出的快速傅里葉轉換仿真結果示意圖。符號說明101 采樣保持電路；102 放電電流源；103 線性脈沖寬度調制；
201 冗余開關(dummy switch)；301 分壓電阻陣列；302 線性脈沖寬度調制時間域比較器；303 編碼電路；304 數(shù)字前臺校正電路；305 線性脈沖寬度調制；306 :D觸發(fā)器；307 模擬多路開關。具體實施方法以下結合說明書附圖對本發(fā)明的具體實施例加以說明如圖3所示，本發(fā)明基于數(shù)字前臺校正的快閃型模數(shù)轉換器的結構框圖；包括分壓電阻陣列、線性脈沖寬度調制時間域比較器、編碼電路和數(shù)字前臺校正電路。圖1給出了時間域比較器的結構框圖。時間域比較器包含線性脈沖寬度調制和D觸發(fā)器。圖2給出了線性脈沖寬度調制電路圖。線性脈沖寬度調制電路包含采樣保持電路；放電電流源；過零檢測電路。編碼電路用于將比較器陣列輸出的2N_1位溫度碼轉換為N位二進制碼，使用簡單的組合邏輯實現(xiàn)。圖4給出了數(shù)字前臺校正算法的流程圖。本發(fā)明實施例中使用的模擬多路開關電路和數(shù)字控制可調電阻分別如圖5和圖6所示。本發(fā)明實施例中的快閃型模數(shù)轉換器在65納米CMOS工藝下實現(xiàn)，解析率為6比特，采樣率為125兆赫茲，電源電壓為1伏，功耗為655微瓦，芯片面積為0. 09平方毫米。實施本發(fā)明的關鍵在于時間域比較器和數(shù)字前臺校正電路之間的折中減小比較器的尺寸(圖2中NMOS管M2的尺寸)可以減小模數(shù)轉換器輸入負載電容、降低整體功耗、增加轉換速率，但是帶來的問題是失配誤差增大，這樣可調電阻就需要更多位數(shù)的控制字，循環(huán)的次數(shù)增加，完成數(shù)字校正的時間也相應的變長，于此同時，數(shù)字部分的面積增加，甚至超過模擬部分。因此，需要綜合考慮設計時間域比較器和數(shù)字前臺校正電路。本發(fā)明實施例中通過失配誤差的蒙特卡洛仿真來確定時間域比較器的尺寸。通過100次仿真的統(tǒng)計結果(如圖7所示)得到比較器閾值偏移的標準差是一個最小解析度(LSB)。將其帶入到在matlab中建立的模型模擬未校正比較器閾值的偏移，將其歸一化后如圖8中虛線所示?？梢钥闯瞿?shù)轉換器的閾值多處出現(xiàn)不單調，這時的有效比特數(shù)不足2，遠遠低于設計需求，必須用數(shù)字電路校正閾值偏差。經(jīng)過數(shù)字前臺校正之后的閾值如圖8中實線所示，不單調的情況已經(jīng)完全消除。相應地，對模數(shù)轉換器數(shù)字輸出做快速傅里葉變換如圖9所示，有效比特數(shù)為5. 5左右。數(shù)字電路部分基于圖4所示的流程圖，使用Verilog HDL編程綜合得到，通過自動布局布線用ASIC電路在片上實現(xiàn)。數(shù)字控制可調電阻使用圖6所示的電路實現(xiàn)，數(shù)字前臺校正的控制信號經(jīng)過解碼得到一串只含有一個低電平的序列，確保所有的開關(如圖中的PMOS管)中只有一個閉合，其他全都處于關斷狀態(tài)。通過調節(jié)線性脈沖寬度調制電路中電阻R的大小，可以改變NMOS管M2的漏極電流，起到控制脈沖寬度的作用。相鄰開關之間的電阻能夠在其接入電路前后完成一個最小解析度的調節(jié)精度。
權利要求
1.一種基于數(shù)字前臺校正的快閃型模數(shù)轉換器，包含分壓電阻陣列、線性脈沖寬度調制時間域比較器、編碼電路和數(shù)字前臺校正電路；其特征在于所述的分組電阻陣列包含2N-1個相同大小的串聯(lián)電阻，輸入?yún)⒖茧妷篤ref+和參考電壓Vref-得到模數(shù)轉換器所需的另外2N-2個比較閾值；所述的線性脈沖寬度調制時間域比較器包括采樣保持電路、放電電流源、過零判斷電路和D觸發(fā)器，采樣保持電路連接至過零判斷電路和放電電流源構成線性脈沖寬度調制電路；待比較的兩個輸入信號通過兩個相同的線性脈沖寬度調制電路分別輸入到D觸發(fā)器的數(shù)據(jù)和時鐘輸入端，其中所述的采樣保持電路，輸入信號經(jīng)過前述開關(Si)連接到電容(C)的上極板；前述PMOS管(M4)和NMOS管(M5)作為虛擬開關連接到電容(C)的上極板；所述的放電電流源包含一個NMOS管(Ml)，柵極連接固定偏置，源極連接到地，漏極連接到電容(C)的上極板；所述的過零判斷電路，PMOS管(M3)的源極連接到可調電阻(R)的一端，柵極由采樣時鐘控制，漏極連接到NMOS管(M2)的漏極；前述可調電阻(R)的另一端連接到電源；NMOS管(M2)的柵極連接到電容(C)的上極板，漏極通過前述的兩個反相器級聯(lián)輸出；所述編碼電路通過組合邏輯實現(xiàn)將前述比較器二進制溫度碼的比較結果到模數(shù)轉換器數(shù)字輸出的轉換。
2.根據(jù)權利要求1所述的基于數(shù)字前臺校正的快閃型模數(shù)轉換方法，其特征在于包括以下步驟步驟1 電路上電后，將所有時間域比較器中的脈沖寬度調制模塊初始化，選通數(shù)字校正模式；步驟2 以比較閾值最低的一個為基準，把所有相鄰比較閾值按照從小到大的順序兩兩進行比較如果比較結果為正，不需要處理；如果比較結果為負，則調節(jié)較高的比較閾值對應的脈沖寬度調制電路中的可調電阻，增加其輸出脈寬，相應地等效于提高比較閾值；步驟3 重復步驟2數(shù)次，切換到正常模式。
全文摘要
本發(fā)明公開了一種基于數(shù)字前臺校正的快閃型模數(shù)轉換器及模數(shù)轉換方法，包含分壓電阻陣列、線性脈沖寬度調制時間域比較器、編碼電路和數(shù)字前臺校正電路；線性脈沖寬度調制時間域比較器包括采樣保持電路、放電電流源、過零判斷電路和D觸發(fā)器，將電壓信號轉換成脈寬信號，用D觸發(fā)器完成比較；編碼電路簡化后可以直接將比較器輸出的溫度碼轉化為模數(shù)轉換器輸出的二進制碼，省去了中間通過復雜編碼提高對比較閾值不單調容忍程度的環(huán)節(jié)；算法能夠快速收斂，并且降低了對于比較器輸入管尺寸的設計需求，減小了芯片面積、功耗和輸入負載電容，上電后運行一次即可完成校正功能，不會增加額外功耗。
文檔編號H03M1/44GK102386925SQ20111028131
公開日2012年3月21日 申請日期2011年9月21日 優(yōu)先權日2011年9月21日
發(fā)明者林平分, 黃冠中 申請人:北京工業(yè)大學