專利名稱：數(shù)據(jù)傳輸裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)傳輸技術(shù)，特別涉及由數(shù)字時鐘域至模擬時鐘域的數(shù)據(jù)傳輸裝置及方法。
背景技術(shù)：
現(xiàn)有技術(shù)中以例如FPGA (Field-Programmable Gate Array,現(xiàn)場可編程門陣列)等IC(integrated circuit,集成電路)器件所實現(xiàn)的數(shù)據(jù)傳輸裝置中通常會涉及在數(shù)字時鐘域與模擬時鐘域之間的數(shù)據(jù)傳輸。其中，對于從數(shù)字時鐘域向模擬時鐘域的同頻數(shù)據(jù)傳輸，現(xiàn)有的數(shù)據(jù)傳輸裝置需要通過在數(shù)字時鐘域與模擬時鐘域的接口處利用模擬時鐘對數(shù)據(jù)信號進行重采樣。而且，現(xiàn)有的數(shù)據(jù)傳輸裝置還需要使模擬時鐘相比于數(shù)字時鐘具有一定的可靠重采樣延時，并利用該可靠重采樣延時來確保數(shù)據(jù)重采樣的正確性。
為了滿足上述可靠重采樣延時，現(xiàn)有的數(shù)據(jù)傳輸裝置通常從如下的兩種方式中任選其一方式一、通過時延電路來約束模擬時鐘與數(shù)字時鐘的相位關(guān)系；方式二、利用PLL(PhaseLocked Loop,鎖相環(huán))/DLL(Delay Locked Loop,鎖延時環(huán))電路對模擬時鐘與數(shù)字時鐘進行同步，本文中出現(xiàn)的“/”表示“或”的關(guān)系。圖I為現(xiàn)有技術(shù)中的一種數(shù)據(jù)傳輸裝置的框架結(jié)構(gòu)示意圖。如圖I所示的數(shù)據(jù)傳輸裝置采用上述方式一來滿足上述可靠重采樣延時、并包括時延電路11和數(shù)據(jù)重采樣電路12。時延電路11用于通過對數(shù)字時鐘信號Clk_d進行時延約束得到與數(shù)字時鐘信號clk_d同頻、并以可靠重采樣延時td_ck的時長(可靠重采樣延時td_ck的時長通常小于數(shù)字時鐘信號clk_d的半個時鐘周期)延遲于數(shù)字時鐘信號clk_d的模擬時鐘信號clk_ana,即模擬時鐘信號clk_ana與數(shù)字時鐘信號clk_d來自同一時鐘源；數(shù)據(jù)重米樣電路12用于通過對來自數(shù)字時鐘域的數(shù)字數(shù)據(jù)信號data_d(以data_d具有η個數(shù)據(jù)比特位為例、本文中出現(xiàn)的用于表示數(shù)值的η為大于I的正整數(shù))以模擬時鐘信號clk_ana為采樣時鐘進行采樣得到輸出至模擬時鐘域的與數(shù)字數(shù)據(jù)信號data_d同頻的模擬數(shù)據(jù)信號data_ana (data_ana同樣具有η個數(shù)據(jù)比特位)。圖2為如圖I所示的數(shù)據(jù)傳輸裝置的內(nèi)部時序示意圖。如圖2所示，以作為采樣時鐘的模擬時鐘信號clk_ana的上升沿為米樣時刻為例，由于模擬時鐘信號clk_ana以可靠重采樣延時td_ck的時長延遲于數(shù)字時鐘信號clk_d，因而模擬時鐘信號clk_ana的上升沿相比于數(shù)字時鐘信號clk_d相應地就會延遲一個可靠重采樣延時td_ck的時長，從而使數(shù)據(jù)重采樣電路12在模擬時鐘信號clk_ana的各上升沿對應的采樣時刻t21 t23能夠可靠地采樣到數(shù)字數(shù)據(jù)信號data_d。然而，由于時延電路11在不同工藝的IC器件的具體實現(xiàn)方式會各不相同，因而如圖I所示的采用上述方式一來滿足上述可靠重采樣延時的數(shù)據(jù)傳輸裝置的可移植性不高。圖3為現(xiàn)有技術(shù)中的另一種數(shù)據(jù)傳輸裝置的框架結(jié)構(gòu)示意圖。如圖3所示的數(shù)據(jù)傳輸裝置采用上述方式二采用上述方式一來滿足上述可靠重采樣延時、并包括PLL/DLL電路31和數(shù)據(jù)重采樣電路32。PLL/DLL電路31用于通過對數(shù)字時鐘信號clk_d進行PLL/DLL處理得到與數(shù)字時鐘信號clk_d同頻、并以半個時鐘周期延遲于數(shù)字時鐘信號clk_d的模擬時鐘信號clk_ana,即模擬時鐘信號clk_ana與數(shù)字時鐘信號clk_d來自同一時鐘源；數(shù)據(jù)重采樣電路32用于通過對來自數(shù)字時鐘域的數(shù)字數(shù)據(jù)信號data_d以模擬時鐘信號clk_ana為采樣時鐘進行采樣得到輸出至模擬時鐘域的與數(shù)字數(shù)據(jù)信號data_d同頻的模擬數(shù)據(jù)信號data_ana。圖4為如圖3所示的數(shù)據(jù)傳輸裝置的內(nèi)部時序示意圖。如圖4所示，以作為采樣時鐘的模擬時鐘信號clk_ana的上升沿為米樣時刻為例，由于模擬時鐘信號clk_ana延遲于數(shù)字時鐘信號clk_d半個時鐘周期，因而模擬時鐘信號clk_ana的上升沿相比于數(shù)字時鐘信號clk_d延遲的半個時鐘周期的時長明顯大于可靠重采樣延時td_ck的時長，從而使數(shù)據(jù)重采樣電路32在模擬時鐘信號clk_ana的各上升沿對應的采樣時刻t41 t43能夠更可靠地采樣到數(shù)字數(shù)據(jù)信號data_d?？梢姡鐖D3所示的采用上述方式二來滿足上述可靠重采樣延時的數(shù)據(jù)傳輸裝置 中不需要設置如圖I所示的時延電路，因而該數(shù)據(jù)傳輸裝置適用于各種工藝的IC器件、并具有較高的可移植性。但是，如圖3所示的采用上述方式二來滿足上述可靠重采樣延時的數(shù)據(jù)傳輸裝置需要利用獨立的PLL/DLL電路31，而PLL/DLL電路31的面積和功耗都比較高，這就在一定程度上增加了硬件成本。也就是說，現(xiàn)有的數(shù)據(jù)傳輸裝置無法同時兼顧較高的可移植性以及較低的成本。同樣地，現(xiàn)有技術(shù)中在IC器件內(nèi)實現(xiàn)的數(shù)據(jù)傳輸方法中也會涉及在數(shù)字時鐘域與模擬時鐘域之間的數(shù)據(jù)傳輸。而對于從數(shù)字時鐘域向模擬時鐘域的數(shù)據(jù)傳輸，現(xiàn)有的數(shù)據(jù)傳輸方法同樣需要通過在數(shù)字時鐘域與模擬時鐘域的接口處進行數(shù)據(jù)重采樣。并且，現(xiàn)有的數(shù)據(jù)傳輸方法為了確保所傳輸?shù)臄?shù)據(jù)的正確性，在進行數(shù)據(jù)重采樣時也只能利用上述方式一或方式二來滿足可靠重米樣延時。從而，現(xiàn)有的數(shù)據(jù)傳輸方法同樣無法同時兼顧較高的可移植性以及較低的成本。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種數(shù)據(jù)傳輸裝置及方法，能夠以較高的可移植性以及較低的成本實現(xiàn)數(shù)字域至模擬域的數(shù)據(jù)傳輸中的數(shù)據(jù)重采樣。根據(jù)本發(fā)明的第一方面，提供一種數(shù)據(jù)傳輸裝置，包括時鐘采樣電路、邏輯整合電路、數(shù)據(jù)預采樣電路、以及數(shù)據(jù)重采樣電路；所述時鐘采樣電路用于以高頻時鐘信號為采樣時鐘，對輸入的數(shù)字時鐘信號順序進行至少三級采樣、并輸出第一采樣時鐘信號和第二采樣時鐘信號；其中，所述高頻信號的頻率為第一頻率，所述數(shù)字時鐘信號、所述第一采樣時鐘信號、所述第二采樣時鐘信號的頻率均為第二頻率，所述第一頻率為所述第二頻率的至少三倍；所述第一采樣時鐘信號以第一延時延遲于所述數(shù)字時鐘信號、所述第二米樣時鐘信號以第二延時延遲于所述第一米樣時鐘信號，所述第一延時大于等于預設的可靠重采樣延時、所述第二延時至少為所述第一頻率的半個時鐘周期；所述邏輯整合電路用于對輸入的所述第一采樣時鐘信號和所述第二采樣時鐘信號進行邏輯整合、并輸出選通信號；其中，所述選通信號的有效時長等于所述第二延時；
所述數(shù)據(jù)預采樣電路用于以所述高頻時鐘信號為采樣時鐘，對所述選通信號有效時輸入的數(shù)字數(shù)據(jù)信號進行采樣以及采樣保持、并輸出預采樣數(shù)據(jù)信號；其中，所述數(shù)字數(shù)據(jù)信號和所述采樣數(shù)據(jù)信號的頻率均為所述第二頻率；所述數(shù)據(jù)重采樣電路用于以模擬時鐘信號為采樣時鐘，對輸入的所述預采樣數(shù)據(jù)信號進行采樣、并輸出模擬數(shù)據(jù)信號；其中，所述模擬時鐘信號和所述模擬數(shù)據(jù)信號的頻率均為所述第二頻率。優(yōu)選地，所述第二延時為所述第一頻率的一個時鐘周期。優(yōu)選地，所述時鐘采樣電路包括順序串聯(lián)的至少三個第一 D觸發(fā)器；每個第一 D觸發(fā)器分別用于以所述高頻時鐘信號為采樣時鐘對輸入的所述數(shù)字時鐘信號進行該第一D觸發(fā)器的排列位置所對應的一級采樣、并由其中一個第一 D觸發(fā)器輸出所述第一采樣時鐘信號、由另一個第一 D觸發(fā)器輸出所述第二采樣時鐘信號；其中，所述一個第一 D觸發(fā)器與排列在第一位的第一D觸發(fā)器之間的采樣級差延時大于等于所述可靠重采樣延時，所述另一個第一 D觸發(fā)器與所述一個第一 D觸發(fā)器之間的采樣級差延時為所述第二延時。 優(yōu)選地，所述邏輯整合電路包括非門和與門；所述非門用于將所述第一采樣時鐘信號和所述第二采樣時鐘信號中的任一個通過邏輯非運算實現(xiàn)反向；所述與門用于對所述第一采樣時鐘信號和所述第二采樣時鐘信號中被反向的一個與另一個進行邏輯與運算、并輸出所述選通信號。優(yōu)選地，所述數(shù)據(jù)預采樣電路包括相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干多路選擇開關(guān)、以及相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干第二 D觸發(fā)器；每個多路選擇開關(guān)用于在所述選通信號有效時將其一路輸入接收的所述數(shù)字數(shù)據(jù)信號的對應數(shù)據(jù)比特位傳遞至對應的第二 D觸發(fā)器、以及在所述選通信號無效時將其另一路輸入接收的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位傳遞至對應的第二 D觸發(fā)器；每個第二 D觸發(fā)器用于以所述高頻時鐘信號為采樣時鐘，對接收到的所述數(shù)字數(shù)據(jù)信號的對應數(shù)據(jù)比特位進行采樣并輸出所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位、以及對接收到的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位進行采樣而將輸出的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位保持為所述弟~■頻率。優(yōu)選地，所述數(shù)據(jù)重采樣電路包括相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干第三D觸發(fā)器；每個第三D觸發(fā)器分別用于以所述模擬時鐘信號為采樣時鐘，對輸入的所述預采樣數(shù)據(jù)的對應數(shù)據(jù)位比特位進行采樣、并輸出所述模擬數(shù)據(jù)信號的對應數(shù)據(jù)位比特位。更優(yōu)地，所述第一頻率為所述頻率的四倍、所述第一頻率的半個時鐘周期大于等于所述可靠重采樣延時，且所述時鐘采樣電路包括順序串聯(lián)的三個第一 D觸發(fā)器；每個第一 D觸發(fā)器分別用于以所述高頻時鐘信號為采樣時鐘對輸入的所述數(shù)字時鐘信號進行該第一D觸發(fā)器的排列位置所對應的一級采樣、并由第二個第一 D觸發(fā)器輸出所述第一采樣時鐘信號、由第三個第一 D觸發(fā)器輸出所述第二采樣時鐘信號；其中，所述第二個第一 D觸發(fā)器與第一個第一 D觸發(fā)器之間的采樣級差延時大于等于所述可靠重采樣延時，所述第三個第一 D觸發(fā)器與所述第二個第一 D觸發(fā)器之間的采樣級差延時為所述第二延時；所述邏輯整合電路包括非門和與門；所述非門用于將所述第二采樣時鐘信號通過邏輯非運算實現(xiàn)反向；所述與門用于對所述第一采樣時鐘信號與被反向的所述第二采樣時鐘信號進行邏輯與運算、并輸出所述選通信號；所述數(shù)據(jù)預采樣電路包括相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干多路選擇開關(guān)、以及相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干第二 D觸發(fā)器；每個多路選擇開關(guān)用于在所述選通信號有效時將其一路輸入接收的所述數(shù)字數(shù)據(jù)信號的對應數(shù)據(jù)比特位傳遞至對應的第二 D觸發(fā)器、以及在所述選通信號無效時將其另一路輸入接收的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位傳遞至對應的第二 D觸發(fā)器；每個第二 D觸發(fā)器用于以所述高頻時鐘信號為采樣時鐘，對接收到的所述數(shù)字數(shù)據(jù)信號的對應數(shù)據(jù)比特位進行采樣并輸出所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位、以及對接收到的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位進行采樣而將輸出的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位保持為所述第二頻率；所述數(shù)據(jù)重采樣電路包括相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干第三D觸發(fā)器；每個第三D觸發(fā)器分別用于以所述模擬時鐘信號為采樣時鐘，對輸入的所述預采樣數(shù)據(jù)的對應數(shù)據(jù)位比特位進行采樣、并輸出所述模擬數(shù)據(jù)信號的對應數(shù)據(jù)位比特位。 根據(jù)本發(fā)明的第二方面，提供一種數(shù)據(jù)傳輸方法，包括包括步驟a至步驟d ；所述步驟a用于以高頻時鐘信號為采樣時鐘，對輸入的數(shù)字時鐘信號順序進行至少三級采樣、并輸出第一采樣時鐘信號和第二采樣時鐘信號；其中，所述高頻信號的頻率為第一頻率，所述數(shù)字時鐘信號、所述第一采樣時鐘信號、所述第二采樣時鐘信號的頻率均為第二頻率，所述第一頻率為所述第二頻率的至少三倍；所述第一采樣時鐘信號以第一延時延遲于所述數(shù)字時鐘信號、所述第二采樣時鐘信號以第二延時延遲于所述第一采樣時鐘信號，所述第一延時大于等于預設的可靠重采樣延時、所述第二延時至少為所述第一頻率的半個時鐘周期；所述步驟b用于對輸入的所述第一采樣時鐘信號和所述第二采樣時鐘信號進行邏輯整合、并輸出選通信號；其中，所述選通信號的頻率為所述第二頻率，所述選通信號的有效時長等于所述第二延時；所述步驟c用于以所述高頻時鐘信號為采樣時鐘，對所述選通信號有效時輸入的數(shù)字數(shù)據(jù)信號進行采樣以及采樣保持、并輸出預采樣數(shù)據(jù)信號；其中，所述數(shù)字數(shù)據(jù)信號和所述采樣數(shù)據(jù)信號的頻率均為所述第二頻率；所述步驟d用于以模擬時鐘信號為采樣時鐘，對輸入的所述預采樣數(shù)據(jù)信號進行采樣、并輸出模擬數(shù)據(jù)信號；其中，所述模擬時鐘信號和所述模擬數(shù)據(jù)信號的頻率均為所述
第二頻率。優(yōu)選地，所述第二延時為所述第一頻率的一個時鐘周期。優(yōu)選地，該數(shù)據(jù)傳輸方法為所述步驟a設置順序串聯(lián)的至少三個第一 D觸發(fā)器；所述步驟a分別利用每個第一D觸發(fā)器以所述高頻時鐘信號為采樣時鐘對輸入的所述數(shù)字時鐘信號進行該第一 D觸發(fā)器的排列位置所對應的一級采樣、并利用其中一個第一 D觸發(fā)器輸出所述第一采樣時鐘信號、利用另一個第一 D觸發(fā)器輸出所述第二采樣時鐘信號；其中，所述一個第一 D觸發(fā)器與排列在第一位的第一 D觸發(fā)器之間的采樣級差延時大于等于所述可靠重采樣延時，所述另一個第一 D觸發(fā)器與所述一個第一 D觸發(fā)器之間的采樣級差延時為所述第二延時。
優(yōu)選地，該數(shù)據(jù)傳輸方法為所述步驟b設置非門和與門；所述步驟b利用所述非門將所述第一采樣時鐘信號和所述第二采樣時鐘信號中的任一個通過邏輯非運算實現(xiàn)反向，還利用所述與門用于對所述第一采樣時鐘信號和所述第二采樣時鐘信號中被反向的一個與另一個進行邏輯與運算、并輸出所述選通信號。優(yōu)選地，該數(shù)據(jù)傳輸方法為所述步驟c設置相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干多路選擇開關(guān)、以及相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干第二 D觸發(fā)器；所述步驟c分別利用每個多路選擇開關(guān)在所述選通信號有效時將其一路輸入接收的所述數(shù)字數(shù)據(jù)信號的對應數(shù)據(jù)比特位傳遞至對應的第二 D觸發(fā)器、以及在所述選通信號無效時將其另一路輸入接收的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位傳遞至對應的第二D觸發(fā)器，還分別利用每個第二 D觸發(fā)器以所述高頻時鐘信號為采樣時鐘，對接收到的所述數(shù)字數(shù)據(jù)信號的對應數(shù)據(jù)比特位進行采樣并輸出所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位、以及對接收到的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位進行采樣而將輸出的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位保持為所述第二頻率。優(yōu)選地，該數(shù)據(jù)傳輸方法為所述步驟d設置相互并聯(lián)并分別與各數(shù)據(jù)比特位一一·對應的若干第三D觸發(fā)器；所述步驟d分別利用每個第三D觸發(fā)器以所述模擬時鐘信號為采樣時鐘，對輸入的所述預采樣數(shù)據(jù)的對應數(shù)據(jù)位比特位進行采樣、并輸出所述模擬數(shù)據(jù)信號的對應數(shù)據(jù)位比特位。更優(yōu)地，該數(shù)據(jù)傳輸方法設置所述第一頻率為所述頻率的四倍、并設置所述第一頻率的半個時鐘周期大于等于所述可靠重采樣延時，且該數(shù)據(jù)傳輸方法為所述步驟a設置順序串聯(lián)的三個第一 D觸發(fā)器；所述步驟a利用三個第一D觸發(fā)器中的第一個以所述高頻時鐘信號的上升沿對所述數(shù)字時鐘信號進行該第一 D觸發(fā)器的排列位置所對應的一級采樣，利用三個第一 D觸發(fā)器中的第二個以所述高頻時鐘信號的下降沿對所述數(shù)字時鐘信號進行采樣、并得到所述第一采樣時鐘信號，利用三個第一D觸發(fā)器中的最后一個以所述高頻時鐘信號的下降沿對所述數(shù)字時鐘信號進行采樣、并得到第二采樣時鐘信號；其中，三個第一 D觸發(fā)器中的所述第二個與所述第一個之間的采樣級差延時大于等于所述可靠重采樣延時，三個第一 D觸發(fā)器中的所述最后一個與所述第二個之間的采樣級差延時為所述第二延時；該數(shù)據(jù)傳輸方法為所述步驟b設置非門和與門；所述步驟b利用所述非門將所述第二采樣時鐘信號通過邏輯非運算實現(xiàn)反向、并利用所述與門用于對所述第一采樣時鐘信號與被反向的所述第二采樣時鐘信號進行邏輯與運算并得到所述選通信號；該數(shù)據(jù)傳輸方法為所述步驟c設置相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干多路選擇開關(guān)、以及相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干第二 D觸發(fā)器；所述步驟c分別利用每個多路選擇開關(guān)在所述選通信號有效時將其一路輸入接收的所述數(shù)字數(shù)據(jù)信號的對應數(shù)據(jù)比特位傳遞至對應的第二 D觸發(fā)器、以及在所述選通信號無效時將其另一路輸入接收的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位傳遞至對應的第二 D觸發(fā)器，還分別利用每個第二 D觸發(fā)器以所述高頻時鐘信號為采樣時鐘，對接收到的所述數(shù)字數(shù)據(jù)信號的對應數(shù)據(jù)比特位進行采樣并輸出所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位、以及對接收到的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位進行采樣而將輸出的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位保持為所述第二頻率；
該數(shù)據(jù)傳輸方法為所述步驟d設置相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干第三D觸發(fā)器；所述步驟d分別利用每個第三D觸發(fā)器以所述模擬時鐘信號為采樣時鐘，對輸入的所述預采樣數(shù)據(jù)的對應數(shù)據(jù)位比特位進行采樣、并輸出所述模擬數(shù)據(jù)信號的對應數(shù)據(jù)位比特位。如上可見，本發(fā)明在數(shù)據(jù)傳輸過程中的數(shù)據(jù)重采樣時，先利用高頻時鐘信號對數(shù)字時鐘信號進行的多級采樣得到滿足可靠重采樣延時的第一采樣時鐘信號和第二采樣時鐘信號、并以第一采樣時鐘信號和第二采樣時鐘信號作為可靠采樣窗口的邊沿整合出用于定位可靠采樣窗口的選通信號，這樣，即可在選通信號所定位出的可靠采樣窗口內(nèi)對數(shù)字數(shù)據(jù)信號進行可確保數(shù)據(jù)正確性的預采樣、并利用與數(shù)字時鐘信號同頻的模擬時鐘信號對已能夠確保正確性的預采樣數(shù)據(jù)信號進行重采樣。因此，本發(fā)明不需要利用時延來約束模擬時鐘信號和數(shù)字時鐘信號的相位關(guān)系、也不需要利用PLL/DLL技術(shù)對模擬時鐘信號與數(shù)字時鐘信號進行同步，從而能夠避免用于相位約束的時延所導致的可移植性不高、以及PLL/DLL技術(shù)所導致的成本較高的缺陷，進而能夠在兼顧較高的可移植性以及較低的成本的情況下實現(xiàn)數(shù)據(jù)重采樣。


圖I為現(xiàn)有技術(shù)中的一種數(shù)據(jù)傳輸裝置的框架結(jié)構(gòu)示意圖；圖2為如圖I所示的數(shù)據(jù)傳輸裝置的內(nèi)部時序示意圖；圖3為現(xiàn)有技術(shù)中的另一種數(shù)據(jù)傳輸裝置的框架結(jié)構(gòu)示意圖；圖4為如圖3所示的數(shù)據(jù)傳輸裝置的內(nèi)部時序示意圖；圖5為本發(fā)明實施例中的數(shù)據(jù)傳輸裝置的框架結(jié)構(gòu)示意圖；圖6為如圖5所示的數(shù)據(jù)傳輸裝置的內(nèi)部時序示意圖；圖7為如圖5所示的數(shù)據(jù)傳輸裝置的一種具體結(jié)構(gòu)示意圖；圖8為如圖7所示的具體結(jié)構(gòu)的實例一的示意圖；圖9a至圖9c為如圖8所示的實例一的三種不同情況的時序示意圖；圖10為如圖7所示的具體結(jié)構(gòu)的實例二的示意圖；圖Ila至圖Ilc為如圖10所示的實例二的三種不同情況的時序示意圖；圖12為本發(fā)明實施例中的數(shù)據(jù)傳輸方法的示例性流程示意圖。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下參照附圖并舉實施例，對本發(fā)明進一步詳細說明。圖5為本發(fā)明實施例中的數(shù)據(jù)傳輸裝置的框架結(jié)構(gòu)示意圖。如圖5所示，本發(fā)明實施例中的數(shù)據(jù)傳輸裝置包括時鐘采樣電路51、邏輯整合電路52、數(shù)據(jù)預采樣電路53、以及數(shù)據(jù)重采樣電路54。時鐘采樣電路51用于以高頻時鐘信號clkm/clkm_n(clkm表示利用clkm的上升沿采樣、clkm_n為clkm的反向信號并表示利用clkm的下降沿采樣)為采樣時鐘，對輸入的數(shù)字時鐘信號clk_cMK序進行至少三級采樣、并輸出第一采樣時鐘信號clk_w_l和第二采樣時鐘信號clk_w_2 ;其中，高頻時鐘信號clkm/clkm_n的頻率為第一頻率fl，數(shù)字時鐘信號clk_d、第一采樣時鐘信號clk_w_l、第二采樣時鐘信號clk_w_2的頻率均為第二頻率f2，第一頻率fl為第二頻率f2的m倍(本文中出現(xiàn)的m為大于等于3的正整數(shù))、即至少三倍；第一米樣時鐘信號clk_w_l以第一延時dl延遲于數(shù)字時鐘信號clk_d、第二米樣時鐘信號clk_w_2以第二延時d2延遲于第一采樣時鐘信號clk_w_l，第一延時dl大于等于預設的可靠重采樣延時td_ck、第二延時d2至少為第一頻率Π的半個時鐘周期；邏輯整合電路52用于對輸入的第一米樣時鐘信號clk_w_l和第二米樣時鐘信號clk_w_2進行邏輯整合、并輸出選通信號sel ;其中，選通信號sel的頻率為第二頻率f2，選通信號sel的有效時長等于第二延時d2 ；數(shù)據(jù)預采樣電路53用于以高頻時鐘信號clkm/clkm_n為采樣時鐘，對選通信號sel有效時輸入的數(shù)字數(shù)據(jù)信號(1&〖&_(1進行采樣以及采樣保持、并輸出預采樣數(shù)據(jù)信號data_s ;其中，數(shù)字數(shù)據(jù)信號data_d和預采樣數(shù)據(jù)信號data_s的頻率均為第二頻率f2 ；數(shù)據(jù)重米樣電路54用于以模擬時鐘信號clk_ana/clk_ana_n(clk_ana表不利用clk_ana的上升沿采樣、clk_ana_n為clk_ana的反向信號并表示利用clk_ana的下降沿采 樣)為采樣時鐘，對輸入的預采樣數(shù)據(jù)信號data_s進行采樣、并輸出模擬數(shù)據(jù)信號data_ana ;其中，模擬時鐘信號clk_ana/clk_ana_n和模擬數(shù)據(jù)信號data_ana的頻率均為第二頻率f2。圖6為如圖5所示的數(shù)據(jù)傳輸裝置的內(nèi)部時序示意圖。如圖6所示利用高頻時鐘信號clkm(圖6中僅以利用clkm的上升沿采樣為例、并以m取4時的波形示例性地表示高頻時鐘信號clkm)對數(shù)字時鐘信號clk_d順序進行至少級采樣而得到的第一米樣時鐘信號clk_w_l以大于等于可靠重米樣延時td_ck的第一延時dl (圖6中僅以第一延時dl大于可靠重采樣延時td_ck為例)延遲于數(shù)字時鐘信號clk_d、第二采樣時鐘信號clk_w_2又以第二延時d2 (圖6中僅以第二延時d2為第一頻率f I的一個時鐘周期為例)延遲于第一米樣時鐘信號clk_w_l,因此,第一米樣時鐘信號clk_w_l和第二米樣時鐘信號clk_w_2均滿足可靠重采樣延時td_ck ；由此,再以第一米樣時鐘信號clk_w_l和第二米樣時鐘信號clk_w_2作為可靠米樣窗口的邊沿整合出用于定位可靠采樣窗口的選通信號sel (圖6中僅以利用第一采樣時鐘信號clk_w_l的上升沿和第二采樣時鐘信號clk_w_2的上升沿整合得到高電平有效的選通信號sel為例)；這樣，即可先在利用選通信號sel的有效期間所定位出的可靠采樣窗口內(nèi)對具有η個數(shù)據(jù)比特位的數(shù)字數(shù)據(jù)信號data_d進行可確保數(shù)據(jù)正確性的預采樣、再利用與數(shù)字時鐘信號clk_d同頻的模擬時鐘信號clk_ana(圖6中僅以利用clk_ana的上升沿采樣為例)對已能夠確保正確性的具有η個數(shù)據(jù)比特位的預采樣數(shù)據(jù)信號data_s進行重采樣，最終得到能夠確保正確性的具有η個數(shù)據(jù)比特位的模擬數(shù)據(jù)信號data_ana。實際應用中，較佳地設置第二延時d2為第一頻率f I的一個時鐘周期。這是因為第二延時d2決定了選通信號sel的有效期間長度、進而決定了上述的可靠采樣窗口的寬度，那么，在可靠采樣窗口的寬度為第一頻率Π的一個時鐘周期的情況下進行采樣，相比于在寬度小于第一頻率Π的一個時鐘周期的情況能夠具有更長的采樣穩(wěn)定時間、相比于寬度大于第一頻率Π的一個時鐘周期的情況能夠消除重復采樣而導致的采樣結(jié)果跳動，從而，當?shù)诙訒rd2為第一頻率Π的一個時鐘周期時，能夠進一步提高采樣的穩(wěn)定性。
如上可見，由于利用模擬時鐘信號clk_ana/clk_ana_n所進行的數(shù)據(jù)重采樣的采樣對象為已能夠確保正確性的預采樣數(shù)據(jù)data_s，因此，就不需要利用時延電路對模擬時鐘信號clk_ana/clk_ana_n和數(shù)字時鐘信號clk_d進行特定的相位約束、也不需要利用PLL/DLL電路對模擬時鐘信號clk_ana/clk_ana_n與數(shù)字時鐘信號clk_d進行同步，從而能夠避免用于相位約束的時延電路所導致的可移植性不高、以及避免PLL/DLL電路所導致的成本較高(用于實現(xiàn)采樣所需的硬件資源遠遠小于PLL/DLL電路)的缺陷，進而能夠在數(shù)據(jù)重采樣時同時兼顧較高的可移植性以及較低的成本。而且，現(xiàn)有技術(shù)中采用的時延電路還容易受到電壓的影響而導致采樣不可靠，而本發(fā)明實施例中通過時鐘采樣來定位采樣窗口、以及在采樣窗口中的數(shù)據(jù)采樣均不會受到電壓的影響，因而相比于現(xiàn)有技術(shù)中采用時延電路的方案還能夠確保采樣的可靠性。相應地，由于模擬時鐘信號clk_ana/clk_ana_n和數(shù)字時鐘信號clk_d2間不需要具有任何特定的相位關(guān)系，因此，也就不需要像現(xiàn)有技術(shù)那樣設置模擬時鐘信號clk_an_a/clk_ana_n和數(shù)字時鐘信號clk_d來自同一時鐘源，而是可以設置模擬時鐘信號clk_ana/cIk_ana_n可以來自模擬時鐘源、數(shù)字時鐘信號cIk_d可以來自數(shù)字時鐘源。而且，由于對時鐘信號的采樣并沒有時延要求，因此，高頻時鐘信號clkm/clkm_n和數(shù)字時鐘信號clk_d也不需要具有特定的相位關(guān)系。實際應用中，考慮到數(shù)字時鐘域內(nèi)的時鐘信號頻率不宜過高，因此，優(yōu)選地設置高頻時鐘信號clkm/clkm_n屬于模擬時鐘域、并與模擬時鐘信號clk_ana/clk_ana_n同樣來自模擬時鐘源，即，可以通過對模擬時鐘信號clk_ana/clk_ana_n的m倍頻得到高頻時鐘信號clkm/clkm_n,或者通過對高頻時鐘信號clkm/clkm_n的m分頻得到模擬時鐘信號clk_ana/clk_ana_n。圖7為如圖5所示的數(shù)據(jù)傳輸裝置的一種具體結(jié)構(gòu)示意圖。如圖7所示，時鐘采樣電路51包括順序串聯(lián)的P個(本文中出現(xiàn)的P為大于等于3的正整數(shù))、即至少三個第一 D觸發(fā)器 dffl_p。每個第一 D觸發(fā)器dff I」(本文中出現(xiàn)的i為大于等于I且小于等于P的正整數(shù))用于以高頻時鐘信號clkm/clkm_n為采樣時鐘對數(shù)字時鐘信號clk_d進行該第一 D觸發(fā)器dffl」的排列位置i所對應的第i級采樣。其中，高頻時鐘信號clkm/clkm_n和數(shù)字時鐘信號clk_d之間不存在特定的相位關(guān)系，因而排列在第一位的第一 D觸發(fā)器dffl_l對數(shù)字時鐘信號clk_d的采樣后所產(chǎn)生的相比于數(shù)字時鐘信號clk_d的延時不確定。但是，從排列在第二位的第一 D觸發(fā)器dffl_2開始，每進行一級的采樣即會相比于上一級產(chǎn)生一次確定的采樣級差延時，如果相鄰的兩級均以高頻時鐘信號clkm實現(xiàn)上升沿采樣、或均以高頻時鐘信號clkm_n實現(xiàn)下降沿采樣，則相鄰兩級之間的采樣級差延時為第一頻率fl的一個時鐘周期；而如果相鄰的兩級之中有一級以高頻時鐘信號clkm實現(xiàn)上升沿采樣、另一級以高頻時鐘信號clkm_n實現(xiàn)下降沿采樣，則相鄰兩之間的采樣級差延時為第一頻率Π的半個時鐘周期。那么，可以不考慮排列在第一位的第一 D觸發(fā)器dff 1_1對數(shù)字時鐘信號clk_d的采樣所產(chǎn)生的不確定的延時，而僅考慮從排列在第二位的第一 D觸發(fā)器dffl_2開始產(chǎn)生的確定的采樣級差延時。只要產(chǎn)生的確定的采樣級差延時累積達到、或超過可靠重采樣延時td_ck,即可得到具有如前所述的第一延時dl (第一延時dl大約為“所述不確定的延時+所述累積的確定的采樣級差延時”)的第一采樣時鐘信號clk_w_l ;只要產(chǎn)生的確定的采樣級差延時再次積累第二延時d2所需的第一頻率Π的至少半個時鐘周期，即可到具有如前所述的第二延時d2(第二延時d2大約為“所述再次累積的確定的采樣級差延時”)的第二采樣時鐘信號clk_w_2。參照上述分析，在至少三個第一 D觸發(fā)器中，其中一個與排列在第一位的第一 D觸發(fā)器dffl_l之間的采樣級差延時大于等于可靠重采樣延時td_ck、并能夠輸出第一采樣時鐘信號clk_w_l，而另一個與輸出第一采樣時鐘信號clk_w_l的上述一個之間的采樣級差延時為第二延時d2(即等于第一頻率f I的至少半個時鐘周期)、并能夠輸出第二采樣時鐘信號 clk_w_2。需要說明的是，圖7中僅以第一米樣時鐘信號clk_w_l和第二米樣時鐘信號clk_w_2分別被最后兩個第一 D觸發(fā)器dfTl_p-l和dffl_p得到為例(此時要求最后兩個第一 D觸發(fā)器dffl_p-l和dffl_p同樣以高頻時鐘信號clkm實現(xiàn)上升沿采樣、或同樣以高頻時鐘信號clkm_n實現(xiàn)下降沿采樣來確保第二延時d2)，但在實際應用中還存在多種其他的選擇方式，此處不再一一列舉；如圖7所示，邏輯整合電路52包括非門NO和與門A0。非門NO用于將第一采樣時鐘信號clk_w_l和第二采樣時鐘信號clk_w_2中的任一個通過邏輯非運算實現(xiàn)反向；與門AO用于對第一米樣時鐘信號clk_w_l和第二米樣時鐘信號clk_w_2中被反向的一個與另一個進行邏輯與運算、并輸出高電平有效的選通信號sel。需要說明的是，圖7中僅以非門NO將第二采樣時鐘信號clk_w_2反向、并得到以第一采樣時鐘信號clk_w_l的上升沿和第二采樣時鐘信號clk_w_2的上升沿為有效脈沖邊沿的選通信號sel為例，實際應用中也可以第二采樣時鐘信號clk_w_2的上升沿和第一采樣時鐘信號clk_w_l的下降沿為選通信號sel的有效脈沖邊沿，還可以第一采樣時鐘信號clk_w_l的下降沿和第二采樣時鐘信號clk_w_2的下降沿為選通信號sel的有效脈沖邊沿。但是，相比于其他幾種方式，以第一采樣時鐘信號clk_w_l的上升沿和第二采樣時鐘信號clk_w_2的上升沿為選通信號sel的有效脈沖邊沿的方式能夠使的有效脈沖的產(chǎn)生不存在無謂的延遲，因此，該方式為最優(yōu)。另外，實際應用中還可以根據(jù)實際需要，通過在圖7所示的邏輯整合電路52中進一步增設一個非門而將選通信號sel反向，以使其低電平有效、并以有效的低電平來定位
可靠米樣窗口。如圖7所示，數(shù)據(jù)預采樣電路53包括相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應
的若干多路選擇開關(guān)mux_l mux_n、以及相互并聯(lián)并分別與各數(shù)據(jù)比特位--對應的若
干第二 D觸發(fā)器dff2_l dff2_n。每個多路選擇開關(guān)mux_j (本文中出現(xiàn)的j為大于等于I且小于等于η的正整數(shù))用于在選通信號sel有效時將其一路輸入接收的數(shù)字數(shù)據(jù)信號data_d的對應數(shù)據(jù)比特位data_d_j傳遞至對應的第二 D觸發(fā)器dff2_j、以及在選通信號sel無效時將其另一路輸入從對應的第二 D觸發(fā)器dff2_j接收的預采樣數(shù)據(jù)信號data_s的對應數(shù)據(jù)比特位data_s_j再傳遞回對應的第二 D觸發(fā)器dff2_j ；每個第二 D觸發(fā)器dff2_j用于以高頻時鐘信號clkm/clkm_n為采樣時鐘，對從對應的多路選擇開關(guān)mux_j接收到的數(shù)字數(shù)據(jù)信號data_d的對應數(shù)據(jù)比特位data_d_j進行采樣、并輸出預采樣數(shù)據(jù)信號data_s的對應數(shù)據(jù)比特位data_s_j，以及，通過以高頻時鐘信號clkm/clkm_n為采樣時鐘，對從對應的多路選擇開關(guān)mux_j接收到的預采樣數(shù)據(jù)信號data_s的對應數(shù)據(jù)比特位data_s_j進行采樣、并將輸出的預采樣數(shù)據(jù)信號data_s的對應數(shù)據(jù)比特位data_s_j保持為第二頻率f2 ；如圖7所示，數(shù)據(jù)重采樣電路54包括相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干第三D觸發(fā)器dff3_l dff3_n。每個第三D觸發(fā)器dff3_j用于以模擬時鐘信號clk_ana/clk_ana_n為采樣時鐘，對預采樣數(shù)據(jù)信號data_s的對應數(shù)據(jù)比特位data_s_j進行采樣、并輸出模擬數(shù)據(jù)信號data_ana的對應數(shù)據(jù)位比特位data_ana_j。需要說明的是，上述如圖7所示的具體結(jié)構(gòu)僅僅是一種優(yōu)選方案，并不表示時鐘采樣電路51、邏輯整合電路52、數(shù)據(jù)預采樣電路53、以及數(shù)據(jù)重采樣電路54必須同時采用在圖7中分別對應的具體結(jié)構(gòu)。在實際應用中，時鐘采樣電路51、邏輯整合電路52、數(shù)據(jù)預采樣電路53、以及數(shù)據(jù)重采樣電路54中的至少一個電路也可以采用具有相同原理的任意 結(jié)構(gòu)，并與其他電路在圖7中分別對應的具體結(jié)構(gòu)相組合。基于如上所述的如圖7所示的具體結(jié)構(gòu)，在能夠確保每一個采樣環(huán)節(jié)能夠成功采樣到對應的信號的前提下，可以任意設置各采樣環(huán)節(jié)以上升沿為采樣時刻、或是以下降沿為采樣時刻，用以實現(xiàn)各采樣環(huán)節(jié)之間的不同配合方式。下面，結(jié)合兩個實例本發(fā)明實施例中的數(shù)據(jù)傳輸裝置予以進一步說明。在以下兩個實例中均以第二延時d2為第一頻率fl的一個時鐘周期為例。圖8為如圖7所示的具體結(jié)構(gòu)的實例一的示意圖。如圖8所示的實例一中，以第一頻率fl相比于第二頻率f2的倍數(shù)m取4、由高頻時鐘信號clk4進行4分頻得到模擬時鐘信號clk_ana(即模擬時鐘信號clk_ana與高頻時鐘信號clk4同步)為例，并假設第一頻率fl的O. 5個時鐘周期大于等于可靠重采樣延時td_ck。時鐘采樣電路51中共有3個第一 D觸發(fā)器dffl_l dffl_3。其中，第一個第一D觸發(fā)器利用高頻時鐘信號clk4實現(xiàn)上升沿采樣、并得到初始的第一級采樣時鐘信號clk_d_l，最后兩個第一 D觸發(fā)器dffl_2和dffl_3利用高頻時鐘信號clk4_n實現(xiàn)clk4的下降沿采樣、并分別輸出第一采樣時鐘信號clk_w_l和第二采樣時鐘信號clk_w_2。邏輯整合電路52中的非門NO將第二采樣時鐘信號clk_w_2反向。數(shù)據(jù)預采樣電路53中的所有第二 D觸發(fā)器dff2_l dff2_n均利用高頻時鐘信號clk4_n實現(xiàn)clk4的下降沿采樣。數(shù)據(jù)重采樣電路54中的所有第三D觸發(fā)器dff3_l dff3_n利用模擬時鐘信號clk_ana_n實現(xiàn)clk_ana的下降沿采樣。而且，在如圖8所示的實例一中，由于高頻時鐘信號clk4/clk4_r^^與數(shù)字時鐘信號clk_d不存在特定的相位關(guān)系，因而會存在如下三種可能的情況第一種情況，高頻時鐘信號clk4和模擬時鐘信號clk_ana與數(shù)字時鐘信號clk_d近似同步、但略微領(lǐng)先于數(shù)字時鐘信號clk_d ；第二種情況，高頻時鐘信號clk4和模擬時鐘信號clk_ana與數(shù)字時鐘信號clk_d近似同步、但略微延遲于數(shù)字時鐘信號clk_d ；第三種情況，高頻時鐘信號clk4和模擬時鐘信號clk_ana與數(shù)字時鐘信號clk_d的相位差較大，即，第三種情況屬于介于第一種情況與第三種情況這兩種極端情況之間的典型情況。圖9a至圖9c為如圖8所不的實例一的二種不同情況的時序不意圖。請參見圖9a，對于第一種情況由于高頻時鐘信號clk4和模擬時鐘信號clk_ana的相位略微領(lǐng)先于數(shù)字時鐘信號clk_d，因此，在高頻時鐘信號clk4的與數(shù)字時鐘信號clk_d基本對齊的上升沿無法采樣到數(shù)字時鐘信號clk_d的上升沿，從而使排列在第一位的第一 D觸發(fā)器dffl_l采樣到的第一級采樣時鐘信號clk_d_l的上升沿相對于數(shù)字時鐘信號clk_d的上升沿大約延遲第一頻率fl的I個時鐘周期，即排列在第一位的第一 D觸發(fā)器dffl_l對數(shù)字時鐘信號clk_d的采樣所產(chǎn)生的不確定的延時此時為第一頻率Π的I個時鐘周期；
排列在第二位的第一 D觸發(fā)器dff 1_2利用高頻時鐘信號clk4_n實現(xiàn)下降沿采樣得到的第一采樣時鐘信號clk_w_l，其相對于數(shù)字時鐘信號clk_d的上升沿延遲的第一延時dl大約為第一頻率f I的I. 5個時鐘周期，滿足第一延時dl的要求(實例一中已假設第一頻率Π的O. 5個時鐘周期大于等于可靠重采樣延時td_ck);以及，排列在第三位的第一D觸發(fā)器dffl_3利用高頻時鐘信號clk4_n實現(xiàn)下降沿采樣得到的第二采樣時鐘信號clk_w_2，其相對于數(shù)字時鐘信號clk_d的上升沿延遲第一頻率Π的2. 5個時鐘周期、相對于第一采樣時鐘信號clk_w_l延遲的第二延時d2為第一頻率Π的I個時鐘周期，滿足第二延時d2的要求；非門NO將第二米樣時鐘信號clk_w_2反向，并得到以第一米樣時鐘信號clk_w_l的上升沿和第二采樣時鐘信號clk_w_2的上升沿為有效脈沖邊沿的選通信號sel、且選通信號sel的頻率為第二頻率f2，S卩，選通信號sel的占空比為25% ；在選通信號sel的有效期間，數(shù)字數(shù)據(jù)信號data_d的各數(shù)據(jù)比特位data_d_j會被傳導到對應的第二 D觸發(fā)器dfT2_j進行采樣、并得到預采樣數(shù)據(jù)信號data_s的各數(shù)據(jù)比特位data_s_j ;其中，由于從高頻時鐘信號clk4_n的上升沿、即從高頻時鐘信號clk4的下降沿到選通信號sel翻轉(zhuǎn)為高電平有效之間有一定的時延，因而各第二 D觸發(fā)器dff2_j利用高頻時鐘信號clk4_n實現(xiàn)下降沿采樣的動作發(fā)生在選通信號sel的有效期結(jié)尾處、即預采樣數(shù)據(jù)信號data_s相比于數(shù)字數(shù)據(jù)信號data_d大約會延遲第一頻率Π的2. 5個時鐘周期，這樣，能夠為各第二 D觸發(fā)器dff2_j提供充分的穩(wěn)定建立時間、以實現(xiàn)更可靠的采樣;爾后，大約在第一頻率fl的3. 5個時鐘周期之后，模擬時鐘信號clk_ana_n的上升沿、即從模擬時鐘信號clkclk_ana的下降沿到達，此時，各第三D觸發(fā)器dff3_j會利用模擬時鐘信號clk_ana_n實現(xiàn)對預采樣數(shù)據(jù)信號data_s的對應數(shù)據(jù)比特位data_s_j的下降沿采樣，并得到模擬數(shù)據(jù)信號data_ana的對應數(shù)據(jù)位比特位data_ana_j。在如圖9a所示的第一種情況下，最終得到的模擬數(shù)據(jù)信號data_ana相比于數(shù)字數(shù)據(jù)信號data_d會大約延遲第一頻率Π的6個時鐘周期。請參見圖％，對于第二種情況由于高頻時鐘信號clk4和模擬時鐘信號clk_ana的相位略微落后于數(shù)字時鐘信號clk_d，因此，在高頻時鐘信號clk4的與數(shù)字時鐘信號clk_d基本對齊的上升沿剛好采樣到數(shù)字時鐘信號clk_d的上升沿，從而使排列在第一位的第一 D觸發(fā)器dffl_l采樣到的第一級采樣時鐘信號clk_d_l的上升沿相對于數(shù)字時鐘信號clk_d的上升沿基本沒有延遲(僅存在第一 D觸發(fā)器dff 1_1的輸出延時、可忽略不計)，即排列在第一位的第一 D觸發(fā)器dffl_l對數(shù)字時鐘信號clk_d的采樣所產(chǎn)生的不確定的延時此時基本為O ;排列在第二位的第一 D觸發(fā)器dffl_2利用高頻時鐘信號clk4_n實現(xiàn)下降沿采樣得到的第一采樣時鐘信號clk_w_l，其相對于數(shù)字時鐘信號clk_d的上升沿約延遲的第一延時dl為第一頻率fl的O. 5個時鐘周期，滿足第一延時dl的要求(實例一中已假設第一頻率Π的O. 5個時鐘周期大于等于可靠重采樣延時td_ck);以及，排列在第三位的第一 D觸發(fā)器dffl_3利用高頻時鐘信號clk4_n實現(xiàn)下降沿采樣得到的第二采樣時鐘信號clk_w_2，其相對于數(shù)字時鐘信號clk_d的上升沿約延遲第一頻率Π的I. 5個時鐘周期、相對于第一采樣時鐘信號clk_w_l延遲的第二延時d2為第一頻率Π的I個時鐘周期，滿足第二延時d2的要求；非門NO將第二米樣時鐘信號clk_w_2反向，并得到以第一米樣時鐘信號clk_w_l的上升沿和第二采樣時鐘信號clk_w_2的上升沿為有效脈沖邊沿的選通信號sel、且選通 信號sel的頻率為第二頻率f2，S卩，選通信號sel的占空比為25% ；在選通信號sel的有效期間，數(shù)字數(shù)據(jù)信號data_d的各數(shù)據(jù)比特位data_d_j會被傳導到對應的第二 D觸發(fā)器dfT2_j進行采樣、并得到預采樣數(shù)據(jù)信號data_s的各數(shù)據(jù)比特位data_s_j ;與如圖9a所示的第一種情況相同，從高頻時鐘信號clk4_n的上升沿、SP從高頻時鐘信號clk4的下降沿到選通信號sel翻轉(zhuǎn)為高電平有效之間有一定的時延，因而各第二 D觸發(fā)器dfT2_j利用高頻時鐘信號clk4_n實現(xiàn)下降沿采樣的動作發(fā)生在選通信號sel的有效期結(jié)尾處、即預采樣數(shù)據(jù)信號data_s相比于數(shù)字數(shù)據(jù)信號data_d大約會延遲第一頻率Π的I. 5個時鐘周期，這樣，能夠為各第二 D觸發(fā)器dfT2_j提供充分的穩(wěn)定建立時間、以實現(xiàn)更可靠的采樣；爾后，在第一頻率Π的大約O. 5個時鐘周期之后，模擬時鐘信號clk_ana_n的上升沿、即從模擬時鐘信號clkclk_ana的下降沿到達，此時，各第三D觸發(fā)器dff3_j會利用模擬時鐘信號clk_ana_n實現(xiàn)對預采樣數(shù)據(jù)信號data_s的對應數(shù)據(jù)比特位data_s_j的下降沿采樣，并得到模擬數(shù)據(jù)信號data_ana的對應數(shù)據(jù)位比特位data_ana_j。在如圖9b所示的第二種情況下，最終得到的模擬數(shù)據(jù)信號data_ana相比于數(shù)字數(shù)據(jù)信號data_d大約會延遲第一頻率Π的2個時鐘周期。請參見圖9c，對于第三種情況由于高頻時鐘信號clk4和模擬時鐘信號clk_ana的相位與數(shù)字時鐘信號clk_d相位有較大偏差，因此，在高頻時鐘信號clk4的上升沿剛好采樣到數(shù)字時鐘信號clk_d的高電平處，從而使排列在第一位的第一D觸發(fā)器dffl_l采樣到的第一級采樣時鐘信號clk_d_l的上升沿相對于數(shù)字時鐘信號clk_d的上升沿大約延遲第一頻率Π的I個時鐘周期，即排列在第一位的第一 D觸發(fā)器dffl_l對數(shù)字時鐘信號clk_d的采樣所產(chǎn)生的不確定的延時此時為第一頻率Π的I個時鐘周期；排列在第二位的第一 D觸發(fā)器dffl_2利用高頻時鐘信號clk4_n實現(xiàn)下降沿采樣得到的第一采樣時鐘信號clk_w_l，其相對于數(shù)字時鐘信號clk_d的上升沿延遲的第一延時dl大約為第一頻率fl的I. 5個時鐘周期，滿足第一延時dl的要求(實例一中已假設第一頻率Π的O. 5個時鐘周期大于等于可靠重采樣延時td_ck);以及，排列在第三位的第一D觸發(fā)器dff!_3利用高頻時鐘信號clk4_n實現(xiàn)下降沿采樣得到的第二采樣時鐘信號clk_w_2，其相對于數(shù)字時鐘信號clk_d的上升沿延遲第一頻率Π的2. 5個時鐘周期、相對于第一采樣時鐘信號clk_w_l延遲的第二延時d2為第一頻率Π的I個時鐘周期，滿足第二延時d2的要求；非門NO將第二采樣時鐘信號clk_w_2反向，并得到以第一采樣時鐘信號clk_w_l的上升沿和第二采樣時鐘信號clk_w_2的上升沿為有效脈沖邊沿的選通信號sel、且選通信號sel的頻率為第二頻率f2，S卩，選通信號sel的占空比為25% ；在選通信號sel的有效期間，數(shù)字數(shù)據(jù)信號data_d的各數(shù)據(jù)比特位data_d_j會被傳導到對應的第二 D觸發(fā)器dfT2_j進行采樣、并得到預采樣數(shù)據(jù)信號data_s的各數(shù)據(jù)比特位data_s_j ;與如圖9a所示的第一種情況相同，從高頻時鐘信號clk4_n的上升沿、SP從高頻時鐘信號clk4的下降沿到選通信號sel翻轉(zhuǎn)為高電平有效之間有一定的時延，因而各第二 D觸發(fā)器dfT2_j利用高頻時鐘信號clk4_n實現(xiàn)下降沿采樣的動作發(fā)生在選通信號sel的有效期結(jié)尾處、即預采樣數(shù)據(jù)信號data_s相比于數(shù)字數(shù)據(jù)信號data_d大約會延遲第·一頻率Π的2. 5個時鐘周期，這樣，能夠為各第二 D觸發(fā)器dfT2_j提供充分的穩(wěn)定建立時間、以實現(xiàn)更可靠的采樣；爾后，大約在第一頻率Π的O. 5個時鐘周期之后，模擬時鐘信號clk_ana_n的上升沿、即從模擬時鐘信號clkclk_ana的下降沿到達，此時，各第三D觸發(fā)器dff3_j會利用模擬時鐘信號clk_ana_n實現(xiàn)對預采樣數(shù)據(jù)信號data_s的對應數(shù)據(jù)比特位data_s_j的下降沿采樣，并得到模擬數(shù)據(jù)信號data_ana的對應數(shù)據(jù)位比特位data_ana_j。在如圖9c所示的第三種情況下，最終得到的模擬數(shù)據(jù)信號data_ana相比于數(shù)字數(shù)據(jù)信號data_d會大約延遲第一頻率Π的3個時鐘周期。通過上述實例一可見，無論高頻時鐘信號clk4和模擬時鐘信號clk_ana與數(shù)字時鐘信號clk_d的相位關(guān)系如何，最終都能夠?qū)崿F(xiàn)數(shù)據(jù)重采樣、并得到模擬數(shù)據(jù)信號data_
ana ο也就是說，高頻時鐘信號clk4和模擬時鐘信號clk_ana與數(shù)字時鐘信號clk_d的相位關(guān)系的不確定并不會導致數(shù)據(jù)重采樣無法實現(xiàn)，而僅僅會影響得到的模擬數(shù)據(jù)信號data_ana的延遲長短。其中，如圖9a所示的第一種情況屬于模擬數(shù)據(jù)信號data_ana延遲最大的情況，如圖％所示的第二種情況屬于模擬數(shù)據(jù)信號data_ana延遲最小的情況，而介于第一種情況和第二種情況之間的典型情況(例如圖9c中所示的僅僅典型情況的一種狀態(tài))所采樣到的模擬數(shù)據(jù)信號data_ana的延遲大約會介于第一頻率Π的2 6個時鐘周期之間。圖10為如圖7所示的具體結(jié)構(gòu)的實例二的示意圖。如圖10所示的實例二中，以第一頻率fl相比于第二頻率f2的倍數(shù)m取4、由高頻時鐘信號clk4_n進行4分頻得到模擬時鐘信號clk_ana(即模擬時鐘信號clk_ana與高頻時鐘信號clk4_n同步、但相比于高頻時鐘信號clk4具有第一頻率Π的O. 5個時鐘周期的延遲)為例，并同樣假設第一頻率fl的O. 5個時鐘周期大于等于可靠重采樣延時td_ck。時鐘采樣電路51中共有3個第一 D觸發(fā)器dffl_l dffl_3。其中，第一個第一D觸發(fā)器仍像實例一那樣利用高頻時鐘信號clk4實現(xiàn)上升沿采樣、并得到初始的第一級采樣時鐘信號clk_d_l，但最后兩個第一 D觸發(fā)器dffl_2和dffl_3并不是像實例一那樣利用高頻時鐘信號clk4_n實現(xiàn)下降沿采樣，而是利用高頻時鐘信號clk4實現(xiàn)上升沿采樣、并分別輸出第一采樣時鐘信號clk_w_l和第二采樣時鐘信號clk_w_2。邏輯整合電路52中的非門NO仍像實例一那樣將第二采樣時鐘信號clk_w_2反向。數(shù)據(jù)預采樣電路53中的所有第二 D觸發(fā)器dff2_l dff2_n并不是像實例一那樣利用高頻時鐘信號clk4_n實現(xiàn)下降沿采樣，而是均利用高頻時鐘信號clk4實現(xiàn)上升沿采樣。數(shù)據(jù)重采樣電路54中的所有第三D觸發(fā)器dff3_l dff3_n并不是像實例一那樣利用模擬時鐘信號clk_ana_n實現(xiàn)下降沿采樣，而是利用模擬時鐘信號clk_ana實現(xiàn)上升沿采樣。與實例一相同，在如圖10所示的實例二中也存在實例一中提及的三種情況。
圖Ila至圖Ilc為如圖10所示的實例二的三種不同情況的時序示意圖。參見圖Ila并對比實例一中的圖9a,對于第一種情況本實例與實例一同樣在第一個第一 D觸發(fā)器dffl_l利用高頻時鐘信號clk4實現(xiàn)上升沿采樣，因此，排列在第一位的第一 D觸發(fā)器dffl_l對數(shù)字時鐘信號clk_d的采樣所產(chǎn)生的不確定的延時此時仍大約為第一頻率Π的I個時鐘周期；而本實例在排列在第二位和第三位的第一 D觸發(fā)器dff 1_2和dff 1_3的采樣方式不同于實例一，因此，排列在第二位的第一 D觸發(fā)器dffl_2實現(xiàn)上升沿采樣得到的第一采樣時鐘信號clk_w_l相對于數(shù)字時鐘信號clk_d的上升沿延遲的第一延時dl大約為第一頻率fl的2個時鐘周期，S卩，在滿足第一延時dl的要求的同時比實例一多延遲了第一頻率fl的O. 5個時鐘周期；相應地，排列在第三位的第一 D觸發(fā)器dffl_3實現(xiàn)上升沿采樣得到的第二采樣時鐘信號clk_w_2相對于數(shù)字時鐘信號clk_d的上升沿延遲的時常也由第一頻率fl的2. 5個時鐘周期增加為3個時鐘周期，但相對于第一采樣時鐘信號clk_w_l延遲的第二延時d2仍為第一頻率Π的I個時鐘周期，滿足第二延時d2的要求；由于上述多延遲的O. 5個時鐘周期，本實例中得到的選通信號sel的有效脈沖相比于與實例一也會延遲第一頻率fl的O. 5個時鐘周期出現(xiàn)，但選通信號sel的有效脈沖寬度和頻率不變；在選通信號sel的有效期間，數(shù)字數(shù)據(jù)信號data_d的各數(shù)據(jù)比特位data_d_j會被傳導到對應的第二 D觸發(fā)器dfT2_j進行采樣、并得到預采樣數(shù)據(jù)信號data_s的各數(shù)據(jù)比特位data_s_j ;由于第二0觸發(fā)器(^€2_」也變?yōu)樯仙夭蓸樱吹诙?D觸發(fā)器dff2_j的采樣時刻相比于實例一也會多延遲第一頻率Π的O. 5個時鐘周期，從而能夠在多延遲了第一頻率fl的O. 5個時鐘周期的選通信號sel的有效期間(與實例一同樣是在有效期間的結(jié)尾處)采樣到數(shù)字數(shù)據(jù)信號data_d ；爾后，由于模擬時鐘信號clk_ana相比于高頻時鐘信號clk4具有第一頻率fl的O. 5個時鐘周期的延遲，因此，大約在第一頻率Π的I. 5個時鐘周期之后，模擬時鐘信號clk_ana的上升沿就會到達,此時,各第三D觸發(fā)器dff3_j會利用模擬時鐘信號clk_ana_n實現(xiàn)對預采樣數(shù)據(jù)信號data_s的對應數(shù)據(jù)比特位data_s_j的下降沿采樣，并得到模擬數(shù)據(jù)信號data_ana的對應數(shù)據(jù)位比特位data_ana_j。在如圖Ila所示的第一種情況下，最終得到的模擬數(shù)據(jù)信號data_ana相比于數(shù)字數(shù)據(jù)信號data_d會大約延遲第一頻率fl的4. 5個時鐘周期、相比于實例一中如圖9a所示的第一種情況提前了 2個時鐘周期。請參見圖Ilb并對比實例一中的圖％，對于第二種情況本實例與實例一同樣在第一個第一 D觸發(fā)器利用高頻時鐘信號clk4實現(xiàn)上升沿采樣，因此，排列在第一位的第一 D觸發(fā)器dffl_l對數(shù)字時鐘信號clk_d的采樣所產(chǎn)生的不確定的延時此時基本為O (僅存在第一 D觸發(fā)器dffl_l的輸出延時、可忽略不計)；基于與第一種情況相同的原因，第一采樣時鐘信號clk_w_l的第一延時dl大約為第一頻率fl的I個時鐘周期，即，在滿足第一延時dl的要求的同時比實例一多延遲了第一頻率π的O. 5個時鐘周期；相應地，第二采樣時鐘信號clk_w_2相對于數(shù)字時鐘信號clk_d的上升沿延遲的時常也由第一頻率Π的I. 5個時鐘周期增加為2個時鐘周期，但相對于第一采樣時鐘信號clk_w_l延遲的第二延時d2仍為第一頻率Π的I個時鐘周期，滿足第二延時d2的要求； 相應地，本實例中得到的選通信號sel的有效脈沖相比于與實例一也會延遲第一頻率Π的O. 5個時鐘周期出現(xiàn)，但選通信號sel的有效脈沖寬度和頻率不變；在選通信號sel的有效期間由各第二 D觸發(fā)器dff2_j采樣得到的預采樣數(shù)據(jù)信號data_s相比于實例一也會多延遲第一頻率fl的O. 5個時鐘周期；爾后，由于模擬時鐘信號clk_ana相比于高頻時鐘信號clk4具有第一頻率fl的O. 5個時鐘周期的延遲，因此，在第一頻率Π的大約O. 5個時鐘周期之后，模擬時鐘信號clk_ana_n的上升沿、即從模擬時鐘信號clkclk_ana的下降沿到達，此時，各第三D觸發(fā)器dff3_j會利用模擬時鐘信號clk_ana_n實現(xiàn)對預采樣數(shù)據(jù)信號data_s的對應數(shù)據(jù)比特位data_s_j的下降沿采樣,并得到模擬數(shù)據(jù)信號data_ana的對應數(shù)據(jù)位比特位data_ana_j。在如圖Ilb所示的第二種情況下，最終得到的模擬數(shù)據(jù)信號data_ana相比于數(shù)字數(shù)據(jù)信號data_d會大約延遲第一頻率fl的4. 5個時鐘周期、相比于實例一中如圖9b所示的第二種情況延遲了 2個時鐘周期。請參見圖Ilc并對比實例一中的圖9c，對于第三種情況本實例與實例一同樣在第一個第一 D觸發(fā)器利用高頻時鐘信號clk4實現(xiàn)上升沿采樣，因此，排列在第一位的第一 D觸發(fā)器dffl_l對數(shù)字時鐘信號clk_d的采樣所產(chǎn)生的不確定的延時此時仍大約為第一頻率Π的I個時鐘周期；基于與第一種情況相同的原因，第一采樣時鐘信號clk_w_l的第一延時dl大約為第一頻率fl的2個時鐘周期，即，在滿足第一延時dl的要求的同時比實例一多延遲了第一頻率Π的O. 5個時鐘周期；相應地，第二采樣時鐘信號clk_w_2相對于數(shù)字時鐘信號clk_d的上升沿延遲的時常也由第一頻率Π的2. 5個時鐘周期增加為3個時鐘周期，但相對于第一采樣時鐘信號clk_w_l延遲的第二延時d2仍為第一頻率Π的I個時鐘周期，滿足第二延時d2的要求；相應地，本實例中得到的選通信號sel的有效脈沖相比于與實例一也會延遲第一頻率Π的O. 5個時鐘周期出現(xiàn)，但選通信號sel的有效脈沖寬度和頻率不變；在選通信號sel的有效期間由各第二 D觸發(fā)器dff2_j采樣得到的預采樣數(shù)據(jù)信號data_s相比于實例一也會多延遲第一頻率fl的O. 5個時鐘周期；
爾后，由于模擬時鐘信號clk_ana相比于高頻時鐘信號clk4具有第一頻率fl的
O.5個時鐘周期的延遲，因此，大約在第一頻率Π的2. 5個時鐘周期之后，模擬時鐘信號clk_ana的上升沿就會到達,此時,各第三D觸發(fā)器dff3_j會利用模擬時鐘信號clk_ana_n實現(xiàn)對預采樣數(shù)據(jù)信號data_s的對應數(shù)據(jù)比特位data_s_j的下降沿采樣，并得到模擬數(shù)據(jù)信號data_ana的對應數(shù)據(jù)位比特位data_ana_j ;而且,如果模擬時鐘信號clk_ana沒有上述的O. 5個時鐘周期，則各第三D觸發(fā)器dff3_j對預采樣數(shù)據(jù)信號data_s的采樣就會不具有足夠的穩(wěn)定建立時間，即，對于本實例中如圖Ilc所示的第三種情況來說，模擬時鐘信號clk_ana多延遲了第一頻率f I的O. 5個時鐘周期，就能夠確保各第三D觸發(fā)器dff3_j對預采樣數(shù)據(jù)信號data_s的采樣具有足夠的穩(wěn)定建立時間。在如圖I Ic所示的第三種情況下，最終得到的模擬數(shù)據(jù)信號data_ana相比于數(shù)字數(shù)據(jù)信號data_d會大約延遲第一頻率f I的3. 5個時鐘周期、相比于實例一中如圖9c所示的第三種情況延遲了 O. 5個時鐘周期。通過上述實例二，進一步證明了無論高頻時鐘信號clk4和模擬時鐘信號clk_ana·與數(shù)字時鐘信號clk_d的相位關(guān)系如何，最終都能夠?qū)崿F(xiàn)數(shù)據(jù)重采樣、并得到模擬數(shù)據(jù)信號 data_ana。進而通過上述實例二與前述實例一的對比可見，在能夠確保每一個采樣環(huán)節(jié)能夠成功采樣到對應的信號的前提下，通過設置各采樣環(huán)節(jié)以上升沿為采樣時刻、或是以下降沿為采樣時刻而實現(xiàn)各采樣環(huán)節(jié)之間的不同配合方式，不會導致數(shù)據(jù)重采樣無法實現(xiàn)。雖然上述實例二與前述實例一均是以第一頻率f I相比于第二頻率f2的倍數(shù)m取4，但在m取其他大于I的整數(shù)時的基本原理是相同的。以上是對本發(fā)明實施例中的數(shù)據(jù)傳輸裝置的詳細說明。下面，再對本發(fā)明實施例中的數(shù)據(jù)傳輸方法予以說明。圖12為本發(fā)明實施例中的數(shù)據(jù)傳輸方法的示例性流程示意圖。如圖12所示，本發(fā)明實施例中的數(shù)據(jù)傳輸方法至少包括步驟12a 步驟12c ；步驟12a用于以高頻時鐘信號clkm/clkm_n為采樣時鐘，對輸入的數(shù)字時鐘信號clk_d順序進行至少三級采樣、并輸出第一采樣時鐘信號clk_w_l和第二采樣時鐘信號clk_w_2 ;其中，高頻時鐘信號clkm/clkm_n的頻率為第一頻率Π，數(shù)字時鐘信號clk_d、第一采樣時鐘信號clk_w_l、第二采樣時鐘信號clk_w_2的頻率均為第二頻率f2，第一頻率fl為第二頻率f2的m倍、即至少三倍；第一采樣時鐘信號Clk_w_l以第一延時dl延遲于數(shù)字時鐘信號clk_d、第二米樣時鐘信號clk_w_2以第二延時d2延遲于第一米樣時鐘信號clk_w_l,第一延時dl大于等于預設的可靠重采樣延時td_ck、第二延時d2至少為第一頻率fl的半個時鐘周期；步驟12b用于對輸入的第一采樣時鐘信號clk_w_l和第二采樣時鐘信號clk_w_2進行邏輯整合、并輸出選通信號sel ;其中，選通信號sel的頻率為第二頻率f2，選通信號sel的有效時長等于第二延時d2 ；步驟12c用于以高頻時鐘信號clkm/clkm_n為米樣時鐘,對選通信號sel有效時輸入的數(shù)字數(shù)據(jù)信號data_d進行采樣以及采樣保持、并輸出預采樣數(shù)據(jù)信號data_s ;其中，數(shù)字數(shù)據(jù)信號data_d和預采樣數(shù)據(jù)信號data_s的頻率均為第二頻率f2 ；步驟12d用于以模擬時鐘信號clk_ana/clk_ana_n為采樣時鐘,對輸入的預采樣數(shù)據(jù)信號data_s進行采樣、并輸出模擬數(shù)據(jù)信號data_ana ;其中，模擬時鐘信號clk_ana/clk_ana_n和模擬數(shù)據(jù)信號data_ana的頻率均為第二頻率f2。至此，上述流程結(jié)束。本發(fā)明實施例中的數(shù)據(jù)傳輸方法所具有的上述流程也能夠產(chǎn)生如前所述的圖6中示出的時序關(guān)系。并且，較佳地設置第二延時d2為第一頻率fI的一個時鐘周期。由此可見，本發(fā)明實施例中的數(shù)據(jù)傳輸方法就不需要利用時延方式對模擬時鐘信號clk_ana和數(shù)字時鐘信號clk_d進行特定的相位約束、也不需要利用PLL/DLL技術(shù)對模擬時鐘信號clk_ana/clk_ana_n與數(shù)字時鐘信號clk_d進行同步,從而能夠避免用于相位約束的時延所導致的可移植性不高、以及PLL/DLL技術(shù)需要較高成本(用于實現(xiàn)采樣所需的硬件資源遠遠小于PLL/DLL技術(shù))的缺陷，進而能夠在數(shù)據(jù)重采樣時同時兼顧較高的可移植性以及較低的成本。而且，現(xiàn)有技術(shù)中采用的時延方式還容易受到電壓的影響而導致采樣不可靠，而 本發(fā)明實施例中通過時鐘采樣來定位采樣窗口、以及在采樣窗口中的數(shù)據(jù)采樣均不會受到電壓的影響，因而相比于現(xiàn)有技術(shù)中采用時延方式的方案還能夠確保采樣的可靠性。相應地，由于模擬時鐘信號clk_ana/clk_ana_n和數(shù)字時鐘信號clk_d之間不需要具有任何特定的相位關(guān)系，因此，也就不需要像現(xiàn)有技術(shù)那樣設置模擬時鐘信號clk_ana/clk_ana_n和數(shù)字時鐘信號clk_d來自同一時鐘源,而是可以設置模擬時鐘信號clk_ana/c I k_ana_n可以來自模擬時鐘源、數(shù)字時鐘信號c I k_d可以來自數(shù)字時鐘源。而且，由于對時鐘信號的采樣并沒有時延要求，因此，高頻時鐘信號clkm/clkm_n和數(shù)字時鐘信號clk_d也不需要具有特定的相位關(guān)系。實際應用中，考慮到數(shù)字時鐘域內(nèi)的時鐘信號頻率不宜過高，因此，優(yōu)選地設置高頻時鐘信號clkm/clkm_n屬于模擬時鐘域、并與模擬時鐘信號clk_ana/clk_ana_n同樣來自模擬時鐘源，即，可以通過對模擬時鐘信號clk_ana/clk_ana_n的m倍頻得到高頻時鐘信號clkm/clkm_n,或者通過對高頻時鐘信號clkm/clkm_n的m分頻得到模擬時鐘信號clk_ana/clk_ana_n。實際應用中，針對連續(xù)的數(shù)字數(shù)據(jù)信號data_d，該數(shù)據(jù)傳輸方法可以流水線方式執(zhí)行上述流程。此外，在具體實現(xiàn)本發(fā)明實施例中的數(shù)據(jù)傳輸方法所具有的上述流程時，可以利用如前所述的圖7中示出的具體結(jié)構(gòu)。該數(shù)據(jù)傳輸方法可以為步驟12a設置如圖7所示的順序串聯(lián)的至少三個第一 D觸發(fā)器 dffl_l dffl_p。這樣，步驟12a即可分別利用每個第一 D觸發(fā)器dffl_i以高頻時鐘信號clkm/clkm_n為采樣時鐘，對輸入的數(shù)字時鐘信號clk_d進行該第一 D觸發(fā)器的排列位置i所對應的第i級采樣、并利用其中一個第一 D觸發(fā)器輸出第一采樣時鐘信號clk_w_l、利用另一個第一 D觸發(fā)器輸出第二采樣時鐘信號clk_w_2 ;其中，上述的一個第一 D觸發(fā)器與排列在第一位的第一 D觸發(fā)器dffl_l之間的采樣級差延時大于等于可靠重采樣延時td_ck、上述的另一個第一 D觸發(fā)器與輸出第一采樣時鐘信號clk_w_l的上述一個第一 D觸發(fā)器之間的采樣級差延時等于第二延時d2。該數(shù)據(jù)傳輸方法可以為步驟12b設置如圖7所示的非門NO和與門A0。這樣，步驟12b即可利用非門NO將第一采樣時鐘信號clk_w_l和第二采樣時鐘信號clk_w_2中的任一個通過邏輯非運算實現(xiàn)反向，還可利用與門AO對第一采樣時鐘信號clk_w_l和第二采樣時鐘信號clk_w_2中被反向的一個與另一個進行邏輯與運算、并輸出高電平有效的選通信號sel。實際應用中，步驟IOb可以利用非門NO將第二采樣時鐘信號clk_w_2反向、并得到以第一采樣時鐘信號clk_w_l的上升沿和第二采樣時鐘信號clk_w_2的上升沿為有效脈沖邊沿的選通信號sel，當然，也可以第二采樣時鐘信號clk_w_2的上升沿和第一采樣時鐘信號clk_w_l的下降沿為選通信號sel的有效脈沖邊沿，還可以第一采樣時鐘信號clk_w_l的下降沿和第二采樣時鐘信號clk_w_2的下降沿為選通信號sel的有效脈沖邊沿。但是，相比于其他幾種方式，以第一米樣時鐘信號clk_w_l的上升沿和第二米樣時鐘信號clk_w_2的上升沿為選通信號sel的有效脈沖邊沿的方式能夠使的有效脈沖的產(chǎn)生不存在無謂的延遲，因此，該方式為最優(yōu)。另外，實際應用中還可以根據(jù)實際需要，該數(shù)據(jù)傳輸方法可以為步驟12b再進一步增設一個非門而將選通信號sel反向，以使其低電平有效、并以有效的低電平來定位可 靠米樣窗口。該數(shù)據(jù)傳輸方法可以為步驟12c設置如圖7所示的相互并聯(lián)并分別與各數(shù)據(jù)比
特位--對應的若干多路選擇開關(guān)mux_l mux_n、以及相互并聯(lián)并分別與各數(shù)據(jù)比特位
——對應的若干第二 D觸發(fā)器dff2_l dff2_n。這樣，步驟12c即可分別利用每個多路選擇開關(guān)mux_j在選通信號sel有效時將其一路輸入接收的數(shù)字數(shù)據(jù)信號data_d的對應數(shù)據(jù)比特位data_d_j傳遞至對應的第二 D觸發(fā)器dff2_j，以及，在選通信號sel無效時將其另一路輸入從對應的第二 D觸發(fā)器dff2_j接收的預采樣數(shù)據(jù)信號data_s的對應數(shù)據(jù)比特位data_s_j再傳遞回對應的第二 D觸發(fā)器dff2_j ;步驟12c還分別利用每個第二 D觸發(fā)器dff2_j以高頻時鐘信號clkm/clkm_n為采樣時鐘，對從對應的多路選擇開關(guān)mux_j接收到的數(shù)字數(shù)據(jù)信號data_d的對應數(shù)據(jù)比特位data_d_j進行采樣、并輸出預采樣數(shù)據(jù)信號data_s的對應數(shù)據(jù)比特位data_s_j，以及，通過以高頻時鐘信號clkm/clkm_n為采樣時鐘,對從對應的多路選擇開關(guān)mux_j接收到的預采樣數(shù)據(jù)信號data_s的對應數(shù)據(jù)比特位data_s_j進行采樣、并將輸出的預采樣數(shù)據(jù)信號data_s的對應數(shù)據(jù)比特位data_s_j保持為第二頻率f2。該數(shù)據(jù)傳輸方法可以為步驟12d設置如圖7所示的相互并聯(lián)并分別與各數(shù)據(jù)比特位——對應的若干第三D觸發(fā)器dff3_l dff3_n。這樣，步驟12d即可分別每個第三D觸發(fā)器dff3_j以模擬時鐘信號clk_ana/clk_ana_n為采樣時鐘對預采樣數(shù)據(jù)信號data_s的對應數(shù)據(jù)比特位data_s_j進行采樣、并輸出模擬數(shù)據(jù)信號data_ana的對應數(shù)據(jù)位比特位data_ana_j。需要說明的是，利用如圖7所示的具體結(jié)構(gòu)來實現(xiàn)本發(fā)明實施例中的數(shù)據(jù)傳輸方法所有步驟僅僅是一種優(yōu)選方案，并不表示步驟12a、步驟12b、步驟12c、以及步驟12d必須同時利用在圖7中分別對應的具體結(jié)構(gòu)。在實際應用中，步驟12a、步驟12b、步驟12c、以及步驟12d中的至少一個步驟也可以利用具有相同原理的任意方式，并與其他步驟利用在圖7中分別對應的具體結(jié)構(gòu)相組合。更優(yōu)地，對于如圖8所示的實例一中所假設的第一頻率f I的O. 5個時鐘周期大于等于可靠重采樣延時td_ck，該數(shù)據(jù)傳輸方法也同樣適用，即
該數(shù)據(jù)傳輸方法為步驟12a共設置3個第一 D觸發(fā)器dffl_l dffl_3。相應地，步驟12a使第一個第一 D觸發(fā)器dffl_l利用高頻時鐘信號clk4實現(xiàn)上升沿采樣、并得到初始的第一級采樣時鐘信號clk_d_l，步驟12a還使最后兩個第一 D觸發(fā)器dff 1_2和dff 1_3利用高頻時鐘信號clk4_n實現(xiàn)clk4的下降沿采樣、并分別輸出第一采樣時鐘信號clk_w_l和第二米樣時鐘信號clk_w_2 ；步驟12b使非門NO將第二采樣時鐘信號clk_w_2反向；步驟12c使所有第二 D觸發(fā)器dff2_l dff2_n均利用高頻時鐘信號clk4_n實現(xiàn)clk4的下降沿采樣；步驟12d使所有第三D觸發(fā)器dff3_l dff3_n利用模擬時鐘信號clk_ana_n實現(xiàn)clk_ana的下降沿采樣。同樣地，對于如圖10所示的實例二中所假設的第一頻率fl的O. 5個時鐘周期大于等于可靠重采樣延時td_ck，該數(shù)據(jù)傳輸方法也同樣適用，SP 該數(shù)據(jù)傳輸方法為步驟12a共設置3個第一 D觸發(fā)器dff 1_1 dff 1_3。相應地，步驟12a使第一個第一 D觸發(fā)器dffl_l利用高頻時鐘信號clk4實現(xiàn)上升沿采樣、并得到初始的第一級采樣時鐘信號clk_d_l，步驟12a還使最后兩個第一 D觸發(fā)器dff 1_2和dff 1_3利用高頻時鐘信號clk4實現(xiàn)clk4的上升沿采樣、并分別輸出第一采樣時鐘信號clk_w_l和第二米樣時鐘信號clk_w_2 ；步驟12b使非門NO將第二采樣時鐘信號clk_w_2反向；步驟12c使所有第二 D觸發(fā)器dff2_l dff2_n均利用高頻時鐘信號clk4實現(xiàn)clk4的上升沿采樣；步驟12d使所有第三D觸發(fā)器dff3_l dff3_n利用模擬時鐘信號clk_ana實現(xiàn)clk_ana的上升沿采樣。如上可見，利用本發(fā)明實施例中的數(shù)據(jù)傳輸方法，無論高頻時鐘信號clk4和模擬時鐘信號clk_ana與數(shù)字時鐘信號clk_d的相位關(guān)系如何，最終都能夠?qū)崿F(xiàn)數(shù)據(jù)重采樣、并得到模擬數(shù)據(jù)信號data_ana。而且，利用本發(fā)明實施例中的數(shù)據(jù)傳輸方法，在能夠確保每一個采樣環(huán)節(jié)能夠成功采樣到對應的信號的前提下，通過設置各采樣環(huán)節(jié)以上升沿為采樣時刻、或是以下降沿為采樣時刻而實現(xiàn)各采樣環(huán)節(jié)之間的不同配合方式均不會導致數(shù)據(jù)重采樣無法實現(xiàn)。另外，雖然本發(fā)明實施例中的數(shù)據(jù)傳輸方法能夠適用的實例一和實例二均是以第一頻率Π相比于第二頻率f2的倍數(shù)m取4，但在m取其他大于等于3的整數(shù)時的基本原理是相同的。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明保護的范圍之內(nèi)。
權(quán)利要求
1.一種數(shù)據(jù)傳輸裝置，其特征在于，包括時鐘采樣電路、邏輯整合電路、數(shù)據(jù)預采樣電路、以及數(shù)據(jù)重采樣電路； 所述時鐘采樣電路用于以高頻時鐘信號為采樣時鐘，對輸入的數(shù)字時鐘信號順序進行至少三級采樣、并輸出第一采樣時鐘信號和第二采樣時鐘信號；其中，所述高頻信號的頻率為第一頻率，所述數(shù)字時鐘信號、所述第一采樣時鐘信號、所述第二采樣時鐘信號的頻率均為第二頻率，所述第一頻率為所述第二頻率的至少三倍；所述第一采樣時鐘信號以第一延時延遲于所述數(shù)字時鐘信號、所述第二采樣時鐘信號以第二延時延遲于所述第一采樣時鐘信號，所述第一延時大于等于預設的可靠重采樣延時、所述第二延時至少為所述第一頻率的半個時鐘周期； 所述邏輯整合電路用于對輸入的所述第一采樣時鐘信號和所述第二采樣時鐘信號進行邏輯整合、并輸出選通信號；其中，所述選通信號的頻率為所述第二頻率，所述選通信號的有效時長等于所述第二延時； 所述數(shù)據(jù)預采樣電路用于以所述高頻時鐘信號為采樣時鐘，對所述選通信號有效時輸入的數(shù)字數(shù)據(jù)信號進行采樣以及采樣保持、并輸出預采樣數(shù)據(jù)信號；其中，所述數(shù)字數(shù)據(jù)信號和所述采樣數(shù)據(jù)信號的頻率均為所述第二頻率； 所述數(shù)據(jù)重采樣電路用于以模擬時鐘信號為采樣時鐘，對輸入的所述預采樣數(shù)據(jù)信號進行采樣、并輸出模擬數(shù)據(jù)信號；其中，所述模擬時鐘信號和所述模擬數(shù)據(jù)信號的頻率均為所述第二頻率。
2.根據(jù)權(quán)利要求I所述的數(shù)據(jù)傳輸裝置，其特征在于，所述第二延時為所述第一頻率的一個時鐘周期。
3.根據(jù)權(quán)利要求I或2所述的數(shù)據(jù)傳輸裝置，其特征在于，所述時鐘采樣電路包括順序串聯(lián)的至少三個第一 D觸發(fā)器；每個第一 D觸發(fā)器分別用于以所述高頻時鐘信號為采樣時鐘對輸入的所述數(shù)字時鐘信號進行該第一 D觸發(fā)器的排列位置所對應的一級采樣、并由其中一個第一 D觸發(fā)器輸出所述第一采樣時鐘信號、由另一個第一 D觸發(fā)器輸出所述第二采樣時鐘信號；其中，所述一個第一 D觸發(fā)器與排列在第一位的第一 D觸發(fā)器之間的采樣級差延時大于等于所述可靠重采樣延時，所述另一個第一 D觸發(fā)器與所述一個第一 D觸發(fā)器之間的采樣級差延時為所述第二延時。
4.根據(jù)權(quán)利要求I或2所述的數(shù)據(jù)傳輸裝置，其特征在于，所述邏輯整合電路包括非門和與門；所述非門用于將所述第一采樣時鐘信號和所述第二采樣時鐘信號中的任一個通過邏輯非運算實現(xiàn)反向；所述與門用于對所述第一采樣時鐘信號和所述第二采樣時鐘信號中被反向的一個與另一個進行邏輯與運算、并輸出所述選通信號。
5.根據(jù)權(quán)利要求I或2所述的數(shù)據(jù)傳輸裝置，其特征在于，所述數(shù)據(jù)預采樣電路包括相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干多路選擇開關(guān)、以及相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干第二 D觸發(fā)器；每個多路選擇開關(guān)用于在所述選通信號有效時將其一路輸入接收的所述數(shù)字數(shù)據(jù)信號的對應數(shù)據(jù)比特位傳遞至對應的第二 D觸發(fā)器、以及在所述選通信號無效時將其另一路輸入接收的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位傳遞至對應的第二 D觸發(fā)器；每個第二 D觸發(fā)器用于以所述高頻時鐘信號為采樣時鐘，對接收到的所述數(shù)字數(shù)據(jù)信號的對應數(shù)據(jù)比特位進行采樣并輸出所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位、以及對接收到的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位進行采樣而將輸出的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位保持為所述第二頻率。
6.根據(jù)權(quán)利要求I或2所述的數(shù)據(jù)傳輸裝置，其特征在于，所述數(shù)據(jù)重采樣電路包括相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干第三D觸發(fā)器；每個第三D觸發(fā)器分別用于以所述模擬時鐘信號為采樣時鐘，對輸入的所述預采樣數(shù)據(jù)的對應數(shù)據(jù)位比特位進行采樣、并輸出所述模擬數(shù)據(jù)信號的對應數(shù)據(jù)位比特位。
7.根據(jù)權(quán)利要求2所述的數(shù)據(jù)傳輸裝置，其特征在于，所述第一頻率為所述頻率的四倍、所述第一頻率的半個時鐘周期大于等于所述可靠重采樣延時，且 所述時鐘采樣電路包括順序串聯(lián)的三個第一 D觸發(fā)器；每個第一 D觸發(fā)器分別用于以所述高頻時鐘信號為采樣時鐘對輸入的所述數(shù)字時鐘信號進行該第一 D觸發(fā)器的排列位置所對應的一級采樣、并由第二個第一 D觸發(fā)器輸出所述第一采樣時鐘信號、由第三個第一 D觸發(fā)器輸出所述第二采樣時鐘信號；其中，所述第二個第一 D觸發(fā)器與第一個第一 D觸發(fā)器之間的采樣級差延時大于等于所述可靠重采樣延時，所述第三個第一 D觸發(fā)器與所述第二個第一 D觸發(fā)器之間的采樣級差延時為所述第二延時； 所述邏輯整合電路包括非門和與門；所述非門用于將所述第二采樣時鐘信號通過邏輯非運算實現(xiàn)反向；所述與門用于對所述第一采樣時鐘信號與被反向的所述第二采樣時鐘信號進行邏輯與運算、并輸出所述選通信號； 所述數(shù)據(jù)預采樣電路包括相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干多路選擇開關(guān)、以及相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干第二 D觸發(fā)器；每個多路選擇開關(guān)用于在所述選通信號有效時將其一路輸入接收的所述數(shù)字數(shù)據(jù)信號的對應數(shù)據(jù)比特位傳遞至對應的第二 D觸發(fā)器、以及在所述選通信號無效時將其另一路輸入接收的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位傳遞至對應的第二 D觸發(fā)器；每個第二 D觸發(fā)器用于以所述高頻時鐘信號為采樣時鐘，對接收到的所述數(shù)字數(shù)據(jù)信號的對應數(shù)據(jù)比特位進行采樣并輸出所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位、以及對接收到的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位進行采樣而將輸出的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位保持為所述第二頻率； 所述數(shù)據(jù)重采樣電路包括相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干第三D觸發(fā)器；每個第三D觸發(fā)器分別用于以所述模擬時鐘信號為采樣時鐘，對輸入的所述預采樣數(shù)據(jù)的對應數(shù)據(jù)位比特位進行采樣、并輸出所述模擬數(shù)據(jù)信號的對應數(shù)據(jù)位比特位。
8.一種數(shù)據(jù)傳輸方法，其特征在于，包括步驟a至步驟d; 所述步驟a用于以高頻時鐘信號為采樣時鐘，對輸入的數(shù)字時鐘信號順序進行至少三級采樣、并輸出第一采樣時鐘信號和第二采樣時鐘信號；其中，所述高頻信號的頻率為第一頻率，所述數(shù)字時鐘信號、所述第一采樣時鐘信號、所述第二采樣時鐘信號的頻率均為第二頻率，所述第一頻率為所述第二頻率的至少三倍；所述第一采樣時鐘信號以第一延時延遲于所述數(shù)字時鐘信號、所述第二采樣時鐘信號以第二延時延遲于所述第一采樣時鐘信號，所述第一延時大于等于預設的可靠重采樣延時、所述第二延時至少為所述第一頻率的半個時鐘周期； 所述步驟b用于對輸入的所述第一采樣時鐘信號和所述第二采樣時鐘信號進行邏輯整合、并輸出選通信號；其中，所述選通信號的頻率為所述第二頻率，所述選通信號的有效時長等于所述第二延時；所述步驟C用于以所述高頻時鐘信號為采樣時鐘，對所述選通信號有效時輸入的數(shù)字數(shù)據(jù)信號進行采樣以及采樣保持、并輸出預采樣數(shù)據(jù)信號；其中，所述數(shù)字數(shù)據(jù)信號和所述采樣數(shù)據(jù)信號的頻率均為所述第二頻率； 所述步驟d用于以模擬時鐘信號為采樣時鐘，對輸入的所述預采樣數(shù)據(jù)信號進行采樣、并輸出模擬數(shù)據(jù)信號；其中，所述模擬時鐘信號和所述模擬數(shù)據(jù)信號的頻率均為所述第二頻率。
9.根據(jù)權(quán)利要求8所述的數(shù)據(jù)傳輸方法，其特征在于，所述第二延時為所述第一頻率的一個時鐘周期。
10.根據(jù)權(quán)利要求8或9所述的數(shù)據(jù)傳輸方法，其特征在于，該數(shù)據(jù)傳輸方法為所述步驟a設置順序串聯(lián)的至少三個第一 D觸發(fā)器； 所述步驟a分別利用每個第一D觸發(fā)器以所述高頻時鐘信號為采樣時鐘對輸入的所述數(shù)字時鐘信號進行該第一 D觸發(fā)器的排列位置所對應的一級采樣、并利用其中一個第一D觸發(fā)器輸出所述第一采樣時鐘信號、利用另一個第一 D觸發(fā)器輸出所述第二采樣時鐘信號；其中，所述一個第一 D觸發(fā)器與排列在第一位的第一 D觸發(fā)器之間的采樣級差延時大于等于所述可靠重采樣延時，所述另一個第一 D觸發(fā)器與所述一個第一 D觸發(fā)器之間的采樣級差延時為所述第二延時。
11.根據(jù)權(quán)利要求8或9所述的數(shù)據(jù)傳輸方法，其特征在于，該數(shù)據(jù)傳輸方法為所述步驟b設置非門和與門； 所述步驟b利用所述非門將所述第一采樣時鐘信號和所述第二采樣時鐘信號中的任一個通過邏輯非運算實現(xiàn)反向，還利用所述與門用于對所述第一采樣時鐘信號和所述第二采樣時鐘信號中被反向的一個與另一個進行邏輯與運算、并輸出所述選通信號。
12.根據(jù)權(quán)利要求8或9所述的數(shù)據(jù)傳輸方法，其特征在于，該數(shù)據(jù)傳輸方法為所述步驟c設置相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干多路選擇開關(guān)、以及相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干第二 D觸發(fā)器； 所述步驟c分別利用每個多路選擇開關(guān)在所述選通信號有效時將其一路輸入接收的所述數(shù)字數(shù)據(jù)信號的對應數(shù)據(jù)比特位傳遞至對應的第二 D觸發(fā)器、以及在所述選通信號無效時將其另一路輸入接收的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位傳遞至對應的第二D觸發(fā)器，還分別利用每個第二 D觸發(fā)器以所述高頻時鐘信號為采樣時鐘，對接收到的所述數(shù)字數(shù)據(jù)信號的對應數(shù)據(jù)比特位進行采樣并輸出所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位、以及對接收到的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位進行采樣而將輸出的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位保持為所述第二頻率。
13.根據(jù)權(quán)利要求8或9所述的數(shù)據(jù)傳輸方法，其特征在于，該數(shù)據(jù)傳輸方法為所述步驟d設置相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干第三D觸發(fā)器； 所述步驟d分別利用每個第三D觸發(fā)器以所述模擬時鐘信號為采樣時鐘，對輸入的所述預采樣數(shù)據(jù)的對應數(shù)據(jù)位比特位進行采樣、并輸出所述模擬數(shù)據(jù)信號的對應數(shù)據(jù)位比特位。
14.根據(jù)權(quán)利要求9所述的數(shù)據(jù)傳輸方法，其特征在于，該數(shù)據(jù)傳輸方法設置所述第一頻率為所述頻率的四倍、并設置所述第一頻率的半個時鐘周期大于等于所述可靠重采樣延時，且該數(shù)據(jù)傳輸方法為所述步驟a設置順序串聯(lián)的三個第一 D觸發(fā)器；所述步驟a利用三個第一D觸發(fā)器中的第一個以所述高頻時鐘信號的上升沿對所述數(shù)字時鐘信號進行該第一 D觸發(fā)器的排列位置所對應的一級采樣，利用三個第一 D觸發(fā)器中的第二個以所述高頻時鐘信號的下降沿對所述數(shù)字時鐘信號進行采樣、并得到所述第一采樣時鐘信號，利用三個第一D觸發(fā)器中的最后一個以所述高頻時鐘信號的下降沿對所述數(shù)字時鐘信號進行采樣、并得到第二采樣時鐘信號；其中，三個第一D觸發(fā)器中的所述第二個與所述第一個之間的采樣級差延時大于等于所述可靠重采樣延時，三個第一 D觸發(fā)器中的所述最后一個與所述第二個之間的采樣級差延時為所述第二延時； 該數(shù)據(jù)傳輸方法為所述步驟b設置非門和與門；所述步驟b利用所述非門將所述第二采樣時鐘信號通過邏輯非運算實現(xiàn)反向、并利用所述與門用于對所述第一采樣時鐘信號與被反向的所述第二采樣時鐘信號進行邏輯與運算并得到所述選通信號； 該數(shù)據(jù)傳輸方法為所述步驟c設置相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干多路選擇開關(guān)、以及相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干第二 D觸發(fā)器；所述步驟c分別利用每個多路選擇開關(guān)在所述選通信號有效時將其一路輸入接收的所述數(shù)字數(shù)據(jù)信號的對應數(shù)據(jù)比特位傳遞至對應的第二 D觸發(fā)器、以及在所述選通信號無效時將其另一路輸入接收的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位傳遞至對應的第二D觸發(fā)器，還分別利用每個第二 D觸發(fā)器以所述高頻時鐘信號為采樣時鐘，對接收到的所述數(shù)字數(shù)據(jù)信號的對應數(shù)據(jù)比特位進行采樣并輸出所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位、以及對接收到的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位進行采樣而將輸出的所述預采樣數(shù)據(jù)信號的對應數(shù)據(jù)比特位保持為所述第二頻率； 該數(shù)據(jù)傳輸方法為所述步驟d設置相互并聯(lián)并分別與各數(shù)據(jù)比特位一一對應的若干第三D觸發(fā)器；所述步驟d分別利用每個第三D觸發(fā)器以所述模擬時鐘信號為采樣時鐘，對輸入的所述預采樣數(shù)據(jù)的對應數(shù)據(jù)位比特位進行采樣、并輸出所述模擬數(shù)據(jù)信號的對應數(shù)·據(jù)位比特位。
全文摘要
本發(fā)明提供了一種數(shù)據(jù)傳輸裝置，包括時鐘采樣電路、邏輯整合電路、數(shù)據(jù)預采樣電路、以及數(shù)據(jù)重采樣電路。本發(fā)明還提供了一種數(shù)據(jù)傳輸方法。本發(fā)明在數(shù)據(jù)傳輸過程中的數(shù)據(jù)重采樣時，不需要利用時延來約束模擬時鐘信號和數(shù)字時鐘信號的相位關(guān)系、也不需要利用PLL/DLL技術(shù)對模擬時鐘信號與數(shù)字時鐘信號進行同步，從而能夠避免用于相位約束的時延所導致的可移植性不高、以及PLL/DLL技術(shù)所導致的成本較高的缺陷，進而能夠在兼顧較高的可移植性以及較低的成本的情況下實現(xiàn)數(shù)據(jù)重采樣。
文檔編號H03M1/54GK102916700SQ20111022866
公開日2013年2月6日 申請日期2011年8月5日 優(yōu)先權(quán)日2011年8月5日
發(fā)明者楊秋平 申請人:炬力集成電路設計有限公司