專利名稱：防止延遲鎖相環(huán)錯誤鎖定的方法及其系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬延遲鎖相環(huán)領(lǐng)域，尤其涉及一種防止延遲鎖相環(huán)錯誤鎖定的方法及其系 統(tǒng)。
背景技術(shù)：
延遲鎖相環(huán)是一種通過延時(shí)線產(chǎn)生輸入時(shí)鐘的延時(shí)輸出系統(tǒng)。參見圖1，延遲鎖相環(huán)的具體的基本工作原理如下步驟1 延遲鎖相環(huán)的輸出時(shí)鐘經(jīng)過時(shí)鐘分布網(wǎng)絡(luò)后產(chǎn)生反饋時(shí)鐘，反饋時(shí)鐘重 新輸入延遲鎖相環(huán)，步驟2 延遲鎖相環(huán)的鑒相器對輸入時(shí)鐘和反饋時(shí)鐘進(jìn)行抽樣、比較，并將比較結(jié) 果輸出給控制邏輯電路，步驟3 控制邏輯電路根據(jù)比較結(jié)果調(diào)整可變延時(shí)線的延時(shí)，實(shí)現(xiàn)反饋時(shí)鐘與輸 入時(shí)鐘為零傳輸延遲，使分布于整個系統(tǒng)的時(shí)鐘引腳間的偏差最小。其中步驟3中的零傳輸延遲是指前面的時(shí)鐘信號即步驟1中延遲鎖相環(huán)的輸出 時(shí)鐘，經(jīng)過若干延時(shí)后，依然能夠與后面的時(shí)鐘信號相同步。由于現(xiàn)代高頻時(shí)鐘系統(tǒng)時(shí)鐘在傳遞過程中很難避免干擾，因此，系統(tǒng)的輸入時(shí)鐘 往往會有很大的抖動，即輸入時(shí)鐘相位是在一個平衡值附近抖動，而延遲鎖相環(huán)的反饋時(shí) 鐘是輸入時(shí)鐘的一個延時(shí)輸出，反饋時(shí)鐘會繼承輸入時(shí)鐘的抖動，由此更加劇了系統(tǒng)的不 穩(wěn)定，因此需要對延遲鎖相環(huán)的進(jìn)行鎖定。參見圖2，傳統(tǒng)延遲鎖相環(huán)的主要鎖定流程如下1)延時(shí)持續(xù)增加階段延遲鎖相環(huán)經(jīng)過重置后，控制邏輯電路強(qiáng)制可變延時(shí)線持續(xù)增加，鑒相器通過輸 入時(shí)鐘的上升沿對反饋時(shí)鐘進(jìn)行采樣，再根據(jù)采樣輸出信號的變化來判斷是否鎖定由于可變延時(shí)線的長度在持續(xù)增加，所以反饋時(shí)鐘與輸入時(shí)鐘的相位差持續(xù)增 加。當(dāng)采樣輸出信號發(fā)生從1到0的變化時(shí)，判定遇到反饋時(shí)鐘上升沿，即認(rèn)為進(jìn)入鎖定狀 態(tài)，然后進(jìn)入微調(diào)階段；2)微調(diào)階段控制邏輯電路直接根據(jù)鑒相器的采樣輸出信號調(diào)節(jié)可變延時(shí)線的長度當(dāng)采樣輸 出信號為1時(shí)增加可變延時(shí)線的長度，當(dāng)采樣輸出信號為0時(shí)減少可變延時(shí)線的長度，從而 保持輸入時(shí)鐘與反饋時(shí)鐘的相位差為0。然而，參見圖3，當(dāng)采用上述延遲鎖相環(huán)的鎖定流程時(shí)，當(dāng)反饋時(shí)鐘的下降沿被采 樣時(shí)，若采樣輸出信號為1，在輸入時(shí)鐘或者反饋時(shí)鐘有抖動時(shí)，采樣輸出信號變?yōu)?，則控 制邏輯電路會錯誤的發(fā)出鎖定信號，會導(dǎo)致延遲鎖相環(huán)錯誤鎖定在下降沿(如圖3中的圓 圈處)。

發(fā)明內(nèi)容
為了解決背景技術(shù)中存在的技術(shù)問題，本發(fā)明提供了一種防止延遲鎖相環(huán)錯誤鎖 定的方法及其系統(tǒng)，其可有效防止在輸入時(shí)鐘發(fā)生抖動時(shí)出現(xiàn)的延遲鎖相環(huán)錯鎖現(xiàn)象。本發(fā)明的技術(shù)解決方案是本發(fā)明為一種防止延遲鎖相環(huán)錯誤鎖定的方法，其特 殊之處在于該方法包括以下步驟1)延時(shí)持續(xù)增加階段1. 1)輸入時(shí)鐘經(jīng)輸入時(shí)鐘分頻電路分頻后，所得到的分頻輸入時(shí)鐘分別輸入控制 邏輯電路的I鑒相器和II鑒相器；1. 2)反饋時(shí)鐘經(jīng)反饋時(shí)鐘分頻電路進(jìn)行差分分頻后，得到兩路差分反饋時(shí)鐘，分 別輸入控制邏輯電路的I鑒相器和II鑒相器；1. 3) I鑒相器和II鑒相器對分頻輸入時(shí)鐘和兩路差分反饋時(shí)鐘進(jìn)行采樣、比較 后，當(dāng)I鑒相器和II鑒相器的輸出發(fā)生從1到0或從0到1的翻轉(zhuǎn)時(shí)，發(fā)出鎖定信號；2)微調(diào)階段。上述步驟2)中的具體步驟如下2. 1)對步驟1. 2)中的分頻后得到的一路差分反饋時(shí)鐘進(jìn)行延遲，2. 2)對該延遲的差分反饋時(shí)鐘進(jìn)行采樣，根據(jù)對延遲的差分反饋時(shí)鐘的采樣結(jié) 果，決定采用不同的采樣輸出進(jìn)行微調(diào)。上述步驟2. 2)中若延遲的差分反饋時(shí)鐘的的采樣結(jié)果為1，采用I鑒相器的輸出 結(jié)果控制延時(shí)鏈增減，若延遲的差分反饋時(shí)鐘的的采樣結(jié)果為0，采用II鑒相器的輸出結(jié) 果控制延時(shí)鏈增減。本發(fā)明還提供一種防止延遲鎖相環(huán)錯誤鎖定的系統(tǒng)其特殊之處在于該系統(tǒng)包 括輸入時(shí)鐘分頻電路、反饋時(shí)鐘分頻電路和控制邏輯電路，輸入時(shí)鐘分頻電路和反饋時(shí)鐘 分頻電路分別接入控制邏輯電路。上述控制邏輯電路包括I鑒相器、II鑒相器、延時(shí)單元、觸發(fā)器、鎖定判斷電路和 多路選擇器，輸入時(shí)鐘分頻電路接入I鑒相器，反饋時(shí)鐘分頻電路接入II鑒相器，I鑒相器 和II鑒相器分別接入鎖定判斷電路，輸入時(shí)鐘分頻電路接入觸發(fā)器，所述反饋時(shí)鐘分頻電 路通過延時(shí)單元接入觸發(fā)器，I鑒相器、II鑒相器和觸發(fā)器分別接入多路選擇器。上述延時(shí)單元采用與非門延時(shí)單元。上述輸入時(shí)鐘分頻電路和反饋時(shí)鐘分頻電路均采用觸發(fā)器。本發(fā)明的優(yōu)點(diǎn)如下本發(fā)明將輸入時(shí)鐘和反饋時(shí)鐘進(jìn)行分頻處理，從而消除下降沿信息，因此本發(fā)明 可以有效防止在輸入時(shí)鐘發(fā)生抖動時(shí)出現(xiàn)的延遲鎖相環(huán)錯鎖現(xiàn)象，同時(shí)本發(fā)明與現(xiàn)有相關(guān) 技術(shù)兼容性好，鎖定過程簡單，控制邏輯簡單，并且可以加速鎖定過程。


圖1是延遲鎖相環(huán)的原理圖；圖2是傳統(tǒng)延遲鎖相環(huán)的鎖定過程圖；圖3是反饋時(shí)鐘有抖動時(shí)傳統(tǒng)延遲鎖相環(huán)的錯鎖過程圖；圖4是本發(fā)明的原理示意圖5是本發(fā)明鎖定過程一過程圖；圖6是本發(fā)明鎖定過程二過程圖；圖7是本發(fā)明鎖定過程一增減信號選擇示意圖；圖8是本發(fā)明鎖定過程二增減信號選擇示意圖；圖9是本發(fā)明的控制邏輯電路的結(jié)構(gòu)圖。
具體實(shí)施例方式本發(fā)明是將輸入鑒相器的輸入時(shí)鐘和反饋時(shí)鐘進(jìn)行分頻，對分頻信號進(jìn)行鎖定。 其具體過程如下參見圖4-6，⑴延時(shí)持續(xù)增加階段(1. 1)輸入時(shí)鐘經(jīng)輸入時(shí)鐘分頻電路分頻后，所得到的分頻輸入時(shí)鐘分別輸入控 制邏輯電路的I鑒相器和II鑒相器；(1. 2)反饋時(shí)鐘經(jīng)反饋時(shí)鐘分頻電路進(jìn)行差分分頻后，得到兩路差分反饋時(shí)鐘，一 路差分反饋時(shí)鐘為分頻反饋時(shí)鐘反，輸入控制邏輯電路的I鑒相器，另一路為分頻反饋時(shí) 鐘，輸入控制邏輯電路的II鑒相器；(1. 3) I鑒相器和II鑒相器對分頻輸入時(shí)鐘、分頻反饋時(shí)鐘反和分頻反饋時(shí)鐘進(jìn) 行采樣、比較，當(dāng)I鑒相器和II鑒相器的輸出發(fā)生從1到0或從0到1的翻轉(zhuǎn)時(shí)，發(fā)出鎖定信號。分頻反饋時(shí)鐘反和分頻反饋時(shí)鐘是相位相反的兩路時(shí)鐘。參見7、8，(2)微調(diào)階段由于I鑒相器和II鑒相器的輸出有從1到0或從0到1的翻轉(zhuǎn)的兩種不同鎖定 狀態(tài)，因此需要判斷鎖定在何種狀態(tài)？，控制邏輯電路才能根據(jù)采樣輸出進(jìn)行微調(diào)。2. 1)對步驟1. 2)中的分頻后得到的分頻反饋時(shí)鐘進(jìn)行延遲，2. 2)對該延時(shí)分頻反饋時(shí)鐘進(jìn)行采樣，根據(jù)對延遲的分頻反饋時(shí)鐘的采樣結(jié)果， 決定采用不同的采樣輸出，保證正確鎖定。若延遲的分頻反饋時(shí)鐘的采樣結(jié)果為1，采用I鑒相器的輸出結(jié)果控制延時(shí)鏈增 減，若延遲的分頻反饋時(shí)鐘的采樣結(jié)果為0，采用II鑒相器的輸出結(jié)果控制延時(shí)鏈(即背景 技術(shù)所述“可變延時(shí)線”)增減。參見圖4，本發(fā)明的延遲鎖相環(huán)錯誤鎖定的系統(tǒng)包括輸入時(shí)鐘分頻電路、反饋時(shí)鐘 分頻電路和控制邏輯電路，述輸入時(shí)鐘分頻電路和反饋時(shí)鐘分頻電路分別接入控制邏輯電 路，輸入時(shí)鐘分頻電路和反饋時(shí)鐘分頻電路的電路結(jié)構(gòu)相同，可采用現(xiàn)有的各種分頻電路 結(jié)構(gòu)，如觸發(fā)器的等。參見圖9，本發(fā)明的控制邏輯電路包括I鑒相器、II鑒相器、延時(shí)單元、觸發(fā)器、鎖 定判斷電路和多路選擇器，輸入時(shí)鐘分頻電路接入I鑒相器，反饋時(shí)鐘分頻電路接入II鑒 相器，I鑒相器和II鑒相器分別接入鎖定判斷電路，輸入時(shí)鐘分頻電路接入觸發(fā)器，反饋時(shí) 鐘分頻電路通過延時(shí)單元接入觸發(fā)器，I鑒相器、II鑒相器和觸發(fā)器分別接入多路選擇器，本發(fā)明為提高于現(xiàn)有相關(guān)技術(shù)的兼容性，I鑒相器、II鑒相器、觸發(fā)器、鎖定判斷 電路和多路選擇器均可采用現(xiàn)有技術(shù)的控制邏輯電路中的結(jié)構(gòu)，只是在反饋時(shí)鐘分頻電路 和觸發(fā)器之間增加了延時(shí)單元，而延時(shí)單元可采用現(xiàn)有的各種延時(shí)電路，如與非門延時(shí)單兀等。本發(fā)明的系統(tǒng)工作原理是輸入時(shí)鐘經(jīng)輸入時(shí)鐘分頻電路分頻后，所得到的分頻 輸入時(shí)鐘分別輸入控制邏輯電路的I鑒相器和II鑒相器；反饋時(shí)鐘經(jīng)反饋時(shí)鐘分頻電路進(jìn) 行差分分頻后，得到兩路差分反饋時(shí)鐘，一路差分反饋時(shí)鐘為分頻反饋時(shí)鐘反，輸入控制邏 輯電路的I鑒相器，另一路為分頻反饋時(shí)鐘，輸入控制邏輯電路的II鑒相器；I鑒相器和II 鑒相器對分頻輸入時(shí)鐘、分頻反饋時(shí)鐘反和分頻反饋時(shí)鐘進(jìn)行采樣、比較，當(dāng)I鑒相器和II 鑒相器的輸出發(fā)生從1到0或從0到1的翻轉(zhuǎn)時(shí)，鎖定判斷電路發(fā)出鎖定信號。微調(diào)時(shí)，將分頻反饋時(shí)鐘通過延時(shí)單元進(jìn)行延時(shí)，作為觸發(fā)器的時(shí)鐘輸入，利用分 頻輸入時(shí)鐘作為觸發(fā)器的數(shù)據(jù)輸入，使此延時(shí)的分頻反饋時(shí)鐘對分頻輸入時(shí)鐘鎖存，根據(jù) 觸發(fā)器的結(jié)果進(jìn)行選擇，如果鎖存結(jié)果為1，則由多路選擇器選擇用I鑒相器的輸出控制延 時(shí)鏈的增減，如果鎖存結(jié)果為0，則由多路選擇器選擇用II鑒相器的輸出控制延時(shí)鏈的增 減，進(jìn)行微調(diào)操作，保證正確鎖定。
權(quán)利要求
1. 一種防止延遲鎖相環(huán)錯誤鎖定的方法，其特征在于該方法包括以下步驟1)延時(shí)持續(xù)增加階段1.1)輸入時(shí)鐘經(jīng)輸入時(shí)鐘分頻電路分頻后，所得到的分頻輸入時(shí)鐘分別輸入控制邏輯 電路的I鑒相器和II鑒相器；1. 2)反饋時(shí)鐘經(jīng)反饋時(shí)鐘分頻電路進(jìn)行差分分頻后，得到兩路差分反饋時(shí)鐘，分別輸 入控制邏輯電路的I鑒相器和II鑒相器；1.3) I鑒相器和II鑒相器對分頻輸入時(shí)鐘和兩路差分反饋時(shí)鐘進(jìn)行采樣、比較后，當(dāng)I 鑒相器和II鑒相器的輸出發(fā)生從1到0或從0到1的翻轉(zhuǎn)時(shí)，發(fā)出鎖定信號；2)微調(diào)階段。
2.根據(jù)權(quán)利要求1所述的防止延遲鎖相環(huán)錯誤鎖定的方法，其特征在于所述步驟2) 中的具體步驟如下2. 1)對步驟1. 2)中的分頻后得到的一路差分反饋時(shí)鐘進(jìn)行延遲，2.2)對該延時(shí)差分反饋時(shí)鐘進(jìn)行采樣，根據(jù)對延遲的差分反饋時(shí)鐘的采樣結(jié)果，決定 采用不同的采樣輸出進(jìn)行微調(diào)。
3.根據(jù)權(quán)利要求2所述的防止延遲鎖相環(huán)錯誤鎖定的方法，其特征在于所述步驟 2. 2)中若延遲的差分反饋時(shí)鐘的的采樣結(jié)果為1，采用I鑒相器的輸出結(jié)果控制延時(shí)鏈增 減，若延遲的差分反饋時(shí)鐘的的采樣結(jié)果為0，采用II鑒相器的輸出結(jié)果控制延時(shí)鏈增減。
4.一種防止延遲鎖相環(huán)錯誤鎖定的系統(tǒng)其特征在于該系統(tǒng)包括輸入時(shí)鐘分頻電 路、反饋時(shí)鐘分頻電路和控制邏輯電路，所述輸入時(shí)鐘分頻電路和反饋時(shí)鐘分頻電路分別 接入控制邏輯電路。
5.根據(jù)權(quán)利要求4所述的防止延遲鎖相環(huán)錯誤鎖定的系統(tǒng)其特征在于所述控制邏 輯電路包括I鑒相器、II鑒相器、延時(shí)單元、觸發(fā)器、鎖定判斷電路和多路選擇器，所述輸入 時(shí)鐘分頻電路接入I鑒相器，所述反饋時(shí)鐘分頻電路接入II鑒相器，所述I鑒相器和II鑒 相器分別接入鎖定判斷電路，所述輸入時(shí)鐘分頻電路接入觸發(fā)器，所述反饋時(shí)鐘分頻電路 通過延時(shí)單元接入觸發(fā)器，所述I鑒相器、II鑒相器和觸發(fā)器分別接入多路選擇器。
6.根據(jù)權(quán)利要求5所述的防止延遲鎖相環(huán)錯誤鎖定的系統(tǒng)其特征在于所述延時(shí)單 元采用與非門延時(shí)單元。
7.根據(jù)權(quán)利要求3或4或5或6所述的防止延遲鎖相環(huán)錯誤鎖定的系統(tǒng)其特征在于 所述輸入時(shí)鐘分頻電路和反饋時(shí)鐘分頻電路均采用觸發(fā)器。
全文摘要
本發(fā)明提供了一種防止延遲鎖相環(huán)錯誤鎖定的方法及其系統(tǒng)。其方法包括以下步驟1)延時(shí)持續(xù)增加階段；2)微調(diào)階段；其中，步驟1)具體分為1.1)輸入時(shí)鐘經(jīng)輸入時(shí)鐘分頻電路分頻后，所得到的分頻輸入時(shí)鐘分別輸入控制邏輯電路的I鑒相器和II鑒相器；1.2)反饋時(shí)鐘經(jīng)反饋時(shí)鐘分頻電路進(jìn)行差分分頻后，得到兩路差分反饋時(shí)鐘，分別輸入控制邏輯電路的I鑒相器和II鑒相器；1.3)I鑒相器和II鑒相器對分頻輸入時(shí)鐘和兩路差分反饋時(shí)鐘進(jìn)行采樣、比較后，當(dāng)I鑒相器和II鑒相器的輸出發(fā)生從1到0或從0到1的翻轉(zhuǎn)時(shí)，發(fā)出鎖定信號。本發(fā)明可以有效防止在輸入時(shí)鐘發(fā)生抖動時(shí)出現(xiàn)的延遲鎖相環(huán)錯鎖現(xiàn)象，控制邏輯簡單，并且可以加速鎖定過程。
文檔編號H03L7/08GK102148616SQ201110079890
公開日2011年8月10日 申請日期2011年3月31日 優(yōu)先權(quán)日2011年3月31日
發(fā)明者亞歷山大, 劉天志 申請人:山東華芯半導(dǎo)體有限公司