專(zhuān)利名稱(chēng)：一種可編程抗干擾的同步觸發(fā)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及采樣系統(tǒng)的觸發(fā)技術(shù)，特別是一種可編程抗干擾的同步觸發(fā)器。
背景技術(shù)：
一般的采樣系統(tǒng)需要觸發(fā)系統(tǒng)來(lái)實(shí)現(xiàn)同步過(guò)程，由于信號(hào)疊加的噪聲或者干擾等，常常不能保證正常的單次觸發(fā)，對(duì)于變化緩慢的低頻信號(hào)，尤為突出。而且對(duì)于便攜式設(shè)備，應(yīng)用環(huán)境多變，要求有穩(wěn)定的觸發(fā)機(jī)制保證采樣系統(tǒng)的同步過(guò)程。因此，本發(fā)明人認(rèn)為，在低頻、超低頻電壓的測(cè)量系統(tǒng)中，有必要研發(fā)出一種可編程抗干擾的同步觸發(fā)器， 為ADC采樣系統(tǒng)提供可靠的觸發(fā)信號(hào)，從而保證采樣系統(tǒng)的同步準(zhǔn)確度。所述ADC(ADC: analog todigital converter)是指模數(shù)轉(zhuǎn)換器。

發(fā)明內(nèi)容
本發(fā)明針對(duì)現(xiàn)有技術(shù)存在的缺陷或不足，提供一種可編程抗干擾的同步觸發(fā)器， 為ADC采樣系統(tǒng)提供可靠的觸發(fā)信號(hào)，從而保證采樣系統(tǒng)的同步準(zhǔn)確度。本發(fā)明的技術(shù)方案如下一種可編程抗干擾的同步觸發(fā)器，其特征在于，包括正向輸入端均相互連接且負(fù)向輸入端相互連接的一個(gè)參考點(diǎn)檢測(cè)比較器、一個(gè)正遲滯比較器和一個(gè)負(fù)遲滯比較器，所述正向輸入端均相互連接的節(jié)點(diǎn)連接輸入信號(hào)；所述參考點(diǎn)檢測(cè)比較器的輸出端分別通過(guò)電阻連接工作電源和通過(guò)計(jì)數(shù)器與控制邏輯電路互連；所述正遲滯比較器的輸出端分別連接第一電阻網(wǎng)絡(luò)的一端和所述控制邏輯電路，所述第一電阻網(wǎng)絡(luò)的另一端連接所述正遲滯比較器的正向輸入端，所述第一電阻網(wǎng)絡(luò)通過(guò)接地端接地并通過(guò)端口連接所述控制邏輯電路；所述負(fù)遲滯比較器的輸出端分別連接第二電阻網(wǎng)絡(luò)的一端和所述控制邏輯電路，所述第二電阻網(wǎng)絡(luò)的另一端連接所述負(fù)遲滯比較器的正向輸入端，所述第二電阻網(wǎng)絡(luò)通過(guò)接地端接地并通過(guò)端口連接所述控制邏輯電路；所述負(fù)向輸入端相互連接的節(jié)點(diǎn)連接數(shù)模轉(zhuǎn)換器，所述數(shù)模轉(zhuǎn)換器連接所述控制邏輯電路。所述數(shù)模轉(zhuǎn)換器輸出參考點(diǎn)電壓給所述負(fù)向輸入端相互連接的節(jié)點(diǎn)。所述輸入信號(hào)經(jīng)所述參考點(diǎn)檢測(cè)比較器后形成多觸發(fā)脈沖串由所述計(jì)數(shù)器計(jì)數(shù)， 所述控制邏輯電路根據(jù)所述計(jì)數(shù)器值配置所述第一電阻網(wǎng)絡(luò)和第二電阻網(wǎng)絡(luò)以調(diào)整遲滯電平，從而保證所述正遲滯比較器和負(fù)遲滯比較器的單次觸發(fā)特性。所述第一電阻網(wǎng)絡(luò)和第二電阻網(wǎng)絡(luò)均由純電阻陣列及開(kāi)關(guān)組成的數(shù)字可編程電阻網(wǎng)絡(luò)。所述數(shù)模轉(zhuǎn)換器輸出的參考點(diǎn)電壓通過(guò)所述控制邏輯電路任意配置，從而實(shí)現(xiàn)數(shù)
字可控。正負(fù)遲滯電平數(shù)字通過(guò)所述控制邏輯電路編程控制。本發(fā)明的技術(shù)效果如下(1)該技術(shù)自動(dòng)檢測(cè)參考點(diǎn)的觸發(fā)脈沖數(shù)，并自動(dòng)調(diào)整觸發(fā)遲滯電平。
(2)參考中心點(diǎn)可任意配置，數(shù)字可控。(3)正負(fù)遲滯電平數(shù)字可編程控制。(4)實(shí)際應(yīng)用效果是該技術(shù)用于低頻、超低頻電壓的測(cè)量系統(tǒng)中，為ADC采樣系統(tǒng)提供了可靠的觸發(fā)信號(hào)，保證了采樣系統(tǒng)的同步準(zhǔn)確度。


圖1是本發(fā)明的原理結(jié)構(gòu)示意圖。
具體實(shí)施例方式下面結(jié)合附圖(圖1)對(duì)本發(fā)明進(jìn)行說(shuō)明。如圖1所示，一種可編程抗干擾的同步觸發(fā)器，其特征在于，包括正向輸入端“ + ” 均相互連接且負(fù)向輸入端“_”相互連接的一個(gè)參考點(diǎn)檢測(cè)比較器CM1、一個(gè)正遲滯比較器 CM2和一個(gè)負(fù)遲滯比較器CM3，所述正向輸入端“ + ”均相互連接的節(jié)點(diǎn)連接輸入信號(hào)Vin ； 所述參考點(diǎn)檢測(cè)比較器CMl的輸出端分別通過(guò)電阻連接工作電源Vdd和通過(guò)計(jì)數(shù)器與控制邏輯電路互連；所述正遲滯比較器CM2的輸出端分別連接第一電阻網(wǎng)絡(luò)的一端和所述控制邏輯電路，所述第一電阻網(wǎng)絡(luò)的另一端連接所述正遲滯比較器的正向輸入端“ + ”，所述第一電阻網(wǎng)絡(luò)通過(guò)接地端接地并通過(guò)端口連接所述控制邏輯電路；所述負(fù)遲滯比較器CM3 的輸出端分別連接第二電阻網(wǎng)絡(luò)的一端和所述控制邏輯電路，所述第二電阻網(wǎng)絡(luò)的另一端連接所述負(fù)遲滯比較器的正向輸入端“ + ”，所述第二電阻網(wǎng)絡(luò)通過(guò)接地端接地并通過(guò)端口連接所述控制邏輯電路；所述負(fù)向輸入端“_”相互連接的節(jié)點(diǎn)連接數(shù)模轉(zhuǎn)換器DAC(DAC digitalto analog converter)，所述數(shù)模轉(zhuǎn)換器連接所述控制邏輯電路。所述數(shù)模轉(zhuǎn)換器輸出參考點(diǎn)電壓Vref即參考中心點(diǎn)給所述負(fù)向輸入端“-”相互連接的節(jié)點(diǎn)。所述輸入信號(hào)Vin經(jīng)所述參考點(diǎn)檢測(cè)比較器CMl后形成多觸發(fā)脈沖串由所述計(jì)數(shù)器計(jì)數(shù)，所述控制邏輯電路根據(jù)所述計(jì)數(shù)器值配置所述第一電阻網(wǎng)絡(luò)和第二電阻網(wǎng)絡(luò)以調(diào)整遲滯電平，從而保證所述正遲滯比較器CM2和負(fù)遲滯比較器CM3的單次觸發(fā)特性。所述第一電阻網(wǎng)絡(luò)和第二電阻網(wǎng)絡(luò)均由純電阻陣列及開(kāi)關(guān)組成的數(shù)字可編程電阻網(wǎng)絡(luò)。所述數(shù)模轉(zhuǎn)換器DAC輸出的參考點(diǎn)電壓Vref通過(guò)所述控制邏輯電路任意配置，從而實(shí)現(xiàn)數(shù)字可控。正負(fù)遲滯電平數(shù)字通過(guò)所述控制邏輯電路編程控制。ADC采樣系統(tǒng)一般應(yīng)該由采樣保持器、ADC、采樣控制電路構(gòu)成。與模擬輸入信號(hào)關(guān)聯(lián)的觸發(fā)信號(hào)觸發(fā)采樣控制電路后啟動(dòng)采樣保持器、ADC進(jìn)行采樣轉(zhuǎn)換，并將數(shù)據(jù)存儲(chǔ)或者發(fā)送到數(shù)據(jù)總線(xiàn)。所述ADC(ADC:analog to digital converter)是指模數(shù)轉(zhuǎn)換器。穩(wěn)定的觸發(fā)機(jī)制有利于保證采樣系統(tǒng)的同步過(guò)程。輸入到采樣系統(tǒng)的輸入信號(hào)何時(shí)開(kāi)始采樣一般由觸發(fā)電路確定，這里的同步過(guò)程即控制采樣起始點(diǎn)的過(guò)程。所謂遲滯電平是針對(duì)比較器而言的，S卩比較器輸出的觸發(fā)脈沖的上升沿與下降沿與對(duì)應(yīng)的輸入觸發(fā)電平不一致。遲滯電平就是所謂的上升沿和下降沿對(duì)應(yīng)的電平。消噪的含義是因?yàn)檫t滯存在而不是圍繞中心點(diǎn)反復(fù)隨噪聲電平進(jìn)行觸發(fā)，噪聲電平對(duì)觸發(fā)不起作用。單次觸發(fā)是對(duì)于圍繞中心點(diǎn)的振蕩信號(hào)反復(fù)觸發(fā)而言的。本發(fā)明的技術(shù)特點(diǎn)如下(1)該技術(shù)自動(dòng)檢測(cè)參考點(diǎn)的觸發(fā)脈沖數(shù)，并自動(dòng)調(diào)整觸發(fā)遲滯電平；
(2)參考中心點(diǎn)可任意配置，數(shù)字可控；(3)正負(fù)遲滯電平數(shù)字可編程控制。本發(fā)明的應(yīng)用效果如下該技術(shù)用于低頻、超低頻電壓的測(cè)量系統(tǒng)中，為ADC采樣系統(tǒng)提供了可靠的觸發(fā)信號(hào)，保證了采樣系統(tǒng)的同步準(zhǔn)確度。在此指明，以上敘述有助于本領(lǐng)域技術(shù)人員理解本發(fā)明創(chuàng)造，但并非限制本發(fā)明創(chuàng)造的保護(hù)范圍。任何沒(méi)有脫離本發(fā)明創(chuàng)造實(shí)質(zhì)內(nèi)容的對(duì)以上敘述的等同替換、修飾改進(jìn)和/或刪繁從簡(jiǎn)而進(jìn)行的實(shí)施，均落入本發(fā)明創(chuàng)造的保護(hù)范圍。
權(quán)利要求
1.一種可編程抗干擾的同步觸發(fā)器，其特征在于，包括正向輸入端均相互連接且負(fù)向輸入端相互連接的一個(gè)參考點(diǎn)檢測(cè)比較器、一個(gè)正遲滯比較器和一個(gè)負(fù)遲滯比較器，所述正向輸入端均相互連接的節(jié)點(diǎn)連接輸入信號(hào)；所述參考點(diǎn)檢測(cè)比較器的輸出端分別通過(guò)電阻連接工作電源和通過(guò)計(jì)數(shù)器與控制邏輯電路互連；所述正遲滯比較器的輸出端分別連接第一電阻網(wǎng)絡(luò)的一端和所述控制邏輯電路，所述第一電阻網(wǎng)絡(luò)的另一端連接所述正遲滯比較器的正向輸入端，所述第一電阻網(wǎng)絡(luò)通過(guò)接地端接地并通過(guò)端口連接所述控制邏輯電路；所述負(fù)遲滯比較器的輸出端分別連接第二電阻網(wǎng)絡(luò)的一端和所述控制邏輯電路，所述第二電阻網(wǎng)絡(luò)的另一端連接所述負(fù)遲滯比較器的正向輸入端，所述第二電阻網(wǎng)絡(luò)通過(guò)接地端接地并通過(guò)端口連接所述控制邏輯電路；所述負(fù)向輸入端相互連接的節(jié)點(diǎn)連接數(shù)模轉(zhuǎn)換器，所述數(shù)模轉(zhuǎn)換器連接所述控制邏輯電路。
2.根據(jù)權(quán)利要求1所述的可編程抗干擾的同步觸發(fā)器，其特征在于，所述數(shù)模轉(zhuǎn)換器輸出參考點(diǎn)電壓給所述負(fù)向輸入端相互連接的節(jié)點(diǎn)。
3.根據(jù)權(quán)利要求1所述的可編程抗干擾的同步觸發(fā)器，其特征在于，所述輸入信號(hào)經(jīng)所述參考點(diǎn)檢測(cè)比較器后形成多觸發(fā)脈沖串由所述計(jì)數(shù)器計(jì)數(shù)，所述控制邏輯電路根據(jù)所述計(jì)數(shù)器值配置所述第一電阻網(wǎng)絡(luò)和第二電阻網(wǎng)絡(luò)以調(diào)整遲滯電平，從而保證所述正遲滯比較器和負(fù)遲滯比較器的單次觸發(fā)特性。
4.根據(jù)權(quán)利要求1所述的可編程抗干擾的同步觸發(fā)器，其特征在于，所述第一電阻網(wǎng)絡(luò)和第二電阻網(wǎng)絡(luò)均由純電阻陣列及開(kāi)關(guān)組成的數(shù)字可編程電阻網(wǎng)絡(luò)。
5.根據(jù)權(quán)利要求1所述的可編程抗干擾的同步觸發(fā)器，其特征在于，所述數(shù)模轉(zhuǎn)換器輸出的參考點(diǎn)電壓通過(guò)所述控制邏輯電路任意配置，從而實(shí)現(xiàn)數(shù)字可控。
6.根據(jù)權(quán)利要求1所述的可編程抗干擾的同步觸發(fā)器，其特征在于，正負(fù)遲滯電平數(shù)字通過(guò)所述控制邏輯電路編程控制。
全文摘要
一種可編程抗干擾的同步觸發(fā)器，為ADC采樣系統(tǒng)提供可靠的觸發(fā)信號(hào)，從而保證采樣系統(tǒng)的同步準(zhǔn)確度，包括正向輸入端均相互連接且負(fù)向輸入端相互連接的一個(gè)參考點(diǎn)檢測(cè)比較器、一個(gè)正遲滯比較器和一個(gè)負(fù)遲滯比較器，所述正向輸入端均相互連接的節(jié)點(diǎn)連接輸入信號(hào)；所述參考點(diǎn)檢測(cè)比較器的輸出端分別通過(guò)電阻連接工作電源和通過(guò)計(jì)數(shù)器與控制邏輯電路互連；所述正遲滯比較器的輸出端分別連接第一電阻網(wǎng)絡(luò)的一端和所述控制邏輯電路，所述第一電阻網(wǎng)絡(luò)的另一端連接所述正遲滯比較器的正向輸入端，所述第一電阻網(wǎng)絡(luò)通過(guò)接地端接地并通過(guò)端口連接所述控制邏輯電路；所述負(fù)遲滯比較器的輸出端分別連接第二電阻網(wǎng)絡(luò)的一端和所述控制邏輯電路。
文檔編號(hào)H03M1/54GK102163974SQ20101060603
公開(kāi)日2011年8月24日 申請(qǐng)日期2010年12月24日 優(yōu)先權(quán)日2010年12月24日
發(fā)明者蔣方亮 申請(qǐng)人:北京東方計(jì)量測(cè)試研究所