專利名稱：一種遲滯電壓比較器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路技術(shù)領(lǐng)域，涉及一種實(shí)現(xiàn)遲滯功能的新型電壓 比較器電路。
背景技術(shù)：
在實(shí)際使用中，由于電源電壓的變化、電阻值的偏差、運(yùn)算放大器的溫漂，電 壓比較器的輸出常常出錯。必須重新調(diào)整電位器改變閾值電壓，才能使比較器重新正常 工作，輸出符合要求的控制信號。遲滯是比較器的一種性質(zhì)，其輸入閾值是輸入(輸出) 電平的函數(shù)。當(dāng)輸入經(jīng)過閾值時(shí)輸出會改變，同時(shí)輸入閾值也會隨之降低，所以在比較 器的輸出又一次改變狀態(tài)之前輸入必須回到上一閾值。
目前較為流行的遲滯比較器有以下幾種
①外部正反饋結(jié)構(gòu)的比較器如圖1所示。該比較器主要是通過外接電阻構(gòu)成正 反饋形式來實(shí)現(xiàn)遲滯功能的比較器，在理想情況下Vin+其轉(zhuǎn)折點(diǎn)為
Vth+ = (~—~)Voh + (~—~)Vm-L 」Ri+ R2Ri+ R2(1)
Vth- = ( Rl )Vol + ( Rl )Vin-Ri+ R2Ri+ R2(2)
其中VOH和VOL分別為比較器最大和最小輸出電壓，但該式成立的條件是Vl 和Vin+相等，這在直流電平中應(yīng)用是沒有問題的。但當(dāng)Vin+、Vin-傳輸速率較高時(shí)， 對該運(yùn)放的要求也會提高，要想保證Vl和Vin+相等，則需運(yùn)放在高頻下仍具有較高的增 益，即需要運(yùn)放具有很高的增益帶寬積，而這在很多情況下是很難達(dá)到的，因此使其應(yīng) 用范圍受到很大限制。
②內(nèi)部正反饋遲滯比較器，其經(jīng)典電路為Allen書上的高增益開環(huán)遲滯比較器， 電路如圖2所示。
當(dāng)Vin+大于Vin-時(shí)，電流120大部分從M20流過，流過M21的電流只是極少的 一部分，甚至沒有，此時(shí)輸出信號Vo2為高電平。當(dāng)Vin+減小Vin-增加時(shí)，流過M21 和MM的電流逐漸增加，當(dāng)流過M21、MM的電流與流過M20、M22的電流相等時(shí)， Vo2電平發(fā)生翻轉(zhuǎn)。由于此時(shí)M22、M23的柵電容向地釋放電荷需要一定的時(shí)間，因此 電平轉(zhuǎn)換需要一定的時(shí)間來完成。當(dāng)輸入信號頻率較高時(shí)，需要較大的尾電流120來實(shí) 現(xiàn)快的翻轉(zhuǎn)速率，因此該電路要維持較高轉(zhuǎn)換速率需要較大的功耗來完成，同時(shí)如果要 調(diào)節(jié)遲滯寬度則需要改變MOS管寬長比，因此限制了其應(yīng)用范圍。發(fā)明內(nèi)容
本發(fā)明目的是提供一種遲滯寬度可調(diào)節(jié)的電壓比較器。
為了達(dá)到上述目的，本發(fā)明所采用的技術(shù)方案為一種遲滯電壓比較器，其包 括開環(huán)比較電路，它還包括與所述的開環(huán)比較電路相反饋連接以產(chǎn)生遲滯的閾值產(chǎn)生電路，所述的閾值產(chǎn)生電路包括增加在開環(huán)比較電路中的MOS開關(guān)管和電流源，通過輸出 電平來控制開關(guān)管的開啟和關(guān)斷，從而形成內(nèi)部正反饋通路，進(jìn)而形成具有一定遲滯寬 度，且寬度可調(diào)的比較器。
進(jìn)一步地，所述的開環(huán)比較電路輸出端設(shè)置一組反相器，反相器的輸出信號控 制開關(guān)管的開啟和關(guān)斷。
電流源輸出與開環(huán)比較電路的輸入級相電連接，通過將電流源I注入到輸入級 MOS管的漏區(qū)，使得流過輸入級MOS管的電流增大，導(dǎo)致輸入信號在達(dá)到轉(zhuǎn)折點(diǎn)時(shí)不發(fā) 生電平翻轉(zhuǎn)，而在高于或低于該轉(zhuǎn)折點(diǎn)時(shí)電平才能翻轉(zhuǎn)，從而產(chǎn)生遲滯。
在根據(jù)上述技術(shù)方案所優(yōu)化實(shí)施的方式中，所述的開環(huán)比較電路包括與電壓正 負(fù)輸入端相電連接的第一輸入MOS管和第二輸入MOS管、與第一輸入MOS管相連接用 于為第一輸入MOS管提供電流的第一負(fù)載MOS管、與第二輸入MOS管相連接用于為第 二輸入MOS管提供電流的第二負(fù)載MOS管、連接在第一負(fù)載MOS管與地之間用于形成 通路的第三負(fù)載MOS管以及連接在第二負(fù)載MOS管與地之間用于形成通路的第四負(fù)載 MOS管，所述的閾值產(chǎn)生電路包括分別與第一輸入MOS管和第二輸入MOS管相對稱連 接的第一開關(guān)管和第二開關(guān)管、電流大小可調(diào)節(jié)的第一電流源以及與開環(huán)比較電路輸出 端依次相連接的第一反相器和第二反相器，所述的第一反相器的輸出端與第一開關(guān)管相 連接以控制第一開關(guān)管的導(dǎo)通與截止；所述的第二反相器的輸出端與第二開關(guān)管相連接 以控制第二開關(guān)管的導(dǎo)通與截止，通過控制第一開關(guān)管與第二開關(guān)管的導(dǎo)通與截止使得 第一電流源電流注入到第一輸入MOS管或第二輸入MOS管中，以產(chǎn)生遲滯。
所述的第一輸入MOS管、第二輸入MOS管、第三負(fù)載MOS管以及第四負(fù)載 MOS管為NMOS管，所述的第一負(fù)載MOS管、第二負(fù)載MOS管、第一開關(guān)管以及第二 開關(guān)管為PMOS管，所述第一輸入MOS管柵極與電壓正輸入端相連接，第二輸入MOS 管柵極與電壓負(fù)輸入端相連接，第一輸入MOS管漏極與第一開關(guān)管漏極相電連接，第二 輸入MOS管漏極與第二開關(guān)管漏極相電連接，第一輸入MOS管源極與第二輸入MOS管 源極通過大小可調(diào)節(jié)的第二電流源接地；第一開關(guān)管源極、第二開關(guān)管源極與第一電流 源共同連接，且第一反相器的輸出端與第一開關(guān)管柵極相連接，第二反相器的輸出端與 第二開關(guān)管柵極相連接。
所述的第一電流源以及第二電流源由一偏置電流源分流而成。
所述的第一電流源由兩鏡像連接的第一分流PMOS管構(gòu)成，所述的第二電流源 由兩鏡像連接的第二分流MOS管構(gòu)成。
所述的遲滯電壓比較器，其特征在于所述的第一負(fù)載MOS管和第二負(fù)載 MOS管分別為兩相鏡像連接的PMOS管，且對應(yīng)的兩PMOS管的寬長比相等。
由于采用上述技術(shù)方案，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明通過在開環(huán)比較電路增 加MOS開關(guān)管以及電流源，通過輸出電平來控制開關(guān)管的導(dǎo)通和截止，從而使得電流隨 著電壓正負(fù)輸入端電壓的變化注入到開環(huán)比較電路中，這樣就構(gòu)成一個正反饋通路，從 而產(chǎn)生遲滯。又由于電流源的電流大小可調(diào)，從而使得遲滯寬度可調(diào)節(jié)，電路具有較大 的使用靈活性。


附圖1為現(xiàn)有外部正反饋遲滯比較器電路；
附圖2為現(xiàn)有內(nèi)部正反饋遲滯比較器電路附圖3為本發(fā)明遲滯比較器結(jié)構(gòu)框附圖4為根據(jù)本發(fā)明技術(shù)方案所優(yōu)化實(shí)施的遲滯比較器電路結(jié)構(gòu)附圖5為本發(fā)明遲滯比較器在不同電流下遲滯寬度仿真圖；具體實(shí)施方式
下面結(jié)合附圖，對本發(fā)明優(yōu)選的具體實(shí)施例進(jìn)行說明
如圖3所示的遲滯電壓比較器，其由開環(huán)比較電路、與開環(huán)比較電路相反饋連 接的閾值產(chǎn)生電路組成，所述的開環(huán)比較電路包括與柵極電壓正輸入端Vl+相電連接的 第一輸入NMOS管Ml、柵極與電壓負(fù)輸入端Vl-相電連接的第二輸入NMOS管M2、與 第一輸入NMOS管Ml的漏極相電連接的由兩鏡像PMOS管M6和M7組成的第一負(fù)載 MOS管、與第二輸入NMOS管M2的漏極相電連接的同樣由兩鏡像PMOS管M8和M9 組成的第二負(fù)載MOS管、分別與第一負(fù)載MOS管和第二負(fù)載MOS管相電連接的且鏡像 設(shè)置的第三負(fù)載MOS管MlO和第四負(fù)載MOS管M11，且第一輸入MOS管Ml的源極 與第二輸入MOS管的源極相連接后再與一大小可調(diào)節(jié)的第二電流源IO連接，第二電流源 IO的另一端接地。
所述的閾值產(chǎn)生電路包括漏極與第一輸入MOS管的漏極相電連接的第一開關(guān)管 M3、漏極與第二輸入MOS管的漏極相電連接的第二開關(guān)管M4、與第一開關(guān)管源極以及 第二開關(guān)管源極相連接的第一電流源15、輸出端與第一開關(guān)管M3柵極相電連接的第一反 相器IV1、輸出端與第二開關(guān)管M4柵極相電連接的第二反相器IV2，所述的第一開關(guān)管 M3以及第二開關(guān)管M4均為PMOS管。
所述的第一電流源15以及第二電流源IO可由一偏置電流I分流而成，圖4給出 了具體實(shí)施電路，第一電流源15由NMOS管M5以及與其相鏡像連接的NMOS管M12組 成，同時(shí)，NMOS管M12還與兩鏡像連接的PMOS管M13和Ml ；第二電流源IO由兩 鏡像連接的NMOS管MO和M15組成。
下面將對該電路的具體工作原理進(jìn)行詳細(xì)的分析。
Vl+和Vl-分別為信號的輸入端，當(dāng)Vl+信號遠(yuǎn)大于Vl-時(shí)，IO電流主要從Ml 流過，流過M2的電流很小甚至沒有，因此l·〉^，設(shè)定(W/L)6= (W/L)7、(W/L)10 = (W/L)n、(W/L)8 = (W/L)9，所以，[6 = I11 > I8 = I9,所以 V2 點(diǎn)為低電平，IV2 輸出 高電平，VOUTl輸出低電平，此時(shí)M4導(dǎo)通、M3截止，電流I5通過M4注入到M2的 漏極。當(dāng)Vl+逐漸降低，流過M2中的電流逐漸增大，流過Ml中電流逐漸減少，此時(shí) M4仍導(dǎo)通，電流15仍通過M4注入M2的漏極中，當(dāng)Vl+降低到一定程度后，此時(shí)流過 Ml的電流小于流過M2的電流，L = I11Ct8 = I9, V2輸出高電平，IV2輸出低電平， VOUTl輸出高電平，輸出發(fā)生翻轉(zhuǎn)。在發(fā)生翻轉(zhuǎn)時(shí)我們有如下關(guān)系式
流過Ml的電流和流過M2的電流之和為MlO中電流即
I^I2 = I0(3)
由于(W/L)14 = (W/L) 13，(W/L) 12 = (W/L) 15 所以有 I14 = I5CN 102025352 A說明書4/5頁
同理(W/L)15 = (W/L) 10,有 I15 = Il 又因?yàn)橛腥缦率阶?br> 權(quán)利要求
1.一種遲滯電壓比較器，其包括開環(huán)比較電路，其特征在于它還包括與所述的開 環(huán)比較電路相反饋連接以產(chǎn)生遲滯的閾值產(chǎn)生電路，所述的閾值產(chǎn)生電路包括增加在開 環(huán)比較電路中的MOS開關(guān)管和電流源，通過輸出電平來控制開關(guān)管的開啟和關(guān)斷，從而 形成內(nèi)部正反饋通路，進(jìn)而形成具有一定遲滯寬度，且寬度可調(diào)的比較器。
2.根據(jù)權(quán)利要求1所述的一種遲滯比較器，其特征在于所述的開環(huán)比較電路輸出 端設(shè)置一組反相器，反相器的輸出信號控制開關(guān)管的開啟和關(guān)斷。
3.根據(jù)權(quán)利要求1所述的一種遲滯比較器，其特征在于電流源輸出與開環(huán)比較電 路的輸入級相電連接，通過將電流源注入到輸入級MOS管的漏區(qū)，使得流過輸入級MOS 管的電流增大，導(dǎo)致輸入信號在達(dá)到轉(zhuǎn)折點(diǎn)時(shí)不發(fā)生電平翻轉(zhuǎn)，而在高于或低于該轉(zhuǎn)折 點(diǎn)時(shí)電平才能翻轉(zhuǎn)，從而產(chǎn)生遲滯。
4.MOS管 相連接用于為第一輸入MOS管提供電流的第一負(fù)載MOS管、與第二輸入MOS管相連接 用于為第二輸入MOS管提供電流的第二負(fù)載MOS管、連接在第一負(fù)載MOS管與地之間 用于形成通路的第三負(fù)載MOS管以及連接在第二負(fù)載MOS管與地之間用于形成通路的 第四負(fù)載MOS管，所述的閾值產(chǎn)生電路包括分別與第一輸入MOS管和第二輸入MOS管 相對稱連接的第一開關(guān)管和第二開關(guān)管、電流大小可調(diào)節(jié)的第一電流源以及與開環(huán)比較 電路輸出端依次相連接的第一反相器和第二反相器，所述的第一反相器的輸出端與第一 開關(guān)管相連接以控制第一開關(guān)管的導(dǎo)通與截止；所述的第二反相器的輸出端與第二開關(guān) 管相連接以控制第二開關(guān)管的導(dǎo)通與截止，通過控制第一開關(guān)管與第二開關(guān)管的導(dǎo)通與 截止使得第一電流源電流注入到第一輸入MOS管或第二輸入MOS管中，以產(chǎn)生遲滯。
5.根據(jù)權(quán)利要求4所述的遲滯電壓比較器，其特征在于所述的第一輸入MOS管、 第二輸入MOS管、第三負(fù)載MOS管以及第四負(fù)載MOS管為NMOS管，所述的第一負(fù) 載MOS管、第二負(fù)載MOS管、第一開關(guān)管以及第二開關(guān)管為PMOS管，所述第一輸入 MOS管柵極與電壓正輸入端相連接，第二輸入MOS管柵極與電壓負(fù)輸入端相連接，第一 輸入MOS管漏極與第一開關(guān)管漏極相電連接，第二輸入MOS管漏極與第二開關(guān)管漏極 相電連接，第一輸入MOS管源極與第二輸入MOS管源極通過大小可調(diào)節(jié)的第二電流源 接地；第一開關(guān)管源極、第二開關(guān)管源極與第一電流源共同連接，且第一反相器的輸出 端與第一開關(guān)管柵極相連接，第二反相器的輸出端與第二開關(guān)管柵極相連接。
6.根據(jù)權(quán)利要求5所述的遲滯電壓比較器，其特征在于所述的第一電流源以及第 二電流源由一偏置電流源分流而成。
7.根據(jù)權(quán)利要求6所述的遲滯電壓比較器，其特征在于所述的第一電流源由兩鏡 像連接的第一分流PMOS管構(gòu)成，所述的第二電流源由兩鏡像連接的第二分流MOS管構(gòu) 成。
8.根據(jù)權(quán)利要求1或7所述的遲滯電壓比較器，其特征在于所述的遲滯電壓比較 器，其特征在于所述的第一負(fù)載MOS管和第二負(fù)載MOS管分別為兩相鏡像連接的 PMOS管，且對應(yīng)的兩PMOS管的寬長比相等。
全文摘要
本發(fā)明涉及一種遲滯電壓比較器，其包括開環(huán)比較電路，它還包括與開環(huán)比較電路相反饋連接以產(chǎn)生遲滯的閾值產(chǎn)生電路，所述的閾值產(chǎn)生電路包括增加在開環(huán)比較電路中的MOS開關(guān)管和電流源，通過輸出電平來控制開關(guān)管的開啟和關(guān)斷，從而形成內(nèi)部正反饋通路，進(jìn)而形成具有一定遲滯寬度，且寬度可調(diào)的比較器。由于電流源的電流大小可調(diào)，從而使得遲滯寬度可調(diào)節(jié)，電路具有較大的使用靈活性。
文檔編號H03K5/24GK102025352SQ20101053426
公開日2011年4月20日 申請日期2010年11月8日 優(yōu)先權(quán)日2010年11月8日
發(fā)明者唐興剛, 武鳳芹, 王麗, 白濤, 陳超, 龍善麗 申請人:中國兵器工業(yè)集團(tuán)第二一四研究所蘇州研發(fā)中心