專利名稱：分頻器的制作方法
技術領域：
本發(fā)明是關于一種分頻器；特別是關于一種將時鐘的高頻除以2K(K是正整數(shù))的 低噪聲分頻器。
背景技術：
分頻器廣泛應用很多領域中。舉例來說，在射頻(radio frequency，以下簡稱為 RF)收發(fā)機中，發(fā)送端(transfer，以下簡稱為TX)RF低頻帶需要分頻器將時鐘的頻率除以 4，而TX RF高頻帶則需要分頻器將頻率的時鐘除以2。另外，接收端(receiver，以下簡稱 為RX)低頻帶需要分頻器將時鐘的頻率除以4并輸出四個正交信號。TX模式與RX模式的工作頻率相差20MHz，因此，TX模式被設計成在20MHz處具有 較低的相位噪聲。有兩種傳統(tǒng)的分頻器設計，其中一種是動態(tài)分頻器，其具有低相位噪聲， 但不能處理高頻時鐘；另一種分頻器是源耦合邏輯(source-coupled-logic，SCL)分頻器， 其可容忍高頻滴答聲(click)，但缺乏相位噪聲完整性。第6130564號美國專利揭露了一種具有兩個輸入端及一個輸出端的分頻器。即使 分頻器使用高頻分頻器電路，該分頻器仍不能達到滿擺幅范圍；由于非滿擺幅范圍會產(chǎn)生 不可分辨的信號，所以該分頻器可能會不正確地工作。另一種分頻器是利用對反相器組合傳輸門電路使用電荷共享原理來達到分頻目 的。但是，由于傳輸門具有類似于電阻的特性，因此通過傳輸門的電荷無法快速移動。因此， 該分頻器處理高頻的效果并不好。因此，在通信行業(yè)中需要一種能將高頻時鐘除以2K(K是正整數(shù))的低噪聲分頻

發(fā)明內(nèi)容
為解決以上技術問題，本發(fā)明提供了一種分頻器及一種反向模塊。本發(fā)明提供了一種分頻器，包含至少兩個反向模塊，包括第一反向模塊以及第 二反向模塊，其中，至少兩個反向模塊連接于接收第一電壓的第一源節(jié)點以及接收第二電 壓的第二源節(jié)點之間；其中，第一反向模塊包括第一輸入節(jié)點以及第二輸入節(jié)點；第一輸 出節(jié)點以及第二輸出節(jié)點；第一切換交叉耦合器，包括第一晶體管，具有第一端以及第二 端，其中，第一晶體管的第一端直接連接至第二源節(jié)點；第二晶體管，具有第一端以及第二 端，其中，第二晶體管的第一端直接連接至第二源節(jié)點；第一開關，位于第一晶體管的第二 端及第一源節(jié)點之間，其中，第一開關是由第一時鐘控制；以及第二開關，位于第二晶體管 的第二端及第一源節(jié)點之間，其中，第二開關是由第一時鐘控制；以及第一組切換反相器， 耦接于第一源節(jié)點以及第二源節(jié)點，包括第一反相器以及第二反相器；其中，第一反相器耦接于第一開關，且耦接于第一反向模塊的第一輸入節(jié)點及第一輸出節(jié)點之間；其中，第二 反相器耦接于第二開關，且耦接于第一反向模塊的第二輸入節(jié)點及第二輸出節(jié)點之間；以 及其中，第二反向模塊包括第三輸入節(jié)點以及第四輸入節(jié)點；第三輸出節(jié)點以及第四輸 出節(jié)點；第二切換交叉耦合器，包括第三晶體管，具有第一端以及第二端，其中，第三晶體 管的第一端直接連接至第二源節(jié)點；第四晶體管，具有第一端以及第二端，其中，第四晶體 管的第一端直接連接至第二源節(jié)點；第三開關，位于第三晶體管的第二端及第一源節(jié)點之 間，其中，第三開關是由第二時鐘控制；以及第四開關，位于第四晶體管的第二端及第一源 節(jié)點之間，其中，第四開關是由第二時鐘控制；以及第二組切換反相器，包括第三反相器 以及第四反相器，用于耦接于第一源節(jié)點以及第二源節(jié)點；其中，第三反相器耦接于第三開 關，且耦接于第二反向模塊的第三輸出節(jié)點及第三輸入節(jié)點之間；其中，第四反相器耦接于 第四開關，且耦接于第二反向模塊的第四輸出節(jié)點及第四輸入節(jié)點之間；以及，其中，第一 反向模塊以及第二反向模塊分別受控于兩個反相時鐘，第一反向模塊的第一輸出節(jié)點連接 于第二反向模塊的第三輸入節(jié)點，以及第一反向模塊的第二輸出節(jié)點連接于第二反向模塊 的第四輸入節(jié)點，因此，第一反向模塊以及第二反向模塊是選擇性同步開啟及同步關閉的。本發(fā)明另提供了一種反向模塊，適用于分頻器，包括第一源節(jié)點用于接收第一電 壓；第二源節(jié)點用于接收第二電壓；第一輸入節(jié)點以及第二輸入節(jié)點；第一輸出節(jié)點以及 第二輸出節(jié)點；切換交叉耦合器，包括第一晶體管，具有第一端以及第二端，其中，第一晶 體管的第一端直接連接至第二源節(jié)點；第二晶體管，具有第一端以及第二端，其中，第二晶 體管的第一端直接連接至第二源節(jié)點；第一開關，位于第一晶體管的第二端及第一源節(jié)點 之間，其中，第一開關是由時鐘控制；以及第二開關，位于第二晶體管的第二端及第一源節(jié) 點之間，其中，第二開關是由時鐘控制；以及一組切換反相器，耦接于第一源節(jié)點以及第二 源節(jié)點，包括，第一反相器以及第二反相器；其中，第一反相器耦接于第一開關，并耦接于第 一輸入節(jié)點及第一輸出節(jié)點之間；以及其中，第二反相器耦接于第二開關，并耦接于第二輸 入節(jié)點及第二輸出節(jié)點之間。本發(fā)明提供的分頻器，通過反相單元及串聯(lián)的多個切換反相器的運作，使每一切 換反相器的同相開關可以選擇性地同步開啟或同步關閉，以使得具有低相位噪聲的分頻器 可處理高頻時鐘。


圖la為本發(fā)明的第一實施例的分頻器的示意圖。圖lb為本發(fā)明的第二實施例的分頻器的示意圖。圖2a為本發(fā)明的第三實施例的分頻器的示意圖。圖2b為本發(fā)明的第四實施例的反相模塊的示意圖。
具體實施例方式圖la為本發(fā)明第一實施例的分頻器的示意圖。分頻器具有反相單元(例如反相 器)、及串聯(lián)的多個切換反相器，其中各切換反相器受控于一個時鐘。本實施例的分頻器具 有串聯(lián)的2K個切換反相器，其中K是正整數(shù)。分頻器將時鐘的頻率除以2K。在第一實施例 中，切換反相器11連接于反相器30的輸出端301。切換反相器11具有受控于時鐘113的兩個同相開關111、112，其意味著開關111、112是選擇性地同步開啟及同步關閉的。開關 111、112分別由第一電壓及第二電壓供電。在第一實施例中，第一電壓是為高電壓Vcc，而 第二電壓是為低電壓Vss。因此，當開關111、112開啟時，切換反相器11的輸出端可響應切 換反相器11的輸入信號而提供顯著的滿擺幅輸出信號。舉例來說，當切換反相器11的輸 入信號是為邏輯高信號、且開關111、112開啟時，輸出信號提供接近于第二電壓Vss的電壓 電平，即邏輯低信號。切換反相器12串聯(lián)連接至切換反相器11。切換反相器12具有受控于時鐘123 的同相開關121、122。時鐘123與時鐘113反相。舉例來說，當開關111、112開啟時，開關 121、122關閉。然后，下一切換反相器串聯(lián)連接至切換反相器12的輸出端并受控于與時鐘 123反相的時鐘。根據(jù)上述原理，任兩個相鄰的切換反相器分別受控于兩反相時鐘。與上述 連接相類似，切換反相器2K-1的輸出端串聯(lián)連接至切換反相器2K。第一實施例的分頻器的輸出端20位于切換反相器K與切換反相器K+1之間。接 下來，反相器30的輸入端302連接至切換反相器2K。圖lb為本發(fā)明第二實施例的分頻器的示意圖。第二實施例可提供與第一實施例 本質(zhì)相同的功能。在圖lb中所采用的元件只是用于舉例說明，而不是對本發(fā)明的限制。第 二實施例包含反相器30及多個切換反相器。切換反相器11具有第一 P通道金屬氧化物 半導體晶體管(positive channel Metal OxideSemiconductor，以下簡稱為 PMOS) 1111、 第二 PM0S 1112、第一 N通道金屬氧化物半導體晶體管(negative channel Metal Oxide Semiconductor，以下簡稱為 NM0S) 1121、及第二 NM0S 1122。每一個 PMOS 及 NM0S 均包含柵 極、漏極及源極。第一 PMOS 1111可用作圖la中的開關111，而第一 NM0S 1121可用作圖 la中的開關112。第二 PM0S 1112及第二 NM0S 1122可用作切換反相器11的反相模塊，以 產(chǎn)生與輸入信號反相的輸出信號。為使第一 PM0S 1111與第一 NM0S 1121 (即開關)如在第一實施例中所述的選擇 性地同步開啟及同步關閉，第一 PM0S 1111與第一 NM0S 1121分別受控于兩個反相時鐘。由 于PM0S與匪0S具有互補的特性，第一 PM0S1111及第一匪0S 1121分別受控于時鐘1131、 1132，其中時鐘1131與1132反相。第一 PM0S 1111的源極由高電壓Vcc供電，而第一 PMOS的柵極受控于時鐘1131。 其連接如下所示(1)第一 PM0S 1111的漏極連接于第二 PMOS 1112的源極，(2)第二 PM0S 1112的柵極連接于第二 NM0S 1122的柵極，(3)第二 PM0S 1112的漏極連接于第二 NM0S 1122的漏極，(4)第二 NM0S 1122的源極連接于第一 NM0S 1121的漏極，(5)第一 NM0S1121 的柵極受控于時鐘1132，且(6)第一 NM0S 1121的源極由低電壓Vss供電。此外，反相器30包含PM0S 3031及NM0S 3032，其中PM0S 3031的源極由高電壓 Vcc供電。PM0S 3031的柵極連接至NM0S 3032的柵極，而PM0S 3031的漏極連接至NM0S 3032的漏極以及第二 NM0S 1122的漏極。NM0S 3032的源極由低電壓Vss供電。第二實施例中其余元件的連接本質(zhì)上與在第一實施例中所述的相同，因此不再詳 細描述。圖2a為本發(fā)明的第三實施例的分頻器的示意圖。第三實施例包含串聯(lián)的多個反 相模塊，至少包含反相模塊21、反相模塊22及最終反相模塊。反相模塊21 (在第三實施例中將其標記為第一反相模塊)包含第一輸入端2101、第二輸入端2102、第一輸出端2103、第二輸出端2104、切換反相器211、212、切換交叉耦合 器213、及開關214、215。第三實施例的分頻器具有串聯(lián)的2K個反相模塊，其中K是正整 數(shù)，且分頻器將時鐘的頻率除以2K。切換反相器211連接于第一輸入端2101及第一輸出端 2103。切換反相器212連接于第二輸入端2102及第二輸出端2104。切換交叉耦合器213 連接于第一輸出端2103及第二輸出端2104。開關214連接于切換反相器211及212，并由 第一電壓供電。開關215連接至切換反相器211及212，并由第二電壓供電。在第三實施 例中，第一電壓是為高電壓Vcc，第二電壓是為低電壓Vss。開關214、215、以及切換交叉耦 合器213受控于時鐘2113，說明開關214、215可以選擇性地同步開啟及同步關閉。當開關 214、215開啟時，切換交叉耦合器213也開啟。反相模塊22與反相模塊21串聯(lián)連接。反相模塊22具有與反相模塊21相同的元 件，并串聯(lián)連接至反相模塊21。反相模塊22受控于時鐘2123。時鐘2123與2113反相。根 據(jù)上述原理，任兩個串聯(lián)的反相模塊分別受控于兩個反相時鐘。最終反相模塊的第一輸出端連接于反相模塊21的第二輸入端2102，且最終反相 模塊的第二輸出端連接于反相模塊21的第一輸入端2101。在第三實施例中，兩個連續(xù)反相模塊的四個輸出端提供四個正交的信號，且時鐘 (例如時鐘2123)的頻率比四個正交信號中的每一個的頻率大2K倍。舉例來說，反相模塊 21的輸出端2103、2104、與反相模塊22的輸出端2203、2204是輸出正交信號。圖2b為本發(fā)明第四實施例的反相模塊的示意圖。第四實施例可提供與第三實施 例本質(zhì)上相同的功能。在圖2b中所使用的元件只是用于說明，而不是對本發(fā)明的限制。切 換交叉耦合器213包含第一開關PM0S 2131、第二開關PM0S 2132、第一 NM0S 2133及第二 NM0S 2134。第一開關PM0S2131是由Vcc及第一 NM0S 2133的漏極供電。第二開關PM0S 2132是由Vcc及第二 NM0S 2134的漏極供電。如圖2b所示，第一 NM0S 2133的柵極連接 于第一輸出端2104，第二 NM0S 2134的柵極連接于第二輸出端2103。第一 NM0S 2133的源 極與第二 NM0S 2134的源極二者都是由Vss供電。第一開關PM0S 2131的源極與第二開關 PM0S 2132的源極由Vcc供電。第一開關PM0S 2131的柵極與第二開關PM0S 2132的柵極 受控于第一時鐘21131。第一開關PM0S 2131的漏極連接于第一 NM0S 2133的漏極。第二 開關PM0S2132的漏極連接于第二 NM0S 2134的漏極。圖2a中的開關214在圖2b中顯示為PM0S 2141，且圖2a中的開關215在圖2b中 顯示為NM0S 2151。切換反相器211包含PM0S 2111及NM0S2112，而切換反相器212包含 PM0S 2121及NM0S 2122。以上各PM0S及NM0S都包含柵極、漏極及源極。PM0S 2141的源極由Vcc供電，而NM0S 2151的源極由Vss供電。其連接如下(1) PM0S 2141的柵極受控于第一時鐘21131，(2)PM0S 2141的漏極連接于PM0S 2111的源極， (3)PM0S 2111的柵極連接于NM0S2112的柵極，(4)PM0S 2111的漏極連接于NM0S 2112的 漏極，(5)NM0S2112的源極連接于NM0S 2151的漏極，且(6) NM0S 2151的柵極受控于第二 時鐘21132，其中第二時鐘21132與第一時鐘21131反相。相似地，PM0S 2121的源極連接于PM0S 2141的漏極，而PM0S 2121的柵極連接于 匪OS 2122的柵極。另外，PM0S 2121的漏極連接于匪0S2122的漏極，且匪OS 2122的源極 連接于NM0S 2151的漏極。第一輸入端2101連接于PM0S 2111的柵極。第一輸出端2103 連接于第二 NM0S 2134的柵極及NM0S 2112的漏極。第二輸入端2102連接于PM0S 2121的柵極。第二輸出端2104連接于第一 NM0S 2133的柵極及NM0S 2122的漏極。如在第三實施例所描述的，在第四實施例中為了使該多個開關選擇性地同步開 啟及同步關閉，PM0S 2141、第一開關PM0S 2131、及第二開關PM0S2132受控于第一時鐘 21131，而NM0S 2151受控于第二時鐘21132，其中第一時鐘21131與第二時鐘21132反相。雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術 領域中的技術人員，在不脫離本發(fā)明的范圍內(nèi)，可以做一些改動，因此本發(fā)明的保護范圍應 與權利要求所界定的范圍為準。
權利要求
一種反向模塊，適用于分頻器，包括第一源節(jié)點用于接收第一電壓；第二源節(jié)點用于接收第二電壓；第一輸入節(jié)點以及第二輸入節(jié)點；第一輸出節(jié)點以及第二輸出節(jié)點；切換交叉耦合器，包括第一晶體管，具有第一端以及第二端，其中，所述第一晶體管的所述第一端直接連接至所述第二源節(jié)點；第二晶體管，具有第一端以及第二端，其中，所述第二晶體管的所述第一端直接連接至所述第二源節(jié)點；第一開關，位于所述第一晶體管的所述第二端及所述第一源節(jié)點之間，其中，所述第一開關是由一時鐘控制；以及第二開關，位于所述第二晶體管的所述第二端及所述第一源節(jié)點之間，其中，所述第二開關是由所述時鐘控制；以及一組切換反相器，耦接于所述第一源節(jié)點以及所述第二源節(jié)點，包括，第一反相器以及第二反相器；其中，所述第一反相器耦接于所述第一開關，并耦接于所述第一輸入節(jié)點及所述第一輸出節(jié)點之間；以及其中，所述第二反相器耦接于所述第二開關，并耦接于所述第二輸入節(jié)點及所述第二輸出節(jié)點之間。
2.根據(jù)權利要求1所述的反向模塊，其中，所述分頻器包括多個反向模塊。
3.一種分頻器，所述分頻器包含至少兩個反向模塊，包括第一反向模塊以及第二反向模塊，其中，所述至少兩個反向 模塊連接于接收第一電壓的第一源節(jié)點以及接收第二電壓的第二源節(jié)點之間； 其中，所述第一反向模塊包括 第一輸入節(jié)點以及第二輸入節(jié)點； 第一輸出節(jié)點以及第二輸出節(jié)點； 第一切換交叉耦合器，包括第一晶體管，具有第一端以及第二端，其中，所述第一晶體管的所述第一端直接連接至 所述第二源節(jié)點；第二晶體管，具有第一端以及第二端，其中，所述第二晶體管的所述第一端直接連接至 所述第二源節(jié)點；第一開關，位于所述第一晶體管的所述第二端及所述第一源節(jié)點之間，其中，所述第一 開關是由第一時鐘控制；以及第二開關，位于所述第二晶體管的所述第二端及所述第一源節(jié)點之間，其中，所述第二 開關是由所述第一時鐘控制；以及第一組切換反相器，耦接于所述第一源節(jié)點以及所述第二源節(jié)點，包括第一反相器以 及第二反相器；其中，所述第一反相器耦接于所述第一開關，且耦接于所述第一反向模塊的所述第一輸入節(jié)點及所述第一輸出節(jié)點之間；其中，所述第二反相器耦接于所述第二開關，且耦接于所述第一反向模塊的所述第二 輸入節(jié)點及所述第二輸出節(jié)點之間；以及 其中，所述第二反向模塊包括 第三輸入節(jié)點以及第四輸入節(jié)點； 第三輸出節(jié)點以及第四輸出節(jié)點； 第二切換交叉耦合器，包括第三晶體管，具有第一端以及第二端，其中，所述第三晶體管的所述第一端直接連接至 所述第二源節(jié)點；第四晶體管，具有第一端以及第二端，其中，所述第四晶體管的所述第一端直接連接至 所述第二源節(jié)點；第三開關，位于所述第三晶體管的所述第二端及所述第一源節(jié)點之間，其中，所述第三 開關是由第二時鐘控制；以及第四開關，位于所述第四晶體管的所述第二端及所述第一源節(jié)點之間，其中，所述第四 開關是由所述第二時鐘控制；以及第二組切換反相器，包括第三反相器以及第四反相器，用于耦接于所述第一源節(jié)點以 及所述第二源節(jié)點；其中，所述第三反相器耦接于所述第三開關，且耦接于所述第二反向模塊的所述第三 輸出節(jié)點及所述第三輸入節(jié)點之間；其中，所述第四反相器耦接于所述第四開關，且耦接于所述第二反向模塊的所述第四 輸出節(jié)點及所述第四輸入節(jié)點之間；以及其中，所述第一反向模塊以及所述第二反向模塊分別受控于兩個反相時鐘，所述第一 反向模塊的所述第一輸出節(jié)點連接于所述第二反向模塊的所述第三輸入節(jié)點，以及所述第 一反向模塊的所述第二輸出節(jié)點連接于所述第二反向模塊的所述第四輸入節(jié)點，因此，所 述第一反向模塊以及所述第二反向模塊是選擇性同步開啟及同步關閉的。
全文摘要
本發(fā)明提供了一種分頻器，具有反相單元以及串聯(lián)的多個切換反相器。反相單元包含輸入端以及輸出端；串聯(lián)的多個切換反相器，具有至少一第一切換反相器以及最終切換反相器，每一切換反相器包含兩個同相開關，其中第一切換反相器連接于反相單元的輸出端，且最終切換反相器連接于反相單元的輸入端；每一切換反相器的同相開關分別由第一電壓與第二電壓供電，任何兩個相鄰的切換反相器分別受控于兩個反相時鐘，因此該兩個同相開關是選擇性同步開啟及同步關閉的。本發(fā)明提供的分頻器，通過反相單元及串聯(lián)的多個切換反相器的運作，使每一切換反相器的同相開關可以選擇性地同步開啟或同步關閉，以使得具有低相位噪聲的分頻器可處理高頻時鐘。
文檔編號H03K23/40GK101841323SQ201010188789
公開日2010年9月22日 申請日期2007年8月24日 優(yōu)先權日2007年2月13日
發(fā)明者蔡明達 申請人:聯(lián)發(fā)科技股份有限公司