專利名稱：一種適用于標(biāo)準(zhǔn)cmos工藝的負(fù)電壓有效傳輸電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種負(fù)電壓有效采樣和傳輸電路，特別是一種適用于標(biāo)準(zhǔn)CMOS工藝 的負(fù)電壓有效采樣和傳輸電路。
背景技術(shù)：
隨著數(shù)字信號(hào)處理技術(shù)的不斷發(fā)展，電子系統(tǒng)的數(shù)字化和集成化是必然趨勢(shì)。然 而現(xiàn)實(shí)中的信號(hào)大都是連續(xù)變化的模擬量，需經(jīng)過模數(shù)轉(zhuǎn)換變成數(shù)字信號(hào)方可輸入到數(shù)字 系統(tǒng)中進(jìn)行處理和控制，因而模數(shù)轉(zhuǎn)換器在未來的數(shù)字系統(tǒng)設(shè)計(jì)中是不可或缺的組成部 分。在寬帶通信、數(shù)字高清電視和雷達(dá)等應(yīng)用領(lǐng)域，系統(tǒng)要求模數(shù)轉(zhuǎn)換器同時(shí)具有非常高的 采樣速率和分辨率。這些應(yīng)用領(lǐng)域的便攜式終端產(chǎn)品對(duì)于模數(shù)轉(zhuǎn)換器的要求不僅要高采樣 速率和高分辨率，其功耗還應(yīng)該最小化。目前，能夠同時(shí)實(shí)現(xiàn)高采樣速率和高分辨率的模數(shù)轉(zhuǎn)換器結(jié)構(gòu)為流水線結(jié)構(gòu)模數(shù) 轉(zhuǎn)換器。流水線結(jié)構(gòu)是一種多級(jí)的轉(zhuǎn)換結(jié)構(gòu)，每一級(jí)使用低精度的基本結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器， 輸入信號(hào)經(jīng)過逐級(jí)的處理，最后由每級(jí)的結(jié)果組合生成高精度的輸出。其基本思想就是把 總體上要求的轉(zhuǎn)換精度平均分配到每一級(jí)，每一級(jí)的轉(zhuǎn)換結(jié)果合并在一起可以得到最終的 轉(zhuǎn)換結(jié)果。由于流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器可以在速度、功耗和芯片面積上實(shí)現(xiàn)最好的折中，因 此在實(shí)現(xiàn)較高精度的模數(shù)轉(zhuǎn)換時(shí)仍然能保持較高的速度和較低的功耗?，F(xiàn)有比較成熟的實(shí)現(xiàn)流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器的方式是基于開關(guān)電容技術(shù)的流水 線結(jié)構(gòu)?；谠摷夹g(shù)的流水線模數(shù)轉(zhuǎn)換器中采樣保持電路和各個(gè)子級(jí)電路的工作也都必須 使用高增益和寬帶寬的運(yùn)算放大器。模數(shù)轉(zhuǎn)換器的速度和處理精度取決于所使用高增益和 超寬帶寬的運(yùn)算放大器負(fù)反饋的建立速度和精度。因此該類流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器設(shè)計(jì)的 核心是所使用高增益和超寬帶寬的運(yùn)算放大器的設(shè)計(jì)。這些高增益和寬帶寬運(yùn)算放大器的 使用限制了開關(guān)電容流水線模數(shù)轉(zhuǎn)換器的速度和精度，成為該類模數(shù)轉(zhuǎn)換器性能提高的主 要限制瓶頸，并且精度不變的情況下模數(shù)轉(zhuǎn)換器功耗水平隨速度的提高呈直線上升趨勢(shì)。 要降低基于開關(guān)電容電路的流水線模數(shù)轉(zhuǎn)換器的功耗水平，最直接的方法就是減少或者消 去高增益和超寬帶寬的運(yùn)算放大器的使用。電荷耦合流水線模數(shù)轉(zhuǎn)換器就是一種不使用高增益和超寬帶寬的運(yùn)算放大器的 模數(shù)轉(zhuǎn)換器，該結(jié)構(gòu)模數(shù)轉(zhuǎn)換器具有低功耗特性同時(shí)又能實(shí)現(xiàn)高速度和高精度。電荷耦合 流水線模數(shù)轉(zhuǎn)換器采用電荷耦合信號(hào)處理技術(shù)。電路中，信號(hào)以電荷包的形式表示，電荷 包的大小代表不同大小的信號(hào)量，不同大小的電荷包在不同存儲(chǔ)節(jié)點(diǎn)間的存儲(chǔ)、傳輸、加/ 減、比較等處理實(shí)現(xiàn)信號(hào)處理功能。通過采用周期性的時(shí)鐘來驅(qū)動(dòng)控制不同大小的電荷包 在不同存儲(chǔ)節(jié)點(diǎn)間的信號(hào)處理便可以實(shí)現(xiàn)模數(shù)轉(zhuǎn)換功能。一個(gè)電荷耦合流水線模數(shù)轉(zhuǎn)換器通常包括以下模塊(1) 一個(gè)電荷耦合采樣保持 電路，其用于將模擬輸入電壓轉(zhuǎn)換成對(duì)應(yīng)大小成比例的電荷包，并將電荷包傳輸給第一級(jí) 子級(jí)電路；(2) N級(jí)基于電荷耦合信號(hào)處理技術(shù)的子級(jí)流水線電路，其用于對(duì)采樣得到的電 荷包進(jìn)行各種處理完成模數(shù)轉(zhuǎn)換和余量放大，并將每一個(gè)子級(jí)電路的輸出數(shù)字碼輸入到延
3時(shí)同步寄存器，且每一個(gè)子級(jí)電路輸出的電荷包進(jìn)入下一級(jí)重復(fù)上述過程；(3)最后一級(jí) (第N+1級(jí))電荷耦合子級(jí)流水線電路，其將第N級(jí)傳輸過來的電荷包重新轉(zhuǎn)換成電壓信 號(hào)，并進(jìn)行最后一級(jí)的模數(shù)轉(zhuǎn)換工作，并將本級(jí)電路的輸出數(shù)字碼輸入到延時(shí)同步寄存器， 該級(jí)電路只完成模數(shù)轉(zhuǎn)換，不進(jìn)行余量放大；(4)延時(shí)同步寄存器，其用于對(duì)每個(gè)子流水級(jí) 輸出的數(shù)字碼進(jìn)行延時(shí)對(duì)準(zhǔn)，并將對(duì)齊的數(shù)字碼輸入到數(shù)字校正模塊；(5)數(shù)字校正電路 模塊，其用于接收同步寄存器的輸出數(shù)字碼，將接收的數(shù)字碼進(jìn)行移位相加，以得到模數(shù)轉(zhuǎn) 換器數(shù)字輸出碼；(6)時(shí)鐘信號(hào)產(chǎn)生電路，其用于提供前述所有電路模塊工作需要的時(shí)鐘 信號(hào)；(7)基準(zhǔn)信號(hào)產(chǎn)生電路，其用于提供前述所有電路模塊工作需要的基準(zhǔn)信號(hào)和偏置 信號(hào)。要實(shí)現(xiàn)上述電荷耦合流水線模數(shù)轉(zhuǎn)換器，最核心的一個(gè)問題就是電荷包的存儲(chǔ)傳 輸、比較量化以及加減運(yùn)算等關(guān)鍵步驟在現(xiàn)有的工藝條件下(特別是普通CMOS工藝)能夠 精確地實(shí)現(xiàn)。如圖1所示為一個(gè)基本的電荷傳輸單元及其電荷傳輸波形示意圖，圖1(a)中 電荷傳輸單元包括2個(gè)電荷傳輸控制開關(guān)12、13，一個(gè)連接在兩個(gè)電荷傳輸控制開關(guān)之間 的電荷存儲(chǔ)元件(電容15)，節(jié)點(diǎn)14為電荷包存儲(chǔ)節(jié)點(diǎn)，節(jié)點(diǎn)11和16分別連接前一級(jí)和后 一級(jí)的電荷存儲(chǔ)元件，電容15的底板Vet接電荷傳輸控制信號(hào)。圖1 (b)所示為所述電荷傳輸單元的工作原理波形示意圖。在t0時(shí)亥lj，電荷傳輸 控制信號(hào)Vet接高電平，電荷存儲(chǔ)節(jié)點(diǎn)14的電壓處于高電平14_1 ；tl時(shí)刻，電荷傳輸控制 開關(guān)12關(guān)閉(假設(shè)高電平有效)，存儲(chǔ)在節(jié)點(diǎn)11的電荷包通過電荷傳輸控制開關(guān)12傳輸 到節(jié)點(diǎn)14，由于電子的注入，節(jié)點(diǎn)14的電壓緩緩降低；t2時(shí)刻，電荷傳輸控制開關(guān)12打開 (低電平)，電荷包從節(jié)點(diǎn)11到節(jié)點(diǎn)14的傳輸工作完成，電荷傳輸完成之后節(jié)點(diǎn)14的電壓 將穩(wěn)定到14_2a，如果傳輸?shù)碾姾砂^大，節(jié)點(diǎn)14的電壓將穩(wěn)定到14_2b ；t3時(shí)刻，電荷傳 輸控制信號(hào)Vet接低電平，節(jié)點(diǎn)14的電壓將會(huì)被拉到一個(gè)很低的電位，但同時(shí)電荷傳輸控 制開關(guān)13關(guān)閉(高電平)，存儲(chǔ)在節(jié)點(diǎn)14的電荷包通過電荷傳輸控制開關(guān)13傳輸?shù)焦?jié)點(diǎn) 16，由于電子的流出，節(jié)點(diǎn)14的電壓緩緩抬高；t4時(shí)刻，當(dāng)電荷傳輸控制開關(guān)13打開(低 電平)，電荷包從節(jié)點(diǎn)14到節(jié)點(diǎn)16的傳輸工作完成，電荷傳輸完成之后節(jié)點(diǎn)14的電壓將穩(wěn) 定到14_3，電壓14_3只與電荷傳輸控制信號(hào)Vet和共模信號(hào)有關(guān)與輸入電荷包大小沒有關(guān) 系；在t5時(shí)刻，電荷傳輸控制信號(hào)Vet重新接高電平，電荷存儲(chǔ)節(jié)點(diǎn)14的電壓恢復(fù)到高電 平 14_4。可以看出在上述電荷傳輸?shù)幕具^程中，當(dāng)電荷包開始由電荷存儲(chǔ)節(jié)點(diǎn)14通過 電荷傳輸開關(guān)13向節(jié)點(diǎn)16傳輸時(shí)(即t3時(shí)刻)，由于電荷傳輸控制信號(hào)Vet接低電平， 節(jié)點(diǎn)14的電壓將會(huì)被拉到一個(gè)很低的電位(如圖1(b)所示)。若輸入電荷包較小，節(jié)點(diǎn) 14的電位可能被拉低到14a ；若輸入電荷包的電荷量較大，則節(jié)點(diǎn)14的電位可能被拉低到 14b，并且14b的電位可以是比GND還低的負(fù)電壓。在電荷耦合流水線結(jié)構(gòu)ADC中，輸入信號(hào)通過電荷包的形式在各級(jí)電荷耦合子級(jí) 流水線電路進(jìn)行逐級(jí)比較量化得到量化輸出結(jié)果，而在各子級(jí)流水電路中，電荷包的比較 和量化正是通過在t2和t3時(shí)刻對(duì)電荷存儲(chǔ)節(jié)點(diǎn)14上的電壓變化量進(jìn)行采樣然后比較量 化實(shí)現(xiàn)。因此，電荷存儲(chǔ)節(jié)點(diǎn)14上可能出現(xiàn)的負(fù)電壓必須被有效地采樣并進(jìn)行傳輸。在現(xiàn)有的標(biāo)準(zhǔn)CMOS工藝中，采樣開關(guān)通常采用各類M0S開關(guān)管實(shí)現(xiàn)，對(duì)于低電壓 的傳輸一般采用NM0S開關(guān)管。若采用普通的襯底接地的NM0S開關(guān)管對(duì)上述電荷存儲(chǔ)節(jié)點(diǎn)14上的電壓進(jìn)行傳輸，則當(dāng)電荷存儲(chǔ)節(jié)點(diǎn)14上出現(xiàn)負(fù)電壓時(shí)，NM0S晶體管的源極或漏 極就會(huì)與負(fù)電壓連接，只要該負(fù)壓超過一定值時(shí)NM0S晶體管中寄生PN結(jié)將會(huì)出現(xiàn)正向?qū)?通。對(duì)于深亞微米工藝，由于晶體管的閾值電壓比較低，源或漏極出現(xiàn)的負(fù)電壓不但會(huì)引起 NM0S晶體管的亞閾值漏電，而且也會(huì)引起晶體管寄生PN結(jié)的正向漏電，造成電路功耗的浪 費(fèi)，同時(shí)帶來電路的可靠性問題。有效傳輸負(fù)電壓，不但可以減小電路中由負(fù)壓引起的漏電，而且可以提高電路的
穩(wěn)定性。

發(fā)明內(nèi)容
本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種適用于標(biāo)準(zhǔn)CMOS工藝的 負(fù)電壓有效采樣和傳輸電路，能夠有效地控制負(fù)電壓的傳輸，提高電路的穩(wěn)定性，減小電荷 耦合流水線模數(shù)轉(zhuǎn)換器電路中的漏電。按照本發(fā)明提供的技術(shù)方案，所述負(fù)電壓有效傳輸電路包括一個(gè)NM0S晶體管、 一個(gè)正負(fù)電壓時(shí)鐘產(chǎn)生電路和一個(gè)負(fù)偏壓產(chǎn)生電路；所述NM0S晶體管用于對(duì)負(fù)電壓進(jìn)行 采樣傳輸；所述正負(fù)電壓時(shí)鐘產(chǎn)生電路用于控制NM0S晶體管導(dǎo)通或關(guān)斷；所述負(fù)偏壓產(chǎn)生 電路用于產(chǎn)生NM0S晶體管襯底電壓偏置所需負(fù)電壓；所述NM0S晶體管的源極、漏極中，一極連接至負(fù)電壓產(chǎn)生節(jié)點(diǎn)，另一極連接所產(chǎn) 生負(fù)電壓所要傳輸?shù)哪繕?biāo)節(jié)點(diǎn)；負(fù)偏壓產(chǎn)生電路的輸出連接至NM0S晶體管的襯底；正負(fù)電 壓時(shí)鐘產(chǎn)生電路的輸出連接NM0S晶體管的柵極。所述正負(fù)電壓時(shí)鐘產(chǎn)生電路將交替輸入為高電位和低電位的互補(bǔ)時(shí)鐘信號(hào)轉(zhuǎn)換 為交替輸出高電位和負(fù)電位的具有正負(fù)電壓擺幅的互補(bǔ)時(shí)鐘輸出信號(hào)；所述高電位為大于 零電位的正電壓；所述低電位為零電壓；所述負(fù)電位為小于零電位的負(fù)電壓。所述正負(fù)電壓時(shí)鐘產(chǎn)生電路包括第一反向器、第二反向器，第一電容、第二電容， 第一 PM0S管、第二 PM0S管、第三PM0S管、第四PM0S管，第一 NM0S管、第二 NM0S管；其中，第一反向器的輸入端連接到正負(fù)電壓時(shí)鐘產(chǎn)生電路的輸入時(shí)鐘信號(hào)CKp，第 一反向器的輸入端還連接到第一電容的上極板；第一反向器的輸出端連接到第一 PM0S管 和第一 NM0S管的柵極；第一 PM0S管和第一 NM0S管的漏極連接到正負(fù)電壓時(shí)鐘產(chǎn)生電路的 輸出時(shí)鐘信號(hào)CKop ；第一 PM0S管的源極連接到電源電壓；第一 NM0S管的襯底連接到它自 身的源極，第一 NM0S管的源極連接到第一電容的下極板，第一 NM0S管的源極還連接到第三 PM0S管的柵極和第四PM0S管的源極；第二反向器的輸入端連接到正負(fù)電壓時(shí)鐘產(chǎn)生電路的另外一路互補(bǔ)輸入時(shí)鐘信 號(hào)CKn，第二反向器的輸入端還連接到第二電容的上極板；第二反向器的輸出端連接到第 二 PM0S管和第二 NM0S管的柵極；第二 PM0S管和第二 NM0S管的漏極連接到正負(fù)電壓時(shí)鐘 產(chǎn)生電路的另外一路互補(bǔ)輸出時(shí)鐘信號(hào)CKon;第二 PM0S管的源極連接到電源電壓；第二 NM0S管的襯底連接到它自身的源極，第二 NM0S管的源極連接到第二電容的下極板，第二 NM0S管的源極還連接到第三PM0S管的源極和第四PM0S管的柵極；第三PM0S管和第四PM0S管的漏極連接到零電位。所述第一 PM0S管、第二 PM0S管、第三PM0S管和第四PM0S管的襯底全部連接到電 源電壓。
本發(fā)明的優(yōu)點(diǎn)是通過降采樣NM0S開關(guān)管的襯底電壓Vsub連接至一個(gè)比所要傳 輸負(fù)電壓更低的電壓，避免了 NM0S晶體管寄生PN結(jié)的正向?qū)ǎ坏梢詼p小電路中由負(fù) 壓引起的漏電，而且可以提高電路的穩(wěn)定性；還通過使用一種高可靠性的新穎的正負(fù)電壓 時(shí)鐘產(chǎn)生電路產(chǎn)生具有正負(fù)電壓的時(shí)鐘控制信號(hào)使低閾值電壓M0S管進(jìn)行有效導(dǎo)通和關(guān) 斷。


圖1為基本的電荷傳輸單元及其電荷傳輸波形示意圖；圖2為NM0S電壓傳輸開關(guān)電路符號(hào)和剖面結(jié)構(gòu)圖；圖3為本發(fā)明負(fù)電壓有效傳輸電路框圖；圖4為正負(fù)電壓時(shí)鐘產(chǎn)生電路原理圖及其負(fù)電壓時(shí)鐘產(chǎn)生過程波形圖；圖5為正負(fù)電壓時(shí)鐘產(chǎn)生電路負(fù)電壓時(shí)鐘產(chǎn)生過程仿真波形圖；圖6為襯底負(fù)偏壓產(chǎn)生電路原理圖；圖7為使用本發(fā)明的電荷比較量化電路原理圖。
具體實(shí)施例方式下面將結(jié)合附圖對(duì)本發(fā)明優(yōu)選實(shí)施方案進(jìn)行詳細(xì)說明。圖2為NM0S電壓傳輸開關(guān)管縱向剖面結(jié)構(gòu)圖，其中圖2(a)所示為普通襯底接地 的NM0S管及其縱向剖面圖?？梢钥闯觯赑型襯底和N型有源區(qū)之間會(huì)形成寄生PN結(jié)。在 CMOS工藝中，為防止晶體管中寄生PN結(jié)的正向?qū)?，NM0S晶體管的襯底P阱連接電源地。 如果電路傳輸負(fù)電壓，NM0S管的源極或漏極就會(huì)與負(fù)電壓連接。對(duì)于深亞微米工藝，由于 晶體管的閾值電壓比較低，源或漏極較小的負(fù)電壓不但會(huì)引起NM0S晶體管的亞閾值漏電， 而且也會(huì)引起晶體管寄生PN結(jié)的正向漏電，造成電路路功耗的浪費(fèi)，因此必須采取措施減 小晶體管的漏電。為克服上述由于傳輸負(fù)電壓過程中可能出現(xiàn)的襯底接地NM0S晶體寄生PN結(jié)的正 向?qū)?，可以將NM0S晶體管的襯底連接到一個(gè)比所要傳輸負(fù)電壓更低的負(fù)電壓，使寄生PN 結(jié)始終處于反偏狀態(tài)。在現(xiàn)代深亞微米深N-well工藝中，通過采用如圖2(b)所示的雙阱 結(jié)構(gòu)，將NM0S管制作在P-well中，而P-well由深N阱(de印n-well)與下面的P型襯底 (p-sub)隔離開。通過將圖2(b)的NM0S管襯底電壓Vsub連接至一個(gè)比所要傳輸負(fù)電壓更 低的電壓，則前述由于傳輸負(fù)電壓過程中可能出現(xiàn)的襯底接地NM0S晶體寄生PN結(jié)的正向 導(dǎo)通將可以避免。由于在A/D轉(zhuǎn)換器中采樣開關(guān)一般均需要周期性地導(dǎo)通或斷開，在對(duì)負(fù)電壓進(jìn)行 采樣傳輸時(shí)，采樣開關(guān)同樣必須能正常地導(dǎo)通和關(guān)斷。上述在NM0S管襯底電壓Vsub連接至 一個(gè)比所要傳輸負(fù)電壓更低的電壓的方法可以較好的解決NM0S采樣開關(guān)寄生PN結(jié)的漏電 流問題，但是該方法同時(shí)降低了 NM0S晶體管的導(dǎo)通閾值電壓，并且可能使閾值電壓變?yōu)樨?fù) 值，因此采樣M0S開關(guān)的控制時(shí)鐘的電平必須相應(yīng)地作出調(diào)整。在傳輸負(fù)電壓信號(hào)時(shí)，采樣 開關(guān)的控制時(shí)鐘在開關(guān)處于導(dǎo)通采樣相時(shí)其開關(guān)電位應(yīng)盡量高和普通開關(guān)相同；然而在開 關(guān)處于關(guān)斷保持相時(shí)，若和普通時(shí)鐘信號(hào)一樣采用零電位的話，則可能出現(xiàn)采樣開關(guān)沒有 關(guān)斷的情況，因此時(shí)鐘在開關(guān)關(guān)斷相時(shí)的電位同樣應(yīng)該使用足以保證開關(guān)關(guān)斷的負(fù)電壓。
綜上所述，要實(shí)現(xiàn)對(duì)一個(gè)負(fù)電壓的采樣和傳輸，采樣NM0S開關(guān)管的襯底電壓Vsub 必須連接至一個(gè)比所要傳輸負(fù)電壓更低的電壓，并且其開關(guān)控制時(shí)鐘必須使用可以有效導(dǎo) 通和關(guān)斷低閾值電壓M0S管的正、負(fù)電壓時(shí)鐘。圖3所示即為本發(fā)明用于電荷耦合流水線模數(shù)轉(zhuǎn)換器的負(fù)電壓有效傳輸電路的 結(jié)構(gòu)圖。本發(fā)明的負(fù)電壓有效傳輸電路30，包括一個(gè)對(duì)電荷存儲(chǔ)節(jié)點(diǎn)304所產(chǎn)生負(fù)電壓 進(jìn)行采樣傳輸?shù)腘M0S晶體管301 ；—個(gè)用于控制采樣開關(guān)NM0S管導(dǎo)通或關(guān)斷，變替輸出高 電平(VDD)和低電平(負(fù)電壓)的正負(fù)電壓時(shí)鐘產(chǎn)生電路303 ；—個(gè)用于產(chǎn)生NM0S采樣開 關(guān)管襯底電壓偏置所需負(fù)電壓的負(fù)偏壓產(chǎn)生電路302。其中NM0S采樣開關(guān)管301的源、漏極中的一級(jí)連接至電荷存儲(chǔ)節(jié)點(diǎn)，另一級(jí)連接 到所產(chǎn)生負(fù)電壓所要傳輸?shù)哪繕?biāo)節(jié)點(diǎn)。該目標(biāo)端點(diǎn)為電荷耦合流水線模數(shù)轉(zhuǎn)換器的內(nèi)部信 號(hào)處理電路，可以是量化比較器，也可以是共?；蛘呤遣钅Ｐ盘?hào)檢測(cè)電路等其他電路；負(fù)偏 壓產(chǎn)生電路302的輸出連接至NM0S采樣開關(guān)管的襯底提供襯底電壓偏置所需負(fù)電壓；正負(fù) 電壓時(shí)鐘產(chǎn)生電路303的輸出連接至NM0S采樣開關(guān)管的柵極提供開關(guān)導(dǎo)通或關(guān)斷所需控 制信號(hào)。整個(gè)負(fù)電壓有效傳輸電路30的工作狀態(tài)主要由正負(fù)電壓時(shí)鐘產(chǎn)生電路303控制。 當(dāng)正負(fù)電壓時(shí)鐘產(chǎn)生電路303輸出高電平時(shí)鐘相時(shí)，NM0S采樣開關(guān)301導(dǎo)通，來自電荷存 儲(chǔ)節(jié)點(diǎn)的負(fù)電壓通過NM0S采樣開關(guān)301傳輸?shù)絻?nèi)部信號(hào)處理電路；當(dāng)正負(fù)電壓時(shí)鐘產(chǎn)生電 路303輸出負(fù)電壓時(shí)鐘相時(shí)，NM0S采樣開關(guān)301關(guān)斷，內(nèi)部處理電路將前一時(shí)鐘相采樣得 到的負(fù)電壓進(jìn)行處理，而此時(shí)電荷存儲(chǔ)節(jié)點(diǎn)上的負(fù)電壓變化將不再影響內(nèi)部處理電路所處 理的電壓值。在正常工作時(shí)，負(fù)偏壓產(chǎn)生電路302的輸出一般保持不變，因?yàn)镸0S管襯底電 壓的變化會(huì)弓I起其閾值電壓的變化。圖4所示為本發(fā)明中用于產(chǎn)生正負(fù)電壓時(shí)鐘的正負(fù)電壓時(shí)鐘產(chǎn)生電路的電路原 理圖和正負(fù)電壓時(shí)鐘產(chǎn)生波形示意圖。圖4(a)所示為所述正負(fù)電壓時(shí)鐘產(chǎn)生電路的電路 原理圖，其包括第一反向器41p、第二反向器41n，第一電容45p、第二電容45n，第一 PM0S 管 42p、第二 PM0S 管 42n、第三 PM0S 管 44p、第四 PM0S 管 44n，第一 NM0S 管 43p、第二 NM0S 管 43n。其中第一反向器41p的輸入端400p連接到正負(fù)電壓時(shí)鐘產(chǎn)生電路的輸入時(shí)鐘信 號(hào)CKp，第一反向器41p的輸入端400p還連接到第一電容45p的上極板；第一反向器41p的 輸出端連接到第一 PM0S管42p和第一 NM0S管43p的柵極；第一 PM0S管42p和第一 NM0S 管43p的漏極連接到正負(fù)電壓時(shí)鐘產(chǎn)生電路的輸出時(shí)鐘信號(hào)CKop ；第一 PM0S管42p的源 極連接到電源電壓；第一 NM0S管43p的襯底連接到它自身的源極，第一 NM0S管43p的源極 連接到第一電容45p的下極板，第一 NM0S管43p的源極還連接到第三PM0S管44p的柵極 和第四PM0S管44n的源極；第二反向器41n的輸入端400n連接到正負(fù)電壓時(shí)鐘產(chǎn)生電路 的另外一路互補(bǔ)輸入時(shí)鐘信號(hào)CKn，第二反向器41n的輸入端400n還連接到第二電容45n 的上極板；第二反向器41n的輸出端連接到第二 PM0S管42n和第二 NM0S管43n的柵極；第 二 PM0S管42n和第二 NM0S管43n的漏極連接到正負(fù)電壓時(shí)鐘產(chǎn)生電路的另外一路互補(bǔ)輸 出時(shí)鐘信號(hào)CKon ；第二 PM0S管42n的源極連接到電源電壓；第二 NM0S管43n的襯底連接 到它自身的源極，第二 NM0S管43n的源極連接到第二電容45n的下極板，第二 NM0S管43n 的源極還連接到第三PM0S管44p的源極和第四PM0S管44n的柵極；第三PM0S管44p和第四PM0S管44n的漏極連接到零電位(地)；并且所述第一 PM0S管、第二 PM0S管、第三PM0S 管和第四PM0S管的襯底全部連接到電源電壓。圖4(a)所示電路中輸入互補(bǔ)時(shí)鐘信號(hào)CKp和CKn為替輸入高電位和低電位的普 通互補(bǔ)時(shí)鐘信號(hào)，輸出時(shí)鐘信號(hào)CKop和CKon為交替輸出高電位和負(fù)電位的具有正負(fù)電壓 擺幅的互補(bǔ)時(shí)鐘輸出信號(hào)。其中，所述高電位為大于零電位的正電壓；所述低電位為零電 壓；所述負(fù)電位為小于零電位的負(fù)電壓。電路的工作原理如下如圖4(b)所示，假設(shè)時(shí)鐘周期開始跳變翻轉(zhuǎn)前一時(shí)刻t0， 輸入時(shí)鐘信號(hào)CKp和CKn分別為高電平和低電平，當(dāng)CKp由高電平VDD向低電平GND翻轉(zhuǎn) 變化時(shí)，由于第一電容45p上存儲(chǔ)的電荷不能發(fā)生突變，輸入節(jié)點(diǎn)400p上的電壓的下降將 會(huì)引起第一電容45p下極板40 lp上電壓產(chǎn)生相同的降低，而與此同時(shí)，CKn由低電平GND向 高電平VDD翻轉(zhuǎn)變化，相應(yīng)的引起第二電容45n下極板40 In上電壓產(chǎn)生相同的變化，40 In 的電壓升高將會(huì)關(guān)斷第四PM0S管44n，這樣第一電容45p下極板40lp上在電壓突變之前積 累的電荷的瀉放通道僅為通過第一 NM0S管43p向CKop瀉放，而通常CKop輸出連接驅(qū)動(dòng)的 端點(diǎn)為NM0S管的柵極，因此通過第一 NM0S管43p向CKop瀉放的通道可瀉放電荷量非常有 限，因此第一電容45p下極板401p電壓在電壓突變之后基本保持不變，直到時(shí)鐘狀態(tài)發(fā)生 翻轉(zhuǎn)。11時(shí)刻，CKp由低電平GND向高電平VDD翻轉(zhuǎn)變化，而CKn由高電平VDD向低電平 GND翻轉(zhuǎn)變化，由于第一電容45p上存儲(chǔ)的電荷不能發(fā)生突變，輸入節(jié)點(diǎn)400p上的電壓的升 高將會(huì)引起第一電容45p下極板401p上電壓經(jīng)歷一定升高變化，但是與此同時(shí)，CKn由高 電平VDD向低電平GND翻轉(zhuǎn)變化，相應(yīng)的引起第二電容45n下極板40 In上電壓產(chǎn)生相應(yīng)的 變化，401n的電壓降低將會(huì)使第四PM0S管44n導(dǎo)通，這樣第一電容45p下極板401p就存在 一個(gè)經(jīng)第四PM0S管44n到地的充放電通路，這會(huì)減小第一電容45p下極板401p上電壓的 升高變化幅度，使得在tl與t2時(shí)刻之間，第一電容45p下極板401p上電壓達(dá)到穩(wěn)定之后 其電位較t0時(shí)刻之前的電位低A V ；這樣每經(jīng)過一個(gè)時(shí)鐘周期，第一電容45p下極板401p 上電壓達(dá)到穩(wěn)定之后其電壓較前一個(gè)時(shí)鐘周期時(shí)鐘翻轉(zhuǎn)前的穩(wěn)定電壓均要降低AV。由于第一電容45p下極板401p直接連接到第一 NM0S管43p的源極和襯底，因此 第一電容45p下極板401p上電壓直接決定了輸出時(shí)鐘信號(hào)CKop的低電平輸出電壓。這樣 第一電容45p下極板401p上電壓在經(jīng)過每一個(gè)時(shí)鐘周期后所產(chǎn)生的A V壓降將會(huì)直接降 低輸出時(shí)鐘信號(hào)CKop的低電平輸出電壓。而輸出時(shí)鐘信號(hào)CKop的初始低電平一般為零電 位，這樣經(jīng)過幾個(gè)時(shí)鐘周期之后，便可以得到具有正負(fù)電壓輸出的時(shí)鐘控制信號(hào)。電路中另 外一路時(shí)鐘信號(hào)產(chǎn)生電路產(chǎn)生時(shí)鐘信號(hào)CKon的工作原理和產(chǎn)生時(shí)鐘信號(hào)CKop的過程完全 相同，只不過時(shí)鐘相位相反。圖5所示為采用Hspice軟件對(duì)上述正負(fù)電壓時(shí)鐘產(chǎn)生電路進(jìn)行仿真得到的仿真 波形圖。圖中所示為所述正負(fù)電壓時(shí)鐘產(chǎn)生電路在輸入時(shí)鐘信號(hào)CKp和CKn為100MHz、電 源電壓為1.8V條件下得到的正負(fù)電壓時(shí)鐘信號(hào)產(chǎn)生波形示意圖。從圖5(a)可以看出經(jīng)過 數(shù)個(gè)時(shí)鐘周期之后便可以得到穩(wěn)定的具有正負(fù)電壓輸出時(shí)鐘信號(hào)。圖中正負(fù)電壓時(shí)鐘輸出 信號(hào)CKop的輸出負(fù)電壓的電壓值在經(jīng)過10個(gè)時(shí)鐘周期左右的下降之后慢慢趨于穩(wěn)定，是 由于第一電容45p下極板401p上電壓在下降到一定的電位之后，當(dāng)CKp由低電平GND向高 電平VDD翻轉(zhuǎn)變化時(shí)會(huì)使得401p上電壓升高到零電位，此時(shí)，即使第四PM0S管44n導(dǎo)通，第一電容45p下極板401p經(jīng)第四PM0S管44n到地的充放電通路不再會(huì)產(chǎn)生充放電電流， 因?yàn)榈谒腜M0S管44n兩端的等效電位相等。圖5(b)所示為整個(gè)正負(fù)電壓時(shí)鐘產(chǎn)生電路的 輸入輸出信號(hào)波形，可以看出對(duì)于互補(bǔ)輸入時(shí)鐘信號(hào)CKp和CKn，電路可以得到穩(wěn)定的正負(fù) 電壓時(shí)鐘輸出信號(hào)CKop和CKon。本說明書所述的電源電壓均指使用本發(fā)明的集成電路芯片供電電源電壓。圖6所示為一種可以用于本發(fā)明中為圖3中NM0S開關(guān)管襯底提供負(fù)偏置電壓的 一種負(fù)偏壓產(chǎn)生電路的原理圖。該電路采用類似的電容充放電和M0S開關(guān)的導(dǎo)通和關(guān)斷特 性實(shí)現(xiàn)負(fù)電壓輸出，詳細(xì)的電路工作原理可以參考美國專利US5831844，在此不再闡述。圖7為一種使用本發(fā)明負(fù)電壓有效傳輸電路的的電荷比較量化電路原理圖，該電 路為典型電荷耦合流水線模數(shù)轉(zhuǎn)換器中全差分結(jié)構(gòu)1. 5-bit量化器。圖中對(duì)電荷耦合子級(jí) 流水線電路中差分電荷存儲(chǔ)節(jié)點(diǎn)P和N上電壓信號(hào)進(jìn)行采樣傳輸?shù)拈_關(guān)70即為本發(fā)明所 述的負(fù)電壓有效傳輸電路，而對(duì)基準(zhǔn)電壓信號(hào)Refp/Refn及共模信號(hào)Vcm進(jìn)行傳輸?shù)拈_關(guān) 采用普通M0S開關(guān)即可。該全差分結(jié)構(gòu)1. 5-bit量化器在cp時(shí)鐘相時(shí)對(duì)電荷耦合子級(jí)流 水線電路中差分電荷存儲(chǔ)節(jié)點(diǎn)P和N上電壓信號(hào)進(jìn)行采樣，在cpl時(shí)鐘相時(shí)對(duì)采樣得到的 信號(hào)進(jìn)行比較量化，得到量化輸出結(jié)果bitl bitO，由于為1.5-bit量化器，因此使用了兩 個(gè)比較器電路71。綜上所述，本發(fā)明所設(shè)計(jì)的基于普通CMOS工藝的負(fù)電壓有效采樣和傳輸電路，通 過降采樣NM0S開關(guān)管的襯底電壓Vsub連接至一個(gè)比所要傳輸負(fù)電壓更低的電壓，避免了 NM0S晶體管寄生PN結(jié)的正向?qū)?，不但可以減小電路中由負(fù)壓引起的漏電，而且可以提高 電路的穩(wěn)定性；還通過使用一種高可靠性的新穎的正負(fù)電壓時(shí)鐘產(chǎn)生電路產(chǎn)生具有正負(fù)電 壓的時(shí)鐘控制信號(hào)使低閾值電壓M0S管進(jìn)行有效導(dǎo)通和關(guān)斷。
權(quán)利要求
一種負(fù)電壓有效傳輸電路，其特征是包括一個(gè)NMOS晶體管、一個(gè)正負(fù)電壓時(shí)鐘產(chǎn)生電路和一個(gè)負(fù)偏壓產(chǎn)生電路；所述NMOS晶體管用于對(duì)負(fù)電壓進(jìn)行采樣傳輸；所述正負(fù)電壓時(shí)鐘產(chǎn)生電路用于控制NMOS晶體管導(dǎo)通或關(guān)斷；所述負(fù)偏壓產(chǎn)生電路用于產(chǎn)生NMOS晶體管襯底電壓偏置所需負(fù)電壓；所述NMOS晶體管的源極、漏極中，一極連接至負(fù)電壓產(chǎn)生節(jié)點(diǎn)，另一極連接所產(chǎn)生負(fù)電壓所要傳輸?shù)哪繕?biāo)節(jié)點(diǎn)；負(fù)偏壓產(chǎn)生電路的輸出連接至NMOS晶體管的襯底；正負(fù)電壓時(shí)鐘產(chǎn)生電路的輸出連接NMOS晶體管的柵極。
2.根據(jù)權(quán)利要求1所述負(fù)電壓有效傳輸電路，其特征在于所述正負(fù)電壓時(shí)鐘產(chǎn)生電路 將交替輸入為高電位和低電位的互補(bǔ)時(shí)鐘信號(hào)轉(zhuǎn)換為交替輸出高電位和負(fù)電位的具有正 負(fù)電壓擺幅的互補(bǔ)時(shí)鐘輸出信號(hào)；所述高電位為大于零電位的正電壓；所述低電位為零電 壓；所述負(fù)電位為小于零電位的負(fù)電壓。
3.根據(jù)權(quán)利要求1所述負(fù)電壓有效傳輸電路，其特征是所述正負(fù)電壓時(shí)鐘產(chǎn)生電路 包括第一反向器、第二反向器，第一電容、第二電容，第一 PM0S管、第二 PM0S管、第三PM0S 管、第四PM0S管，第一 NM0S管、第二 NM0S管；其中，第一反向器的輸入端連接到正負(fù)電壓時(shí)鐘產(chǎn)生電路的輸入時(shí)鐘信號(hào)CKp，第一反 向器的輸入端還連接到第一電容的上極板；第一反向器的輸出端連接到第一 PM0S管和第 一 NM0S管的柵極；第一 PM0S管和第一 NM0S管的漏極連接到正負(fù)電壓時(shí)鐘產(chǎn)生電路的輸出 時(shí)鐘信號(hào)CKop ；第一 PM0S管的源極連接到電源電壓；第一 NM0S管的襯底連接到它自身的 源極，第一 NM0S管的源極連接到第一電容的下極板，第一 NM0S管的源極還連接到第三PM0S 管的柵極和第四PM0S管的源極；第二反向器的輸入端連接到正負(fù)電壓時(shí)鐘產(chǎn)生電路的另外一路互補(bǔ)輸入時(shí)鐘信號(hào) CKn，第二反向器的輸入端還連接到第二電容的上極板；第二反向器的輸出端連接到第二 PM0S管和第二NM0S管的柵極；第二PM0S管和第二NM0S管的漏極連接到正負(fù)電壓時(shí)鐘產(chǎn)生 電路的另外一路互補(bǔ)輸出時(shí)鐘信號(hào)CKon ；第二 PM0S管的源極連接到電源電壓；第二 NM0S 管的襯底連接到它自身的源極，第二 NM0S管的源極連接到第二電容的下極板，第二 NM0S管 的源極還連接到第三PM0S管的源極和第四PM0S管的柵極；第三PM0S管和第四PM0S管的漏極連接到零電位。
4.根據(jù)權(quán)利要求3所述負(fù)電壓有效傳輸電路，其特征在于所述第一PM0S管、第二 PM0S 管、第三PM0S管和第四PM0S管的襯底全部連接到電源電壓。
全文摘要
本發(fā)明提供了一種適用于標(biāo)準(zhǔn)CMOS工藝的負(fù)電壓有效傳輸電路，其包括一個(gè)對(duì)電荷存儲(chǔ)節(jié)點(diǎn)所產(chǎn)生負(fù)電壓進(jìn)行采樣傳輸?shù)腘MOS晶體管；一個(gè)用于控制采樣開關(guān)NMOS管導(dǎo)通或關(guān)斷，交替輸出高電平和低電平的正負(fù)電壓時(shí)鐘產(chǎn)生電路；一個(gè)用于產(chǎn)生NMOS采樣開關(guān)管襯底電壓偏置所需負(fù)電壓的負(fù)偏壓產(chǎn)生電路。本發(fā)明通過降采樣NMOS開關(guān)管的襯底電壓Vsub連接至一個(gè)比所要傳輸負(fù)電壓更低的電壓，避免了NMOS晶體管寄生PN結(jié)的正向?qū)ǎ坏梢詼p小電路中由負(fù)壓引起的漏電，而且可以提高電路的穩(wěn)定性；還通過使用一種高可靠性的新穎的正負(fù)電壓時(shí)鐘產(chǎn)生電路產(chǎn)生具有正負(fù)電壓的時(shí)鐘控制信號(hào)使低閾值電壓MOS管進(jìn)行有效導(dǎo)通和關(guān)斷。
文檔編號(hào)H03M1/54GK101860368SQ20101017503
公開日2010年10月13日 申請(qǐng)日期2010年5月10日 優(yōu)先權(quán)日2010年5月10日
發(fā)明者季惠才, 張濤, 王麗秀, 陳珍海 申請(qǐng)人:中國電子科技集團(tuán)公司第五十八研究所