專利名稱：：一種在低增益時(shí)線性度優(yōu)化的可變?cè)鲆娣糯笃鞯闹谱鞣椒?br>技術(shù)領(lǐng)域：
：本發(fā)明屬于模擬集成電路
技術(shù)領(lǐng)域：
，具體涉及一種在低增益時(shí)線性度優(yōu)化的可變?cè)鲆娣糯笃?variablegainamplifier,VGA)的設(shè)計(jì)?？勺鳛闊o(wú)線通信接收機(jī)的模擬基帶后端、模數(shù)轉(zhuǎn)換器的前置驅(qū)動(dòng)放大器使用。
背景技術(shù)：
：VGA位于無(wú)線通信接收機(jī)的模擬后端，結(jié)合自動(dòng)增益控制系統(tǒng)，它可以增大或減小接收到的信號(hào)功率以匹配驅(qū)動(dòng)模數(shù)轉(zhuǎn)換器。相對(duì)于離散調(diào)節(jié)的可編程增益放大器(programmablegainamplifier，PGA)，模擬信號(hào)控制的VGA的一個(gè)顯著優(yōu)勢(shì)就在于它可以連續(xù)調(diào)節(jié)增益變化，即其增益步長(zhǎng)可以無(wú)限小，這對(duì)于提高無(wú)線通信接收機(jī)增益準(zhǔn)確性是至關(guān)重要的。偽指數(shù)近似VGA是一種常見(jiàn)的模擬信號(hào)控制VGA，其基本電路結(jié)構(gòu)如圖2所示。其增益可以表示為<formula>formulaseeoriginaldocumentpage3</formula>其中K為工藝參數(shù)?？梢钥闯?，增益分貝數(shù)與V。tel成線性關(guān)系，即滿足按分貝線性(dB-linear)變化。從(1)可以看出，Av與V。tel的增益曲線關(guān)于原點(diǎn)中心對(duì)稱，換而言之，該結(jié)構(gòu)有多少增益范圍，它就同時(shí)擁有對(duì)等的衰減范圍。因此，該結(jié)構(gòu)的VGA通常和一級(jí)固定增益的放大器級(jí)聯(lián)以實(shí)現(xiàn)正的可變?cè)鲆?，具體結(jié)構(gòu)如圖3所示，一級(jí)偽指數(shù)近似，增益范圍-2020dB的VGA，和一級(jí)20dB固定增益放大器級(jí)聯(lián)，就可以實(shí)現(xiàn)040dB的VGA。存在的問(wèn)題偽指數(shù)近似的VGA在小增益，即衰減的情況下，會(huì)出現(xiàn)線性度大幅度惡化的情況。觀察圖2虛線框中的跨導(dǎo)結(jié)構(gòu)，可以得出以下關(guān)系式<formula>formulaseeoriginaldocumentpage3</formula>(2)根據(jù)⑵式，我們可以繪出輸出差分電流Ip-In與輸入差分電壓Vp-VnW關(guān)系如圖4所示。從圖4中，我們可以看出，一般差分結(jié)構(gòu)線性度惡化的主要原因就是尾電流對(duì)可以處理信號(hào)擺幅的限制，如果尾電流確定，則電路就只能處理一定擺幅的信號(hào)，即圖4中的-Δν+AV。在偽指數(shù)近似的VGA中，由于可變跨導(dǎo)的偏置會(huì)變化，VGA的信號(hào)處理能力隨增益的減小而降低，當(dāng)VGA處于最小增益時(shí)，其能夠處理的信號(hào)擺幅已經(jīng)非常小，這就與無(wú)線接收機(jī)設(shè)計(jì)的初衷相左。在一個(gè)無(wú)線接收機(jī)中，設(shè)計(jì)者設(shè)計(jì)VGA是為了如下目的當(dāng)接收到的信號(hào)幅度較小時(shí)，VGA實(shí)現(xiàn)大增益，將信號(hào)大幅度放大，實(shí)現(xiàn)與模數(shù)轉(zhuǎn)換器的匹配(即足夠的電壓輸出驅(qū)動(dòng)模數(shù)轉(zhuǎn)換器以滿足轉(zhuǎn)換精度)；當(dāng)接收到的信號(hào)幅度較大時(shí)，VGA實(shí)現(xiàn)小增益甚至零增益，將信號(hào)小幅度放大或不放大，同樣實(shí)現(xiàn)與模數(shù)轉(zhuǎn)換器的匹配。因此當(dāng)VGA小增益時(shí)，一般都是處理大信號(hào)的，如果不解決VGA小增益時(shí)處理信號(hào)擺幅的限制這一問(wèn)題，則將一個(gè)大信號(hào)置于該VGA的輸入端必然會(huì)導(dǎo)致非常嚴(yán)重的非線性，增益必然會(huì)嚴(yán)重壓縮。
發(fā)明內(nèi)容本發(fā)明的目的是提供一種偽指數(shù)近似的VGA，并且其在低增益情況下通過(guò)電路結(jié)構(gòu)的改進(jìn)，拓寬其可以處理的信號(hào)擺幅，以滿足接收機(jī)設(shè)計(jì)的需要。本發(fā)明提供的VGA，結(jié)構(gòu)如圖1所示，該VGA由可變跨導(dǎo)陣列，偏置電流陣列，數(shù)字控制電路，二極管連接的晶體管可變負(fù)載以及共模反饋電路構(gòu)成。其中可變跨導(dǎo)陣列的每一位權(quán)重都以2的指數(shù)次方增長(zhǎng)，以匹配偏置電流的變化?？勺兛鐚?dǎo)陣列的有效跨導(dǎo)值由數(shù)字控制信號(hào)控制，數(shù)字信號(hào)控制的開(kāi)關(guān)位于陣列中每一位跨導(dǎo)晶體管的柵端?？勺兛鐚?dǎo)的偏置電流陣列每一位權(quán)重以2的指數(shù)次方增長(zhǎng)，并且同可變跨導(dǎo)陣列的有效跨導(dǎo)值變化方向相反。偏置電流陣列由數(shù)字控制信號(hào)控制，數(shù)字信號(hào)控制的開(kāi)關(guān)位于陣列中每一位偏置晶體管的柵端。負(fù)載為二極管連接的有源負(fù)載。在理想情況下，為了使可變?cè)鲆娣糯笃鞯目勺冊(cè)鲆娣秶P(guān)于OdB對(duì)稱，并且實(shí)現(xiàn)版圖匹配，二極管連接的有源負(fù)載晶體管的寬長(zhǎng)比應(yīng)與可變跨導(dǎo)陣列的最大有效寬長(zhǎng)比相同。共模反饋環(huán)路中的共模電平提取電阻(圖1中的R)必須比有源負(fù)載的等效阻抗大一個(gè)數(shù)量級(jí)以上，以減小其對(duì)可變?cè)鲆娣糯笃髟鲆娴挠绊?。與圖1所示原理相同但采用與圖1中互補(bǔ)的PM0S晶體管作為可變跨導(dǎo)的組成元件，以及/或者采用頂置偏置電流陣列的可變?cè)鲆娣糯笃鹘Y(jié)構(gòu)。與圖1所示原理相同但增加了可變跨導(dǎo)陣列和電流偏置陣列的位數(shù)的可變?cè)鲆娣糯笃鹘Y(jié)構(gòu)。本發(fā)明中，可變跨導(dǎo)陣列以NM0S管陣列為例，陣列中的所有的NM0S管的源極與結(jié)點(diǎn)1相連，即結(jié)點(diǎn)1為所有NM0S管源極的連結(jié)點(diǎn)，NM0S管柵通過(guò)開(kāi)關(guān)與輸入信號(hào)相連接，NM0S管漏連接到圖1中的結(jié)點(diǎn)2和結(jié)點(diǎn)3，即VGA的差分輸出，即結(jié)點(diǎn)2為一部分NM0S管漏極的連結(jié)點(diǎn)，結(jié)點(diǎn)3為另一部分NM0S管漏極的連結(jié)點(diǎn)；可變跨導(dǎo)陣列中NM0S的寬長(zhǎng)比按照2的指數(shù)次方增長(zhǎng)；電流偏置陣列管為NM0S管，陣列中所有NM0S管的漏端與結(jié)點(diǎn)1相連，即與可變跨導(dǎo)陣列中所有NM0S管的源極相連，電流偏置管中所有NM0S管的柵通過(guò)開(kāi)關(guān)連接到外部模擬控制電壓Vbias+V。tel，其中Vbias為固定偏置電壓，Vctrl為可變模擬控制電壓，通過(guò)改變它可以實(shí)現(xiàn)增益按分貝線性(dB-linear)變化，電流偏置陣列中NM0S管的寬長(zhǎng)比按照2的指數(shù)次方增長(zhǎng)；數(shù)字控制電路的信號(hào)控制開(kāi)關(guān)的打開(kāi)或關(guān)斷，改變可變跨導(dǎo)寬長(zhǎng)比和電流偏置的有效值，數(shù)字控制信號(hào)由比較器產(chǎn)生，設(shè)計(jì)人員可以根據(jù)工藝以及線性度指標(biāo)認(rèn)為設(shè)定多個(gè)(圖1中是3個(gè))閾值電壓來(lái)控制開(kāi)關(guān)的打開(kāi)或關(guān)斷；二極管連接的晶體管作為VGA的負(fù)載，其漏端和柵端連接到結(jié)點(diǎn)2和結(jié)點(diǎn)3，作為VGA的差分輸出，其源端連接到結(jié)點(diǎn)4，與負(fù)載部分的偏置電流NM0S管的漏端相連，負(fù)載部分的偏置電流NM0S管的柵端連接到模擬控制電壓Vbias-V。tel。為了實(shí)現(xiàn)增益對(duì)稱和版圖的匹配，二極管連接的負(fù)載管4以及其相應(yīng)的電流偏置的寬長(zhǎng)比應(yīng)與可變跨導(dǎo)陣列和電流偏置陣列的最大寬長(zhǎng)比相同；共模反饋的共模電平提取電阻連接于VGA的差分輸出端(結(jié)點(diǎn)2或結(jié)點(diǎn)3)和結(jié)點(diǎn)5之間，圖1省去了共模反饋環(huán)路。本發(fā)明的改進(jìn)之處及工作原理本發(fā)明的思路來(lái)源于圖4，由于在低增益情況下VGA跨導(dǎo)管的偏置電流下降導(dǎo)致能夠處理的信號(hào)幅度下降，如果在低增益情況下，增加跨導(dǎo)管的偏置電流，那么VGA的線性度就會(huì)有所改觀，同時(shí)如果保持此時(shí)VGA的增益不變，則VGA增益按分貝線性(dB-linear)變化的特性就不會(huì)被破壞。晶體管的跨導(dǎo)值可以由(3)式表示<formula>formulaseeoriginaldocumentpage5</formula>在低增益情況下，如果將Ibias增加為原來(lái)的兩倍，同時(shí)跨導(dǎo)管的寬長(zhǎng)比減小為原來(lái)的二分之一，則理論上可以增加偏置電流的同時(shí)不改變跨導(dǎo)管的跨導(dǎo)值，不破壞增益特性曲線。所以本設(shè)計(jì)就考慮將跨導(dǎo)管和電流偏置管用陣列形式實(shí)現(xiàn)，并且每一位的權(quán)重按照2的指數(shù)次方增長(zhǎng)。在處理信號(hào)時(shí)，隨著VGA增益的減小，跨導(dǎo)管的偏置電流會(huì)相應(yīng)變小，當(dāng)線性度惡化到一定程度時(shí)，即Vbias+V。tel減小到某個(gè)閾值電壓時(shí)，可以通過(guò)比較器關(guān)閉跨導(dǎo)陣列中某個(gè)晶體管，使其寬長(zhǎng)比的有效值減小到原來(lái)的二分之一，同時(shí)，可變跨導(dǎo)陣列的電流偏置陣列導(dǎo)通某個(gè)晶體管，使其有效偏置電流增加為原來(lái)的兩倍，從而保持電路跨導(dǎo)值的恒定。當(dāng)可變跨導(dǎo)的偏置電流增加為原來(lái)的兩倍時(shí)，假設(shè)其他特性不變，電路能夠處理的信號(hào)擺幅理論上可以增加為原來(lái)的兩倍，這可以從圖4看出。在實(shí)際設(shè)計(jì)中，一個(gè)主要問(wèn)題就是關(guān)斷或打開(kāi)開(kāi)關(guān)前后跨導(dǎo)值不連續(xù)，當(dāng)設(shè)計(jì)人員將跨導(dǎo)陣列的有效寬長(zhǎng)比之減小(增大)為原來(lái)的二分之一，或者將可變跨導(dǎo)陣列的電流偏置陣列中管子的有效寬長(zhǎng)比增大(減小)為原來(lái)的二分之一，電路的跨導(dǎo)值并不一定保持不變，這有可能是由于管子工藝的偏差，或者二級(jí)效應(yīng)(如體效應(yīng))造成。所以在設(shè)計(jì)時(shí)，可以根據(jù)實(shí)際情況進(jìn)行調(diào)整。圖1本發(fā)明VGA電路結(jié)構(gòu)示意圖。圖2通用的偽指數(shù)近似VGA結(jié)構(gòu)示意圖。圖3正增益VGA的實(shí)現(xiàn)方法。圖4全差分結(jié)構(gòu)差分輸出電流與差分輸入電壓關(guān)系圖。圖5本設(shè)計(jì)具體實(shí)施實(shí)例之電路圖。圖6(a)000情況下，通過(guò)AC仿真的電路增益。(b)111情況下，通過(guò)AC仿真的電路增益。圖7(a)000情況下，通過(guò)瞬態(tài)仿真的頻譜分析。(b)111情況下，通過(guò)瞬態(tài)仿真的頻譜分析。圖8(a)000情況下，通過(guò)瞬態(tài)仿真的波形。(b)lll情況下，通過(guò)瞬態(tài)仿真的波形。圖9000(未優(yōu)化VGA)和111(優(yōu)化VGA)情況下的性能比較。具體實(shí)施例方式本發(fā)明的VGA結(jié)構(gòu)具體設(shè)計(jì)的電路參數(shù)如圖5所示，在TSMC0.13um工藝下進(jìn)行實(shí)踐，仿真工具為CadenceSpectreRF。針對(duì)圖5所示的實(shí)驗(yàn)電路，保持輸入信號(hào)幅度和電路增益不變，改變數(shù)字控制信號(hào)，觀察輸出信號(hào)幅度和3階諧波的情況，輸入信號(hào)頻率為1MHz。實(shí)驗(yàn)結(jié)果如表1所示。表1實(shí)驗(yàn)結(jié)果比較<table>tableseeoriginaldocumentpage6</column></row><table>圖6，圖7和圖8分別為000和111情況下VGA幅頻響應(yīng)曲線，瞬態(tài)波形以及頻譜分析，數(shù)據(jù)已在表1中總結(jié)。從表1中可以看出，隨著電流偏置陣列有效電流的增加，電路的線性度有顯著的改善；同時(shí)可以發(fā)現(xiàn)，輸出信號(hào)幅度也隨之增加，這是由于隨著電流偏置陣列有效電流的增加，VGA的ldB壓縮點(diǎn)也會(huì)增加，促使輸出信號(hào)擺幅增加，這一情況不會(huì)在AC仿真中體現(xiàn)出來(lái)，所以表1中才會(huì)出現(xiàn)電路增益不變，而輸出擺幅卻發(fā)生變化的情況。圖9給出了在000和111情況下，輸出HD3隨輸入擺幅的變化。從圖9可以看到，相對(duì)于000，111情況下等效電流偏置提高為原來(lái)的8倍，等效可變跨導(dǎo)的寬長(zhǎng)比減小為原來(lái)的1/8，000情況下80mV輸入信號(hào)所對(duì)應(yīng)的HD3與111情況下220mV輸入信號(hào)所對(duì)應(yīng)的HD3相同，換而言之，通過(guò)線性度優(yōu)化的VGA在同等條件下能夠處理的信號(hào)幅度提高了275%。權(quán)利要求一種在低增益時(shí)線性度優(yōu)化的可變?cè)鲆娣糯笃?，其特征在于該可變?cè)鲆娣糯笃靼宀糠挚勺兛鐚?dǎo)陣列，偏置電流陣列，數(shù)字控制電路，二極管連接的晶體管可變負(fù)載以及共模反饋電路；其中可變跨導(dǎo)陣列的每一位權(quán)重都以2的指數(shù)次方增長(zhǎng)，以匹配偏置電流的變化；可變跨導(dǎo)陣列的有效跨導(dǎo)值由數(shù)字控制信號(hào)控制，數(shù)字信號(hào)控制的開(kāi)關(guān)位于陣列中每一位跨導(dǎo)晶體管的柵端；可變跨導(dǎo)的偏置電流陣列每一位權(quán)重以2的指數(shù)次方增長(zhǎng)，并且同可變跨導(dǎo)陣列的有效跨導(dǎo)值變化方向相反；偏置電流陣列由數(shù)字控制信號(hào)控制，數(shù)字信號(hào)控制的開(kāi)關(guān)位于陣列中每一位偏置晶體管的柵端；負(fù)載為二極管連接的有源負(fù)載，二極管連接的有源負(fù)載晶體管的寬長(zhǎng)比與可變跨導(dǎo)陣列的最大有效寬長(zhǎng)比相同；共模反饋環(huán)路中的共模電平提取電阻比有源負(fù)載的等效阻抗大一個(gè)數(shù)量級(jí)以上。2.根據(jù)權(quán)利要求1所述的在低增益時(shí)線性度優(yōu)化的可變?cè)鲆娣糯笃?，其特征在于可變跨?dǎo)陣列采用NM0S管陣列；偏置電流陣列采用NM0S管陣列。全文摘要本發(fā)明屬于模擬集成電路
技術(shù)領(lǐng)域：
，具體公開(kāi)了一種在低增益時(shí)線性度優(yōu)化可變?cè)鲆娣糯笃鳌Ｔ摽勺冊(cè)鲆娣糯笃鞑捎脗沃笖?shù)近似實(shí)現(xiàn)按分貝線性變化。它由可變跨導(dǎo)陣列，偏置電流陣列，數(shù)字控制電路，二極管連接的晶體管可變負(fù)載以及共模反饋電路構(gòu)成。該VGA通過(guò)改變可變跨導(dǎo)與可變負(fù)載的偏置電流實(shí)現(xiàn)VGA的增益可變，并實(shí)現(xiàn)在VGA低增益時(shí)線性度的優(yōu)化。由于在低增益情況下，可變跨導(dǎo)陣列的偏置電流很小，其寬長(zhǎng)比有效值的變化對(duì)VGA整體功耗影響不大。該電路結(jié)構(gòu)可用CMOS工藝實(shí)現(xiàn)。文檔編號(hào)H03F1/32GK101826843SQ20101016754公開(kāi)日2010年9月8日申請(qǐng)日期2010年5月6日優(yōu)先權(quán)日2010年5月6日發(fā)明者任俊彥,李寧,李巍,樊錦涵,高亭申請(qǐng)人:復(fù)旦大學(xué)