專利名稱：分頻器、分頻方法及使用該分頻器的鎖相環(huán)路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種分頻器，尤指一種可減少抖動(Jitter)及功率消耗的分 頻器，特別指一種分頻器、分頻方法及使用該分頻器的鎖相環(huán)路。
背景技術(shù)：
分?jǐn)?shù)分頻器(fractional-N frequency divider)因為可根據(jù)一參考頻率產(chǎn)生準(zhǔn) 確的輸出頻率，而廣泛地被運(yùn)用在許多的應(yīng)用中。不同于整數(shù)分頻器(integer-N frequency divider)只能夠產(chǎn)生時間長度為參考周期的整數(shù)倍的輸出(例如產(chǎn)生 時間長度為參考周期的四倍長的輸出周期)，分?jǐn)?shù)分頻器可以用來產(chǎn)生非整倍 數(shù)的輸出周期(例如產(chǎn)生一時間長度為該參考周期的4.01倍長的輸出周期)。 通過在檢測到一進(jìn)位信號(Carry Signal)或一溢位信號(Overflow Signal)時，將 除數(shù)由M切換為(M+1)，分?jǐn)?shù)分頻器可合成(Synthesize)為參考頻率的分?jǐn)?shù)倍 的輸出頻率。舉例來說，若分?jǐn)?shù)分頻器需要產(chǎn)生0.3倍(也即，除數(shù)為10/3)的 參考頻率，則只需要在三個連續(xù)的除數(shù)周期(Cyde)中，將二個除數(shù)周期的除 數(shù)設(shè)為3，并將剩余一個除數(shù)周期的除數(shù)設(shè)為4，即可產(chǎn)生該輸出頻率。
然而，已知分?jǐn)?shù)分頻器在電路設(shè)計上相當(dāng)?shù)膹?fù)雜，且其電路設(shè)計常伴隨 著高功率消耗、較大的芯片面積、及抖動效能等問題。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的之一是提供一種可減少抖動、節(jié)省芯片面積及 功率消耗的分頻器，以解決上述問題。
根據(jù)本發(fā)明的一實(shí)施例，其是揭露一種分頻器。所述分頻器包括一相位選擇器及一可調(diào)整式延遲電路。所述相位選擇器是用來接收多個時鐘信號并 輸出一中間信號。所述中間信號是對應(yīng)于所述這些時鐘信號中至少一個時鐘 信號的相位特性。所述可調(diào)整式延遲電路是用來接收所述中間信號，并延遲 所述中間信號來產(chǎn)生一輸出信號。
根據(jù)本發(fā)明的另一實(shí)施例，其是揭露一種鎖相環(huán)路。所述鎖相環(huán)路包括 一相位檢測器、 一濾波器、 一振蕩器及一分頻器。所述相位檢測器是用來檢 測一參考信號與一輸入信號的間的相位差，并根據(jù)所述相位差產(chǎn)生一差值信 號。所述濾波器是耦接于所述相位檢測器，用來對所述差值信號進(jìn)行濾波以 產(chǎn)生一濾波信號。所述振蕩器是耦接于所述濾波器，用來根據(jù)所述濾波信號 產(chǎn)生多個時鐘信號。所述分頻器是耦接于所述振蕩器與所述相位檢測器，用 來根據(jù)所述這些時鐘信號產(chǎn)生一分頻信號。所述分頻器包括一相位選擇器及 一可調(diào)整式延遲電路。所述相位選擇器是用來接收所述這些時鐘信號并輸出 一中間信號。所述中間信號是對應(yīng)于所述這些時鐘信號中至少一個時鐘信號 的相位特性。所述可調(diào)整式延遲電路是耦接于所述相位選擇器，用來接收所 述中間信號，并延遲所述中間信號來產(chǎn)生一分頻信號。所述輸入信號是對應(yīng) 于所述分頻信號。
根據(jù)本發(fā)明的另一實(shí)施例，其是揭露一種分頻方法。所述分頻方法包括 接收多個時鐘信號；根據(jù)所述這些時鐘信號中至少一個時鐘信號的相位特性， 產(chǎn)生一中間信號；以及延遲所述中間信號，以產(chǎn)生一分頻信號。
本發(fā)明實(shí)施例的有益效果在于提供了一種可減少抖動、節(jié)省芯片面積 及功率消耗的分頻器。


圖1為根據(jù)本發(fā)明的一實(shí)施例所揭露的一分頻器的功能方框示意圖2為根據(jù)本發(fā)明的一實(shí)施例所揭露的一分頻器的示意圖3為圖2所示的分頻器所包括的管線式延遲電路的一實(shí)施例示意6圖4、圖5及圖6為圖2所示的分頻器所包括的可調(diào)整式延遲電路的實(shí)施 例的示意圖7為圖2所示的分頻器的時相一實(shí)施例的示意圖8為使用本發(fā)明所揭露的分頻器的一鎖相環(huán)路的示意圖9為根據(jù)本發(fā)明的一實(shí)施例所揭露的一分頻方法的流程圖。
附圖標(biāo)號
100、 120、 140、 150、 200
221a 222
241a 242a 303a 244a 302a 401a
201 220 240 250
221b、 221c、 221d
241b、…、241n、 301a、 301b、. 242b、 ...、 242n、 246a、 246b、. 303b、…、303N 244b、 ...、 244n 302b、 ...、 302N
401b、 ...、 401N、 501a[l]、 502b[l]、 501b[2]、...、501N[l]、501N[2]、...、501N[2AN] 601a、 601b、…、601N 402a、術(shù)b、…、402N、 502a、 502b、...、 502N、 603a、 603b、…、603N 602a、 602b、 ...、 602N 810 820
時鐘產(chǎn)生器
相位選擇器
可調(diào)整式延遲電路
控制器
鎖相環(huán)路
相位特性選擇電路 組合電路 — 301N延遲單元 246n、鎖存器
邏輯電路
選擇邏輯電路
延遲電路
選擇電路
負(fù)載電路
相位/頻率檢測器
電荷泵830 回路濾波器
840 壓控振蕩器
850 分頻器
900、卯2、 904 步驟
具體實(shí)施例方式
請參閱圖1，其為根據(jù)本發(fā)明的一實(shí)施例所揭露的一分頻器的功能方框示 意圖。該分頻器包括一相位選擇器(Phase Selector)120、 一可調(diào)整式延遲電路 140及一控制器150。相位選擇器120是從一時鐘產(chǎn)生器100接收多個時鐘信 號P0、 Pl、 ...、 Pn。時鐘信號P0、 Pl、 ...、 Pn彼此間具有一預(yù)定時間長度
的延遲關(guān)系。在一實(shí)施例中，該預(yù)定時間長度為/.;，其中T為該些時鐘信 號的周期，N為時鐘信號的數(shù)量，而i為0， 1，…，(N-l)。以N二4為例(也即
四個時鐘信號)，時鐘信號P1是時鐘信號P0延遲lr，時鐘信號P2是時鐘信
4
號po延遲^r ，時鐘信號p3是時鐘信號p0延遲2r ，其中t為時鐘信號p0、
4 4 Pl、 ...、 Pn的周期(該些時鐘信號PO、 Pl、 ...、 Pn具有約略相同的頻率)。相
位選擇器120接收時鐘信號P0、 Pl.....Pn，根據(jù)一選擇信號來選擇該些時
鐘信號P0、 Pl.....Pn中至少一個時鐘信號，并依據(jù)選擇的時鐘信號的相位
特性產(chǎn)生一中間信號?？烧{(diào)整式延遲電路140從相位選擇器120接收該中間 信號，并用來產(chǎn)生一輸出信號Out;在一實(shí)施例中，可調(diào)整式延遲電路140是 根據(jù)一延遲控制信號來延遲所接收的該中間信號，以產(chǎn)生輸出信號Out?？刂?器150是用來產(chǎn)生該選擇信號及該延遲控制信號，分別傳輸至相位選擇器120 及可調(diào)整式延遲電路140。請注意，雖然在本實(shí)施例中，選擇信號及延遲控制 信號是由單一控制器150所提供，然而本發(fā)明并未局限于此；換言之，在本 發(fā)明的其他實(shí)施例中，選擇信號及延遲控制信號可由不同的控制器所提供， 而這些控制器可被整合于相位選擇器120及可調(diào)整式延遲電路140中。再者，分頻器也可省略控制器，而將選擇信號所提供的選擇功能以及延遲控制信號 所提供的延遲控制功能事先預(yù)設(shè)于相位選擇器120及可調(diào)整式延遲信號140 中，這樣的架構(gòu)可省略該選擇信號及該延遲控制信號。
請參閱圖2，其為圖l所示的分頻器的一實(shí)施例的示意圖。在圖2所示的 分頻器中，N的值為4，也即時鐘信號共有四個。時鐘產(chǎn)生器201可為一鎖相 環(huán)路200的一部分，輸出四個時鐘信號PO、 Pl、 P2、 P3，且四個時鐘信號PO、
Pl、 P2、 P3是分別為將一參考信號延遲0個、丄個、丄個、及^個周期T所
42 4
產(chǎn)生。相位選擇器220包括四個相位特性選擇電路221a、 221b、 221c、及221d， 分別接收時鐘信號PO、 Pl、 P2、 P3，并受控制器250輸出的選擇信號S0、 Sl、 S2、 S3控制，根據(jù)選擇信號SO、 Sl、 S2、 S3來選擇性的輸出時鐘信號P0、 Pl、 P2、 P3的相位特性。舉例來說，控制器250可控制相位特性選擇電路221b
去選擇時鐘信號P1的相位特性，其中時鐘信號P1的相位特性是代表lr的延
4
遲。 一般來說，時鐘產(chǎn)生器201及相位選擇器220可對參考時鐘信號提供0 至^zlr的延遲，以丄r為級距。相位特性選擇電路221a、 221b、 221c、 221d
可以觸發(fā)器(Flip-Flop)電路來加以實(shí)現(xiàn)，每一觸發(fā)器電路221a、 221b、 221c、 221d包括二輸入端以及一輸出端，二輸入端分別接收時鐘信號PO、 Pl、 P2、 P3其中之一及選擇信號SO、 Sl、 S2、 S3其中之一，輸出端在對應(yīng)的選擇信 號SO、 Sl、 S2、 S3被使能(enabled)時輸出接收的時鐘信號的相位特性。相位 特性選擇電路221a、 221b、 221c、及221d的輸出是被傳輸至一組合電路222， 組合電路222將接收的相位特性加以組合，并據(jù)以產(chǎn)生一中間信號B至可調(diào) 整式延遲電路240。組合電路222可以由邏輯門(logicgate)實(shí)現(xiàn)，例如或邏輯 門(logicORgate)、或非邏輯門(logic NOR)、與邏輯門(logic AND gate)、及與 非邏輯門(logic NAND gate)等等。
可調(diào)整式延遲電路240可對該中間信號B提供0 工的延遲(在本實(shí)施例
9為o-丄r的延遲)，該延遲量是由控制器250所產(chǎn)生的一延遲控制信號所控制。 4
如圖2所示，可調(diào)整式延遲電路240可為一管線式(Pipeline)延遲電路，并包 括多個延遲單元241a、241b、…、241n、多個第一鎖存器(Latch)242a、 242b、…、 242n、多個邏輯電路244a、 244b、 ...、 244n及多個第二鎖存器246a、 246b、…、 246n;延遲單元241a、 241b、 ...、 241n是用來延遲所接收的該中間信號，第 一鎖存器242a、 242b、…、242n、邏輯電路244a、 244b、…、244n及第二鎖 存器246a、 246b、…、246n則形成延遲單元241a、 241b、…、241n的控制電
路，并根據(jù)該延遲控制信號來控制延遲單元241a、 241b.....241n的延遲量。
圖3為管線式延遲電路240的另一實(shí)施例的示意圖，而圖4、圖5、圖6為可 調(diào)整式延遲電路240的其他實(shí)施例的示意圖。圖3所示的管線延遲電路包括 多個延遲單元301a、 301b、…、301N，多個選擇邏輯電路302a、 302b、…、 302N及多個鎖存器電路303a、 303b、 ...、 303N。延遲單元301a是接收一輸 入信號(例如該中間信號)，并輸出一延遲信號Q1至延遲單元301b。在經(jīng)過延 遲單元301a， ...， 301N的延遲后，延遲單元301N最后輸出一延遲的中間信 號OUT。圖4所示的可調(diào)整式延遲電路包括多個延遲電路401a、 401b、...、 401N、及多個選擇電路402a、 402b、 ...、 402N。選擇電路402a接收一輸入 信號IN及由延遲電路401a所產(chǎn)生的一延遲輸入信號，并由一選擇信號SEL[O] 控制，選擇性地輸出輸入信號IN或該延遲輸入信號至選擇電路402b及延遲 電路401b。通過控制選擇電路402a、 402b、…、402N去選擇一延遲信號或 一未經(jīng)延遲信號，圖4所示的可調(diào)整式電路可對輸入信號IN產(chǎn)生不同時間長 度的延遲以產(chǎn)生輸出信號OUT。圖5所示的可調(diào)整式延遲電路為二進(jìn)位控制 (binary-con加lled)的延遲線(DelayLine)，包括多個選擇電路502a、 502b、...、
502N及多個延遲電路501a[1]、 502b[l]、 501b[2]、 ...、 501N[1]、 501N[2].....
501N[2AN]。圖5所示的可調(diào)整式延遲電路的操作與圖4所示的可調(diào)整式延遲 電路的操作類似，然而在圖5所示的可調(diào)整式延遲電路使用多個選擇信號SEL[O]、 SEL[l]、 ...、 SEL[N]來實(shí)現(xiàn)二進(jìn)位控制的延遲時間長度。舉例來說， 在N的值為3的情況下，圖5所示的延遲電路可提供0倍至15倍的延遲電路 單位延遲長度。在SEL
-1、 SEL[1]=0、 SEL[2]=0、 SEL[3]=1的情況下，輸 出信號OUT為輸入信號IN延遲9個單位延遲長度。圖6所示的可調(diào)整式延 遲電路包括多個延遲電路601a、601b、…、601N、多個負(fù)載電路602a、602b、…、
602N及多個選擇電路603a、 603b..... 603N。選擇電路603a、 603b、...、
603N可分別將負(fù)載電路602a、602b、 ...、602N耦接或不耦接至延遲電路601a、
601b.....601N，并據(jù)此選擇性地對輸入信號IN施加延遲。耦接負(fù)載電路可
產(chǎn)生一延遲，而每一負(fù)載電路更可經(jīng)由調(diào)整提供不同的延遲特性。
請參閱圖7，其為圖2所示的分頻器的時相的--實(shí)施例示意圖。圖7所示 僅為分頻器操作的其中一個例子。在此實(shí)施例中，時鐘信號PO首先被選擇， 控制器250將對應(yīng)于觸發(fā)器電路221a的選擇信號SO使能，并將對應(yīng)于其他 觸發(fā)器電路221b、 221c、 221d的選擇信號Sl、 S2、 S3失能(Disable)。選擇信 號SO啟動觸發(fā)器電路221a，輸出對應(yīng)于時鐘信號P0的相位特性的一鎖存信 號(Latch Signal)AO。當(dāng)選擇信號SO啟動觸發(fā)器電路221a時，觸發(fā)器電路221b、 221c、 221d是被關(guān)閉的，使得鎖存信號A1、 A2、 A3是處于失能狀態(tài)。此時 組合電路222所輸出的中間信號B的相位是對應(yīng)于時鐘信號P0。
可調(diào)整式延遲電路240接著將中間信號B的脈沖加以延遲，以產(chǎn)生具有 周期長度為(T'+AT)的輸出信號OUT。如圖7所示，中間信號B的延遲是逐步 增加AT。當(dāng)可調(diào)整式延遲電路240對中間信號B的延遲量超過或即將超過 T/4時，控制器250將觸發(fā)器電路221b由關(guān)閉轉(zhuǎn)為開啟并同時將觸發(fā)器電路 221a由開啟轉(zhuǎn)為關(guān)閉，以使中間信號B具有時鐘信號P1的相位特征，也即 時鐘信號PO的相位加上T/4的延遲。
觸發(fā)器電路221b輸出的鎖存信號Al是被組合電路222所接收，接著組 合電路222輸出鎖存信號Al作為中間信號B。相似地，可調(diào)整式延遲電路240 是將中間信號B的脈沖延遲AT、 2AT、 3AT…等，以將輸出信號的周期維持在(T，+AT)。接著，當(dāng)可調(diào)整式延遲電路240所提供的延遲量達(dá)到T/4或?qū)⒁?超過T/4之時，控制器250將觸發(fā)器電路221c由關(guān)閉轉(zhuǎn)為開啟，并關(guān)閉觸發(fā) 器電路221b，使得中間信號B具備時鐘信號P2的相位特性，也即時鐘信號 Pl的相位加上T/4的延遲或時鐘信號PO的相位加上T/2的延遲。如此一來， 輸入頻率1/T在分頻器的輸出端會轉(zhuǎn)為1/(T'+AT)。
上述的分頻器僅為本發(fā)明的一實(shí)施例。上述的N值可根據(jù)不同的設(shè)計考 量來選擇，而相位選擇器120及220所包括的觸發(fā)器電路的數(shù)量、時鐘信號
P0、 Pl.....PN的數(shù)量及選擇信號S0、 Sl..... SN的數(shù)量都可依據(jù)系統(tǒng)要
求而設(shè)計，并不受以上敘述的限制。觸發(fā)器電路221a、 221b、 221c、 221d可 用邏輯門(logic gate)來替換。再者，時鐘產(chǎn)生器100及200與相位產(chǎn)生器120 及220可在參考信號上產(chǎn)生約為零到((N-l)/NfT的不等量的延遲。同理，可 調(diào)整式延遲電路140及240可在參考信號上產(chǎn)生約為零至(1/N"T的不等量的 延遲。控制器150、 250是可為數(shù)字式、模擬式或數(shù)字模擬混合式。可調(diào)整式 電路140及240也可采用圖2至圖6以外的架構(gòu)。
因為圖1及圖2所示的分頻器是使用相位選擇器來產(chǎn)生零至(N-1^T/N的 延遲，可調(diào)整式延遲電路的延遲長度可大幅度地縮短。舉例來說，當(dāng)N的值 為4時，相位選擇器是提供時間長度由零到3/4T的延遲，使得可調(diào)整式延遲 電路僅需提供長度由零到1/4T的延遲。如此一來，可調(diào)式延遲電路的電路復(fù) 雜度與面積可被縮減，而分頻器可因此具有較簡單的電路設(shè)計、較小的功率 消耗、面積、及抖動。
請參閱圖8，其為使用上述分頻器的一鎖相環(huán)路的一實(shí)施例的示意圖。該 鎖相環(huán)路包括一相位/頻率檢測器(Phase/frequencyDetector, PFD)810、 一電荷 泵(Charge Pump)820 、 一回路濾波器(Loop Filter)830 、一壓控振蕩器 (Voltage-controlled Oscillator)840及一分頻器850，其中分頻器850的架構(gòu)及 運(yùn)作是如圖1及圖2所示。相位/頻率檢測器810是檢測一參考信號Fref與一 輸入信號之間的相位差，并產(chǎn)生一差值信號來指示該相位差的大小。濾波器830是耦接于相位/頻率檢測器810，用來對該差值信號進(jìn)行濾波以產(chǎn)生一濾波
信號。振蕩器840是耦接于濾波器830，用來根據(jù)該濾波信號產(chǎn)生多個時鐘信 號Fout，在一實(shí)施例中，振蕩器840為一環(huán)形振蕩器(RingOscillator)。分頻器 850是耦接于振蕩器840及相位/頻率檢測器810，并用來根據(jù)該些時鐘信號來 產(chǎn)生一分頻信號。分頻器850包括一相位選擇器與一可調(diào)整式延遲電路。相 位選擇器是接收該些時鐘信號，并輸出對應(yīng)于該些時鐘信號中至少一個時鐘 信號的相位特性的一中間信號。該可調(diào)整式延遲電路是耦接于該相位選擇器， 用來接收該中間信號，并通過延遲該中間信號來產(chǎn)生該分頻信號。該輸入信 號是對應(yīng)于該分頻信號。該鎖相環(huán)路也可包括一控制器(圖中未顯示)，其中該 控制器是耦接于分頻器850，用來控制分頻器850中相位選擇器的相位特征選 擇以及可調(diào)整式延遲電路的延遲。
請參閱圖9，其為根據(jù)本發(fā)明的一實(shí)施例所揭露的一分頻方法的流程圖。 該分頻方法包括接收多個時鐘信號(步驟900)、根據(jù)該些時鐘信號中至少一個 時鐘信號的相位特性來產(chǎn)生一中間信號(步驟902)，以及延遲該中間信號以產(chǎn) 生一分頻信號(步驟904)。產(chǎn)生該中間信號的步驟902包括根據(jù)一選擇信號選 擇性地輸出該些時鐘信號的相位特性，以及通過合并被選擇的相位特征來產(chǎn) 生該中間信號。該些相位信號彼此之間是可具有特定時間長度的延遲關(guān)系， 通過將一參考時鐘信號施加零到(N-1"T/N的不同延遲來產(chǎn)生，其中N為時鐘 信號的數(shù)目，而T為參考時鐘信號的周期。延遲該中間信號以產(chǎn)生該分頻信 號的步驟卯4包括將該中間信號施加零至T/N的延遲。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求書所做的均等 變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種分頻器，其特征在于，所述分頻器包括一相位選擇器，用來接收多個時鐘信號并輸出一中間信號，所述中間信號是對應(yīng)于所述這些時鐘信號中至少一個時鐘信號的相位特性；及一可調(diào)整式延遲電路，用來接收所述中間信號，并通過延遲所述中間信號來產(chǎn)生一輸出信號。
2. 如權(quán)利要求1所述的分頻器，其特征在于，所述這些時鐘信號彼此之間是具有特定時間長度的延遲關(guān)系。
3. 如權(quán)利要求2所述的分頻器，其特征在于，所述這些時鐘信號是具有 約略相同的頻率。
4. 如權(quán)利要求3所述的分頻器，其特征在于，所述特定時間長度為/.工，其中，T為所述這些時鐘信號的周期，N為所述這些時鐘信號的數(shù)量，而i的 值為0，1,…，(V-1)。
5. 如權(quán)利要求1所述的分頻器，其特征在于，所述相位選擇器包括 多個相位特性選擇電路，用來接收所述這些時鐘信號，并根據(jù)一選擇信號選擇性地輸出所述這些時鐘信號的相位特性；及一組合電路，耦接于所述這些相位特性選擇電路，用來從所述這些相位 特性選擇電路接收所述這些相位特性，并通過結(jié)合接收的所述這些相位特性 來產(chǎn)生所述中間信號。
6. 如權(quán)利要求5所述的分頻器，其特征在于，所述這些相位特性選擇電 路包括多個邏輯門。
7. 如權(quán)利要求5所述的分頻器，其特征在于，所述這些相位特性選擇電 路包括多個觸發(fā)器電路。
8. 如權(quán)利要求7所述的分頻器，其特征在于，每一觸發(fā)器電路包括二輸 入端，分別用來接收所述這些時鐘信號的其中之一及所述選擇信號；每一觸發(fā)器電路也包括一輸出端，用來在對應(yīng)的所述選擇信號被使能時輸出接收的 所述時鐘信號的相位特性。
9. 如權(quán)利要求5所述的分頻器，其特征在于，所述組合電路包括一邏輯門。
10. 如權(quán)利要求5所述的分頻器，其特征在于，所述這些時鐘信號的數(shù)量與所述這些相位特性選擇電路的數(shù)量相同。
11. 如權(quán)利要求1所述的分頻器，其特征在于，所述可調(diào)整式延遲電路是 受到一延遲控制信號的控制，以對所述中間信號提供o至^;倍的延遲，其中T為所述這些時鐘信號的周期，N為所述這些時鐘信號的數(shù)量。
12. 如權(quán)利要求1所述的分頻器，其特征在于，所述可調(diào)整式延遲電路為 一管線式延遲電路，且所述管線式延遲電路包括多個由一延遲控制信號所控 制的延遲單元。
13. —種鎖相環(huán)路，其特征在于，所述的鎖相環(huán)路包括一相位檢測器，用來檢測一參考信號與一輸入信號間的相位差，并產(chǎn)生用來指示所述相位差的一差值信號；一濾波器，耦接于所述相位檢測器，用來對所述差值信號進(jìn)行濾波以產(chǎn) 生一濾波信號；一振蕩器，耦接于所述濾波器，用來根據(jù)所述濾波信號產(chǎn)生多個時鐘信 號；及一分頻器，耦接于所述振蕩器與所述相位檢測器，用來根據(jù)所述這些時 鐘信號產(chǎn)生一分頻信號，所述分頻器包括一相位選擇器，用來接收所述這些時鐘信號并輸出一中間信號，所述中間信號是對應(yīng)于所述這些時鐘信號中至少一個時鐘信號的相位特性；及一可調(diào)整式延遲電路，耦接于所述相位選擇器，用來接收所述中間信號，并通過延遲所述中間信號來產(chǎn)生一分頻信號；其中，所述輸入信號是對應(yīng)于所述分頻信號。
14. 如權(quán)利要求13所述的鎖相環(huán)路，其特征在于，所述振蕩器為一環(huán)形 振蕩器。
15. 如權(quán)利要求13所述的鎖相環(huán)路，其特征在于，所述鎖相環(huán)路還包括: 一控制器，耦接于所述分頻器，用來控制所述分頻器所包括的所述相位選擇器的相位特性選擇，以及控制所述分頻器所包括的所述可調(diào)整式延遲電 路的延遲。
16. —種分頻方法，其特征在于，所述分頻方法包括接收多個時鐘信號；根據(jù)所述這些時鐘信號中至少一個時鐘信號的相位特性，來產(chǎn)生一中間信號；及延遲所述中間信號，以產(chǎn)生一分頻信號。
17. 如權(quán)利要求16所述的分頻方法，其特征在于，產(chǎn)生所述中間信號的步驟包括根據(jù)一選擇信號，選擇性地輸出所述這些時鐘信號的相位特性；及 通過組合被選擇的所述相位特性，產(chǎn)生所述中間信號。
18. 如權(quán)利要求16所述的分頻方法，其特征在于，所述這些時鐘信號彼 此之間是具有特定時間長度的延遲關(guān)系。
19. 如權(quán)利要求16所述的分頻方法，其特征在于，所述這些時鐘信號是通過延遲一參考時鐘信號而產(chǎn)生，且延遲量為0至(7V-1).二，其中，N為所述這些時鐘信號的數(shù)量，T為所述參考時鐘信號的周期。
20. 如權(quán)利要求19所述的分頻方法，其特征在于，延遲所述中間信號以 產(chǎn)生所述分頻信號的步驟包括對所述中間信號提供0至;的延遲量。
全文摘要
本發(fā)明提供一種分頻器、分頻方法及使用該分頻器的鎖相環(huán)路，所述分頻器包括一相位選擇器及一可調(diào)整式延遲電路。相位選擇器是接收多個時鐘信號，并依據(jù)該些時鐘信號中至少一個時鐘信號的相位特性輸出一中間信號?？烧{(diào)整式延遲電路是接收中間信號，并通過延遲中間信號來產(chǎn)生一輸出信號。本發(fā)明的分頻器可以減少抖動及功率消耗。
文檔編號H03L7/18GK101577541SQ20091013787
公開日2009年11月11日 申請日期2009年5月5日 優(yōu)先權(quán)日2008年5月9日
發(fā)明者徐哲祥, 楊孟達(dá), 趙冠華, 高宏鑫 申請人:聯(lián)發(fā)科技股份有限公司