專利名稱：：多相位內(nèi)插器的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明是關(guān)于一種電子電路，特別是關(guān)于一種相位內(nèi)插器。
背景技術(shù)：
：相位內(nèi)插器被廣泛地使用于兩個頻率信號源產(chǎn)生多個多相位頻率的場合。圖1顯示理想的多相位內(nèi)插器100。該相位內(nèi)插器IOO接收兩輸入頻率q、c2,并產(chǎn)生m+l個輸出頻率。此m+l個輸出頻率也就是圖1中所包含的輸出頻率PoPm。圖2顯示理想的相位內(nèi)插器100的輸入頻率Cl、C2與其輸出頻率p0pm的波形。如圖2所示，頻率信號d與C2間的時間間隔(timespacing)等于A。換言之，輸入頻率C2與輸入頻率d具有相同的波形，兩者差異為輸入頻率C2延遲(delay)于輸入頻率c,一差值(amount)A。而輸出頻率信號po、Pm分別與輸入頻率d、C2反相并延遲差值5。亦即，輸出頻率po為輸入頻率c,的反相，且延遲差值S;以及輸出頻率Pm為輸入頻率C2的反相，且延遲差值S。再者，其它輸出頻率，即p廣Pm-P是由輸入頻率C!與C2內(nèi)插求得，輸出頻率priV,在輸出頻率po與Pm之間具有相等時間間隔。由于有m+l個輸出頻率，因此任兩相鄰輸出頻率間的間隔是等于A/m。此間隔A/m表示最低位(Leastsignificantbit，LSB)。
發(fā)明內(nèi)容本發(fā)明的一實施例提供了一種m+l相位內(nèi)插器。該m+l相位內(nèi)插器接收第一輸入頻率與第二輸入頻率，并產(chǎn)生m+l個具有相同間隔的輸出頻率。第一輸入頻率超前第二輸入頻率一差值(amount)A。該m+l個輸出頻率包含有多個具有相同波形的信號，且每一輸出頻率之間均勻地具有相同的間隔A/m。其中，m+l相位內(nèi)插器包含有m+l電壓模式相位內(nèi)插器。第一電壓模式相位內(nèi)插器僅接收第一輸入頻率，以產(chǎn)生第一輸出頻率。而第一輸出頻率與第一輸入頻率反相且延遲差值S。另外，第m+l個電壓模式相位內(nèi)插器僅接收第二輸入頻率以產(chǎn)生第m+l個輸出頻率。而第m+l個輸出頻率為第二輸入頻率的反相且延遲差值S。其它的電壓模式相位內(nèi)插器則接收第一輸入頻率與第二輸入頻率并進(jìn)行內(nèi)插處理，以產(chǎn)生其它的輸出頻率。本發(fā)明的另一實施例提供了一種單端(single-ended)電壓模式相位內(nèi)插器。該單端電壓模式相位內(nèi)插器接收第一輸入頻率與第二輸入頻率，以產(chǎn)生多個具有相等間隔(equalspace)的輸出頻率。第一輸入頻率超前第二輸入頻率一差值A(chǔ)。單端電壓模式相位內(nèi)插器包含有兩個電路分支(circuitbranch),且第一輸入頻率用以控制第一電路分支；第二輸入頻率用以控制第二電路分支。而第一電路分支的輸出節(jié)點與第二電路分支的輸出節(jié)點相互耦接。每一電路分支包含有兩個子分支一子分支是由正電源供應(yīng)器(positivepowersupply)至輸出節(jié)點構(gòu)成。而另一子分支是由負(fù)電源供應(yīng)器(negativepowersupply)至輸出節(jié)點構(gòu)成。每一子分支包含有一電阻與一開關(guān)。當(dāng)子分支的開關(guān)導(dǎo)通(ON)時，電流流過此子分支的兩端(terminal)，相反的狀況時，將沒有電流流過此子分支的兩端。須注意，于任何時間點，每一分支的兩個開關(guān)僅會有一個開關(guān)導(dǎo)通。換言之，于第一電路分支中，假設(shè)在正電源供應(yīng)器與輸出節(jié)點的開關(guān)導(dǎo)通，則在負(fù)電源供應(yīng)器與輸出節(jié)點間的開關(guān)將截止(OFF)。反之，假設(shè)在正電源供應(yīng)器與輸出節(jié)點的開關(guān)截止，則負(fù)電源供應(yīng)器與輸出節(jié)點間的開關(guān)將導(dǎo)通。本發(fā)明另一實施例提供了一種差動(differential)電壓模式相位內(nèi)插器。該差動電壓模式相位內(nèi)插器接收第一組差動輸入頻率(differentialpairofinputclocks)與第二組差動輸入頻率，并產(chǎn)生多組成對(pairs)的差動輸出頻率。第一組差動輸入頻率超前第二組差動輸入頻率一差值A(chǔ)。每一組差動輸入頻率包含兩個互補(bǔ)的單端頻率(single-endedclock)。該差動電壓模式相位內(nèi)插器包含兩個分離(disjoint)部分。每一分離部分處理自差動輸入頻率信號分離出的單端輸入頻率。每一分離部分包含有兩個電路分支。其中，自第一組差動輸入頻率分離出的單端輸入頻率用以控制第一電路分支；而自第二組差動輸入頻率分離出的單端輸入頻率則用以控制第二電路分支。而第一與第二電路分支的輸出節(jié)點是相互耦連。每一電路分支包含有兩個子分支一子分支是由正電源供應(yīng)器至輸出節(jié)點構(gòu)成。而另一子分支是由負(fù)電源供應(yīng)器至輸出節(jié)點構(gòu)成。每一子分支包含有一電阻與一開關(guān)。當(dāng)子分支的開關(guān)導(dǎo)通時，電流流過此子分支的兩端，相反的狀況時，將沒有電流流過此子分支的兩端。須注意，于任何時間點，每一分支的兩個開關(guān)僅會有一個開關(guān)導(dǎo)通。換言之，于第一電路分支中，假設(shè)在正電源供應(yīng)器與輸出節(jié)點的開關(guān)導(dǎo)通，則在負(fù)電源供應(yīng)器與輸出節(jié)點間的開關(guān)將截止。反之，假設(shè)在正電源供應(yīng)器與輸出節(jié)點的開關(guān)截止，則在負(fù)電源供應(yīng)器與輸出節(jié)點間的開關(guān)將導(dǎo)通。本領(lǐng)域技術(shù)人員在閱讀本說明書所附的圖示與申請專利范圍后，將清楚圖1顯示理想的多相位內(nèi)插器的示意圖。圖2顯示理想相位內(nèi)插器的輸入輸出頻率的波形圖。圖3顯示本發(fā)明一實施例的多相位內(nèi)插器的示意圖。圖4顯示本發(fā)明一實施例的單端電壓模式相位內(nèi)插器的示意圖。圖5顯示本發(fā)明一實施例多相位內(nèi)插器的輸出頻率的波形圖。圖6顯示圖5的積分型非線性(INL)與差分非線性每一輸出頻率的示意圖7顯示本發(fā)明一實施例的差動電壓模式相位內(nèi)插器的示意圖。圖8顯示本發(fā)明一實施例的單端電壓模式相位內(nèi)插器的示意圖。圖9顯示本發(fā)明一實施例的差動電壓模式相位內(nèi)插器的示意圖。圖10顯示本發(fā)明一實施例的多相位內(nèi)插器的輸出頻率的波形圖。圖ll顯示圖IO相對應(yīng)的積分型非線性與差分非線性的示意圖。圖12顯示積分型非線性的三種方案的示意圖。圖13顯示圖12的差分型非線性的示意圖。圖14顯示本發(fā)明一實施例的單端電壓模式相位內(nèi)插器的示意圖。圖15顯示本發(fā)明一實施例的差動電壓模式相位內(nèi)插器的示意圖。圖16顯示本發(fā)明一實施例的一電路分支的示意圖。圖17顯示使用數(shù)個相同電路分支來實施的電路的示意圖。100、130多相位內(nèi)插器131、131-0~131-m、400、權(quán)A、權(quán)B、500、500A、500B相位內(nèi)插600電路分支MP1、MP2、MP3、MP4、畫l、畫2、顧3、MN4、顧"。MNk晶體管Rl、R2、R3、R4、R5、R6、R7、R8、R20、R21電阻具體實施例方式本發(fā)明中，揭露了數(shù)個特定的詳細(xì)說明的范例，例如多個電路、元件、方法，以令讀者充分了解整個發(fā)明的實施例。然而，本領(lǐng)域技術(shù)人員將了解本發(fā)明并不限制于上述實施例，在本發(fā)明的精神與范疇內(nèi)其它各種的設(shè)計方式、與電路架構(gòu)亦能夠?qū)崿F(xiàn)本發(fā)明。為了清楚地說明不致模糊焦點，已知的技術(shù)態(tài)樣(aspect)不再重復(fù)顯示或說明。本發(fā)明有關(guān)于產(chǎn)生具有相等間隔(equalspace)的電i各與方法。本發(fā)明實施例可適用于減少積分非線性(integralnonlinearity，INL)與差分非線性(differentialnonlinearity，DNL)的相位內(nèi)插器，且可采用靜態(tài)內(nèi)插電路(staticinterpolationcircuit)來減少4寺才幾的功率損庫毛。請參考圖3,該圖顯示一依據(jù)本發(fā)明一實施例的多相位內(nèi)插器130的方塊圖。于該圖中，相位內(nèi)插器130接收兩個輸入頻率Ci與c2,并產(chǎn)生m+l個具有相等間隔的輸出頻率p0~pm。該些輸出頻率poPm是由電壓模式相位內(nèi)插器131(即131-0、131-1.....131-(m-l)、131-(m))所產(chǎn)生。例如，假設(shè)m-3，則相位內(nèi)插器130將利用四個電壓模式相位內(nèi)插器131產(chǎn)生四個(即3+l)輸出頻率p。p3。于圖3的實施例中，每一電壓模式相位內(nèi)插器131被標(biāo)注上變量n來進(jìn)行參數(shù)化(parameterized)設(shè)定。第一(即n=0或相位內(nèi)插器131-0)與最后(即n=m或相位內(nèi)插器131-m)的相位內(nèi)插器的功能是作為延遲元件來應(yīng)用。更詳細(xì)地說，相位內(nèi)插器131-0將輸入頻率cl反相并延遲差值S,以產(chǎn)生輸出頻率po。相似地，相位內(nèi)插器131-m將輸入頻率c2反相并延遲差值5，以產(chǎn)生輸出頻率Pm。其中，輸入頻率C!超前輸入頻率C2—差值A(chǔ)。須注意，本領(lǐng)域技術(shù)人員應(yīng)能理解，差值A(chǔ)與5可為相位(如度(degree))或時間(如秒)。更明確地說，電壓模式相位內(nèi)插器可由單端(single-ended)電路或差動(differential)電路來實施。當(dāng)然，本發(fā)明并不限于此，目前現(xiàn)有或未來發(fā)展出的各種類的電路亦可用以實施本發(fā)明的相位內(nèi)插器。于圖3中，每一相位內(nèi)插器131(除了相位內(nèi)插器131-0與131-m之外)接收兩輸入頻率cl與c2,以產(chǎn)生內(nèi)插后的輸出頻率pn。更明確地說，相位內(nèi)插器131-l131-(m-l)將輸入頻率c,與C2進(jìn)行內(nèi)插處理，以分別產(chǎn)生輸出頻率PlPm-l。舉例而言，如圖2的時序所示，輸出頻率PoPm具有相等間隔且線性地(linearly)相位分布。也就是說，多相位內(nèi)插器130用以盡可能地產(chǎn)生如圖2所示的理想波形。圖4顯示本發(fā)明一實施例的單端電壓模式相位內(nèi)插器400的示意圖。相位內(nèi)插器400接收兩輸入頻率Cl與c2,并于其輸出節(jié)點401產(chǎn)生輸出頻率pn。單端電壓模式相位內(nèi)插器400為圖3相位內(nèi)插器131的一實施例。亦即，相位內(nèi)插器400可作為多相位內(nèi)插器130中的相位內(nèi)插器131來使用。于圖4的實施例中，相位內(nèi)插器400包含有第一電路分支與第二電路分支。第一電路分支與第二電路分支的輸出耦接至節(jié)點401。第一電路分支包含有第一子分支與第二子分支。第一子分支包含有電阻Rl與P型金屬氧化物半導(dǎo)體(以下簡稱PMOS)晶體管MP1。而第二子分支包含有N型金屬氧化物半導(dǎo)體(以下簡稱NMOS)晶體管MN1與電阻R2。第二電路分支亦包含有第一子分支與第二子分支。第一子分支包含有電阻R3與PMOS晶體管MP2。而第二子分支包含有NMOS晶體管MN2與電阻R4。本發(fā)明實施例的優(yōu)點在于相位內(nèi)插器包含有MOS晶體管，利用MOS晶體管的特性可找出相位的不精確問題。而電阻R1、R2、R3、R4可經(jīng)過設(shè)定其電阻值，來產(chǎn)生預(yù)定的輸出頻率pn。于圖4的實施例中，輸入頻率c,是耦接PMOS晶體管MP1與NMOS晶體管MN1的柵極，并用以控制該第一電路分支。相似地，輸入頻率C2是耦接PMOS晶體管MP2與NMOS晶體管MN2的柵極，并用以控制該第二電路分支。于圖4的實施例中，PMOS晶體管MP1與MP2為導(dǎo)通(ON)或截止(OFF)是依據(jù)其各別的控制輸入為邏輯O(低為準(zhǔn)LOW)或邏輯l(高為準(zhǔn)HIGH)。另一方面，NMOS晶體管MN1與MN2為導(dǎo)通或截止亦是依據(jù)其個別的控制輸入為邏輯1或邏輯0。晶體管MP1、MP2、MN1、MN2在此是假設(shè)為理想的開關(guān)。圖中的正負(fù)電源供應(yīng)器可設(shè)為任意值，例如于此實施例中可分別設(shè)定電壓為V與電壓為O伏特。另外，任一電壓模式相位內(nèi)插器的初始輸出電壓是設(shè)定為O,且其相連接的輸出負(fù)載大小是等于電容C。再者，假設(shè)輸入頻率q與C2是分別隨著0與A的時間瞬間點(timeinstant)由高電平切換至低電平。于此狀態(tài)下，于時間瞬間點0時，開關(guān)MP1導(dǎo)通，而開關(guān)MN1截止；接著，于時間瞬間點A時，開關(guān)MP2導(dǎo)通，而開關(guān)MN2截止。電阻R1R4的電阻值選擇是依據(jù)相位的數(shù)目、與相位內(nèi)插器400在圖3的多相位內(nèi)插器130中的位置而決定。使用電阻R1R4的優(yōu)點在于其可增進(jìn)電路的線性效果。于圖4的實施例中，第一電路分支的電阻R1與R2均具有電阻值(w-")(EQ.l)以及第二電路分支的電阻R3與R4均具有電阻值/，(EQ.2)其中，R為固定(constant)電阻值。如同先前解釋，相位內(nèi)插器130包含有m+l個相位。舉例而言，一個具有五相位內(nèi)插器130其全部的相位內(nèi)插器400的數(shù)值m=4。其中，第一相位內(nèi)插器400的n=0,第二相位內(nèi)插器400的11=1，第三相位內(nèi)插器400的n等于2，接著依此類推…。對于第一電壓模式相位內(nèi)插器(即n二0)，湘位內(nèi)插器400的輸出電壓V0(t)可表示為7(1—X')其中r。=ic，且QO.假設(shè)在相位內(nèi)插器的后接續(xù)(succeeding)的電路的臨界(threshold)電壓值均等于V/2。則電壓Vo(t)將在時間瞬間點^=ro.ln(2)超越(crossover)臨界電壓。對于相位內(nèi)插器400由n-ln二(m-l)的參數(shù)化，輸出電壓Vn(t)等于。"—乂。)且"A(EQ.4)i——e/r"--,附附且^A(EQ.5)在Vn(t)的時間瞬間點超越臨界電壓V/2的時間瞬間點能依據(jù)上述方程式求得。雖然無法存在封閉式(closed-form)的解，但一階的近似值可由下列結(jié)果求得(EQ.6)…，、W△(附—咖，△、2ln(2)+--+^-^~(—)r2附r,,而最后一相位內(nèi)插器的輸出電壓Vm(t)為電壓Vo(t)的時間位移(time-shift)后的波形。因此，時間tm等于r。.ln(2)+A。該第n個輸出頻率pn的積分非線性(INL)與差分非線性(DNL)運算的最低位LSB表示式，可由下列方程式表示INL,"-,。-仏.")(EQ.7)A/附腿=("—,-△/—(EQ'8)對于一階近似值，相位內(nèi)插器400的INL與DNL可由下列方程式求得INL",-(EQ.9)2mr。誕2"+!)A(EQ.10)"2附rc圖5顯示本發(fā)明一實施例的多相位內(nèi)插器的一示例波形圖。該圖中，垂直軸表式電壓，水平軸表示時間。圖5的波形是由具有九個單端電壓模式相位內(nèi)插器400的多相位內(nèi)插器130于運作時形成。該波形由圖面的左至右，依序為相位內(nèi)插器n-O、n=l.....n=7、n=8的輸出頻率。于圖5的實施例中，A為20ps,而r。為40ps。圖6顯示圖5的示例中的每一輸出頻率INL與DNL。于圖6中上方的圖形為INL,而下方的圖形為DNL。圖中，垂直軸表示LSB,而水平軸表示相位。由圖6中可看出INL在圖形中間的相位誤差最大，反之DNL則是在邊緣的相位誤差最大。圖7顯示本發(fā)明一實施例的差動電壓模式相位內(nèi)插器500的示意圖。該相位內(nèi)插器500接收兩差動輸入頻率q與c2，并由兩節(jié)點501與502產(chǎn)生差動輸出頻率pn。差動輸入頻率q包含有一對互補(bǔ)(complementary)的單端輸入頻率d(+)與c,(-)。相似地，差動輸入頻率C2包含有一對互補(bǔ)的單端輸入頻率&(+)與c2(-)。差動電壓模式相位內(nèi)插器500可為圖3顯式的相位內(nèi)插器131的一實施例。亦即，相位內(nèi)插器500可作為多相位內(nèi)插器130中的相位內(nèi)插器131。相位內(nèi)插器500為圖4的相位內(nèi)插器400的差動版本(version)。因此，相位內(nèi)插器400導(dǎo)出的方程式亦可適用于相位內(nèi)插器500。于圖7的實施例中，相位內(nèi)插器500包含有兩分離部分(disjointpart)。第一分離的部分包含有電阻Rl、R2、R3、R4、PMOS晶體管MP1與MP2、NMOS晶體管MN1與MN2。而第二分離部分包含有電阻R5、R6、R7、R8、PMOS晶體管MP3與MP4、NMOS晶體管MN3與MN4。須注意，每一分離部分實質(zhì)上(essentially)為單端電壓模式相位內(nèi)插器400。每一分離部分的電路分支與子分支相關(guān)的電路相關(guān)分析與相位內(nèi)插器400相同。該電路分析中，電阻R1、R2、R5、R6的電阻值的選擇與方程式EQ.l的選擇方式一致，而電阻R3、R4、R7、R8的電阻值的選擇與方程式EQ.2的選擇方式一致。兩分離部分的輸出節(jié)點相互耦接，以提供差動輸出頻率pn。其中，差動輸出頻率pn包含有于節(jié)點501的單端輸出頻率pJ+)與于節(jié)點502的單端輸出頻率Pn(-)。為了減少INL與DNL，不同的RC常數(shù)、被可設(shè)定至每一電壓模式相位內(nèi)插器中。以下由圖8開始將說明本發(fā)明實施例的各實施態(tài)樣。圖8顯示本發(fā)明一實施例的單端電壓模式相位內(nèi)插器400A的示意圖。相位內(nèi)插器400A是可適用于多相位內(nèi)插器130中的相位內(nèi)插器131。相位內(nèi)插器400A為圖4的相位內(nèi)插器400的一實施例。相位內(nèi)插器400A與相位內(nèi)插器400大致相同，差異為相位內(nèi)插器400A具有不同的電阻值。圖9顯示本發(fā)明一實施例的差動電壓模式相位內(nèi)插器500A的示意圖。相位內(nèi)插器500A是可適用于多相位內(nèi)插器130中的相位內(nèi)插器131。相位內(nèi)插器500A為圖7的相位內(nèi)插器500的一實施例。相位內(nèi)插器500A與相位內(nèi)插器500大致相同，差異為相位內(nèi)插器500A具有不同的電阻值。于圖8與圖9的實施例中，電壓模式相位內(nèi)插器的電阻系乘上誤差校正系數(shù)(term)來調(diào)整其數(shù)值。依此方式，每一電壓模式相位內(nèi)插器的RC常數(shù)r"可個別改變設(shè)定值。相似地，假設(shè)電阻值不變，則每一相位內(nèi)插器的電容負(fù)載能夠乘上相同的誤差校正系數(shù)^來調(diào)整該時間常數(shù)。對于時間常數(shù)r",在Vn(t)超越臨界電壓V/2時將能計算出時間瞬間點。雖然不存在封閉式的解，但可計算出一階近似值，如下列方程式所示ln(2)+!.A+^iz^(A)2附wherer=e(EQ.11)為了降低INL與DNL,每一相位內(nèi)插器的INL被設(shè)定為0，如此即可計算出需要的^。雖然^封閉式的解無法求出，但可求得需要的^的一階近似值，如下列方程式所示<formula>formulaseeoriginaldocumentpage14</formula>由方程式EQ.12可得知，圖8、9顯式的誤差校正系數(shù)^可設(shè)為<formula>formulaseeoriginaldocumentpage14</formula>在每一相位內(nèi)插器中的有效電阻(effectiveresistance)將相應(yīng)地改變。更詳細(xì)地說，于相位內(nèi)插器400A與500A中，電阻R1、R2、R5、R6每一電阻值均為<formula>formulaseeoriginaldocumentpage14</formula>以及電阻R3、R4、R7、R8每一電阻值均為<formula>formulaseeoriginaldocumentpage14</formula>其中，^為方程式EQ.13中的誤差校正系數(shù)。須注意，方程式EQ.14為EQ.l乘上誤差校正系數(shù)e"。以及，方程式EQ.15為EQ.2乘上誤差校正系數(shù)^。圖IO顯示本發(fā)明一實施例的多相位內(nèi)插器的輸出頻率的示例波形圖。該圖中，垂直軸表式電壓，水平軸表示時間。圖IO的波形是由具有九個單端電壓模式相位內(nèi)插器400A的多相位內(nèi)插器130于運作時形成。且將一階誤差校正系數(shù)^(于EQ.13)設(shè)定至相位內(nèi)插器400A的電阻值。圖10中，該波形由圖面的左至右，依序為相位內(nèi)插器400A的n-0、n=l.....n=7、11=8的輸出頻率。相對應(yīng)的INL(圖形491)與DNL(圖形492)顯示于圖ll中。該圖的垂直軸表式最低位LSB,而水平軸表式相位。利用計算機(jī)仿真，將為0的INL代入可精確地求得時間常數(shù)值、。圖12顯示三種方案(scenario)的INL:圖形551的r無誤差才交正」、圖形552的r一階誤差校正」、以及圖形553的「精確誤差校正J。而圖13顯示三種方案的DNL:圖形561的「無誤差校正」、圖形562的「一階誤差校正」、以及圖形563的r精確誤差校正」。上述三種方案的誤差校正系數(shù)值6顯示于下表一中。表一<table>tableseeoriginaldocumentpage14</column></row><table><table>tableseeoriginaldocumentpage15</column></row><table>圖14顯示本發(fā)明一實施例的單端電壓模式相位內(nèi)插器400B的示意圖。相位內(nèi)插器400B是可適用于多相位內(nèi)插器130中的相位內(nèi)插器131。相位內(nèi)插器400B為圖4的相位內(nèi)插器400的一實施例。相位內(nèi)插器400B與相位內(nèi)插器400大致相同，差異為相位內(nèi)插器400B具有不同的電阻值。圖15顯示本發(fā)明一實施例的差動電壓模式相位內(nèi)插器500B的示意圖。相位內(nèi)插器500B是可適用于多相位內(nèi)插器130中的相位內(nèi)插器131。相位內(nèi)插器500B為圖7的相位內(nèi)插器500的一實施例。相位內(nèi)插器500B與相位內(nèi)插器500大致相同，差異為相位內(nèi)插器500B具有不同的電阻值。于圖14與圖15的實施例中，不同的RC時間常數(shù)r"被設(shè)定至第一與第二電路分支。但式兩電路分支的總RC時間常數(shù)是保持相同。本實施例中，第一與第二電路分支的電阻系分別乘上一誤差校正系數(shù)、與以調(diào)整其本身的數(shù)值。更精確地說，圖14與圖15中，電阻R1、R2、R5、R6是乘上誤差校正系數(shù)，而電阻R3、R4、R7、R8是乘上誤差校正系數(shù)、。因此，每一相位內(nèi)插器電路分支的RC時間常數(shù)能夠個別地改變J叚設(shè)整個RC時間常數(shù)被設(shè)置為r。，iUQ=iC,則此常數(shù)可以下式表式<formula>formulaseeoriginaldocumentpage15</formula>若將相位內(nèi)插器400B或500B由11=111=(111-1)參數(shù)化，則其輸出電壓Vn(t)等于下式〃")且"A(EQ.17)l一(附一《)ea""+(ra一(EQ.18)對于每一相位內(nèi)插器，在Vn(t)超越臨界電壓V/2時將能計算出時間瞬間點r。另外，為了能降低INL與DNL,可將每一相位內(nèi)插器的INL設(shè)為0。如此，即可計算出需要的與、。而；與^的可精確消除運算的數(shù)據(jù)如下表<table>tableseeoriginaldocumentpage16</column></row><table>圖16顯示本發(fā)明一實施例的電路分支600的示意圖。于圖16的示例中，電路分支600包含有第一子分支與第二子分支。第一子分支包含有PMOS晶體管MP與電阻R20。而第二子分支包含有麗OS晶體管與電阻R21。該第電路分支適用于前述支電壓模式相位內(nèi)插器的電路分支。圖16的示例中，電阻R20與R21均為下列數(shù)值(EQ.19)某些狀況下上迷方程式EQ.19的電阻值是不容易或不可實施于集成電路中。若合并k個相同的電路分支則其等效的電路分支才能實施，如圖17所示。其中，是使用k個相同的電路分支600來實施。以上雖以實施例說明本發(fā)明，但并不因此限定本發(fā)明的范圍，只要不脫離本發(fā)明的要旨，該行業(yè)者可進(jìn)行各種變形或變更。權(quán)利要求1.一種多相位內(nèi)插器，包含有多個相位內(nèi)插器，該多個相位內(nèi)插器接收第一輸入頻率與第二輸入頻率，以產(chǎn)生多個具有相等間隔的輸出頻率，其中，該第一輸入頻率超前該第二輸出頻率；且該些相位內(nèi)插器中的第一相位內(nèi)插器用以產(chǎn)生該些多個輸出頻率中的第一輸出頻率，該第一相位內(nèi)插器包含有第一電路分支，由第一輸出頻率來控制，該第一電路分支包含有第一子分支與第二子分支，該第一子分支包含有第一晶體管與第一電阻；該第二子分支包含有第二晶體管與第二電阻，該第一晶體管與該第二晶體管耦接該第一輸入頻率；其中該第一晶體管的一端、該第二晶體管的一端、及該第一相位內(nèi)插器的輸出節(jié)點耦接；以及第二電路分支，由該第二輸入頻率控制，該第二電路分支包含有第三子分支與第四子分支，該第三子分支包含有第三晶體管與第三電阻；該第四子分支包含有第四晶體管與第四電阻；而該第三第晶體與該第四晶體管耦接第二輸入頻率；其中，該第三晶體管的一端、該第四晶體管的一端、及該第一相位內(nèi)插器的該輸出節(jié)點耦接。2.根據(jù)權(quán)利要求1所述的多相位內(nèi)插器，其中該第一輸入頻率、該第二輸入頻率及該多個輸出頻率為差動信號。3.根據(jù)權(quán)利要求1所述的多相位內(nèi)插器，其中該第一輸入頻率、該第二輸入頻率及該多個輸出頻率為單端信號。4.根據(jù)權(quán)利要求1所述的多相位內(nèi)插器，其中該第一晶體管與該第三晶體管為P型晶體管，而該第二晶體管與該第四晶體管為N型晶體管。5.根據(jù)權(quán)利要求1所述的多相位內(nèi)插器，其中在該第一晶體管導(dǎo)通時，電流流過該第一電路分支的該第一子分支。6.根據(jù)權(quán)利要求5所述的多相位內(nèi)插器，其中該電流的流動路徑為由正電源供應(yīng)器流至該第一電阻與該第一晶體管。7.根據(jù)權(quán)利要求1所述的多相位內(nèi)插器，其中該第一晶體管為P型晶體管，該第二電應(yīng)體為N型晶體管，且將該第一輸入頻率耦接該第一晶體管的柵極與該第二晶體管的柵極，藉以控制該第一電路分支。8.根據(jù)權(quán)利要求1所述的多相位內(nèi)插器，其中該第三晶體管為P型晶體管，該第四晶體管為N型晶體管，且將該第二輸入頻率耦接該第三晶體管與該第四晶體管的柵極，藉以控制該第二電路分支。9.根據(jù)權(quán)利要求1所述的多相位內(nèi)插器，其中該多個相位內(nèi)插器中的一第二相位內(nèi)插器為延遲元件，用以產(chǎn)生該多個輸出頻率中的第二輸出頻率。10.根據(jù)權(quán)利要求9所述的多相位內(nèi)插器，其中該第二輸出頻率是將該第一輸入頻率反相與延遲第一差值而求得。11.根據(jù)權(quán)利要求1所述的多相位內(nèi)插器，其中該多個相位內(nèi)插器中的第三相位內(nèi)插器為延遲元件，用以產(chǎn)生該多個輸出頻率中的第三輸出頻率，且該第三輸出頻率是將該第二輸入頻率反相與延遲第二差值而求得。12.—種相位內(nèi)插器包含有第一電阻；第一晶體管，該第一晶體管的第一端耦接該第一電阻的一端；第二電阻；第二晶體管，該第二晶體管的第一端耦接該第二電阻的一端，該第二晶體管的第二端與該第一晶體管的第二端耦接至該相位內(nèi)插器的輸出節(jié)點；且該第二晶體管的柵極與該第一晶體管的柵極耦接以接收第一輸入頻率；第三電阻；第三晶體管，該第三晶體管的第一端耦接該第三電阻的一端；第四電阻；以及第四晶體管，該第四晶體管的第一端耦接該第四電阻的一端；該第四晶體管的第二端、該第一晶體管的第二端、該第二晶體管的第二端、以及該第三晶體管的第二端耦接該相位內(nèi)插器的該輸出節(jié)點；該第三第晶體管的柵極與該第四晶體管的柵極耦接，以接收第二輸入頻率；其中，該第一輸入頻率的波形與該第二輸入頻率，且該第一輸入頻率超前該第二頻率一第一差值；該第四晶體管被設(shè)置為在該第三晶體管截止時，該第四晶體管導(dǎo)通；其中，該第一、第二、第三、第四電阻被設(shè)定為預(yù)設(shè)的數(shù)值，以讓該相位內(nèi)插器在該相位內(nèi)插器的該輸出節(jié)點產(chǎn)生第一輸出頻率，而該第一輸出頻率是由該第一輸入頻率與該第二輸入頻率內(nèi)插而得。13.根據(jù)權(quán)利要求12所述的相位內(nèi)插器，其中在該第一晶體管截止時，該第二晶體管將切換為導(dǎo)通，在該第一晶體管導(dǎo)通時，該第二晶體管將切換為截止。14.根據(jù)權(quán)利要求12所述的相位內(nèi)插器，其中該第一晶體管與該第三晶體管為P型晶體管，且該第二晶體管與該第四晶體管為N型晶體管。15.根據(jù)權(quán)利要求12所述的相位內(nèi)插器，還包含第二相位內(nèi)插器，該第二相位內(nèi)插器用以產(chǎn)生第二輸出頻率，該第二輸出頻率與該第一輸入頻率的相位相反，且該第二輸出頻率延遲于該第一輸入頻率。16.根據(jù)權(quán)利要求15所述的相位內(nèi)插器，還包含第三相位內(nèi)插器，該第三相位內(nèi)插器用以產(chǎn)生第三輸出頻率，該第三輸出頻率與該第二輸入頻率的相位相反，且該第三輸出頻率延遲于該第二輸入頻率。17.根據(jù)權(quán)利要求12所述的相位內(nèi)插器，其中該第一與該第二輸入頻率為差動信號。18.—種用以產(chǎn)生多個具有相等間隔的輸出頻率的方法，包含有接收第一輸入頻率與第二輸入頻率，該第一輸入頻率與該第二輸入頻率具有相同波形，而該第一輸入頻率超前該第二輸入頻率一第一差值；利用第一相位內(nèi)插器產(chǎn)生第一輸出頻率，該第一輸出頻率與該第一輸入頻率波形反相，且該第一輸出頻率延遲于該第一輸入頻率一第二差值，而該第一輸出頻率為該多個具有相等間隔的輸出頻率的其中之一；以及利用第二相位內(nèi)插器產(chǎn)生第二輸出頻率，該第二輸出頻率與該第一輸出頻率具有相同波形，且該第二輸出頻率延遲于該第一輸出頻率一第三差值，該第二輸出頻率為該多個具有相等間隔的輸出頻率的其中之一；且通過設(shè)定該第二相位內(nèi)插器的多個電阻值，并對該第一輸入頻率與該第二輸入頻率進(jìn)行內(nèi)插處理，以產(chǎn)生該第二輸出頻率。19.根據(jù)權(quán)利要求18所述的方法，還包含利用第三相位內(nèi)插器產(chǎn)生第三輸出頻率，該第三輸出頻率與該第二輸出頻率具有相同波形，且該第三輸出頻率延遲于該第二輸出頻率一第三差值，而該第三輸出頻率為該多個具有相等間隔的輸出頻率的其中之一；且通過設(shè)置該第三相位內(nèi)插器的多個電阻值，對該第一輸入頻率與該第二輸入頻率進(jìn)行內(nèi)插處理，以產(chǎn)生該第三輸出頻率。20.根據(jù)權(quán)利要求18所述的方法，其中該第一輸入頻率與該第二輸入頻率是以差動信號的形式提供。21.根據(jù)權(quán)利要求18所述的方法，其中該第二相位內(nèi)插器包含有多個P型晶體管與多個N型晶體管。22.根據(jù)權(quán)利要求18所述的方法，其中利用該第二相位內(nèi)插器產(chǎn)生該第二輸出頻率的步驟包含利用該第一輸入頻率控制該第二相位內(nèi)插器的第一電路分支；利用該第二輸入頻率控制該第二相位內(nèi)插器的第二電路分支；以及由該第二相位內(nèi)插器的輸出節(jié)點輸出該第二輸出頻率，其中該第二相位內(nèi)插器的輸出節(jié)點耦接該第一電路分支的輸出節(jié)點與該第二電路分支的輸出節(jié)點。23.根據(jù)權(quán)利要求22所述的方法，其中利用該第一輸入頻率控制該第二相位內(nèi)插器的第一電路分支的步驟包含耦接該第一輸入頻率至該第一電路分支的P型晶體管的柵極與N型晶體管的柵極。全文摘要一種多相位內(nèi)插器接收輸入頻率，并利用多個相位內(nèi)插器產(chǎn)生多個具有相同間隔的輸出頻率。其中一相位內(nèi)插器包含有第一電路分支與第二電路分支。兩電路分支的輸出節(jié)點可用以提供輸出頻率。輸出頻率的產(chǎn)生至少是依據(jù)相位內(nèi)插器的電阻值。文檔編號H03K5/15GK101557214SQ20091013388公開日2009年10月14日申請日期2009年4月8日優(yōu)先權(quán)日2008年4月8日發(fā)明者謝鴻元申請人:瑞昱半導(dǎo)體股份有限公司