專(zhuān)利名稱(chēng)：：具有過(guò)電壓和反向電壓保護(hù)功能的接口器件輸出級(jí)電路及其實(shí)現(xiàn)方式的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明為具有過(guò)電壓和反向電壓保護(hù)功能的接口器件輸出級(jí)電路。特別是長(zhǎng)線驅(qū)動(dòng)器集成電路的輸出級(jí)電路。
背景技術(shù)：
：目前，幾乎所有的接口標(biāo)準(zhǔn)都要求接口器件發(fā)送數(shù)據(jù)時(shí)需具有斜率控制功能，在不發(fā)送數(shù)據(jù)時(shí)(加電或不加電)不影響總線上數(shù)據(jù)傳輸。傳統(tǒng)的電路設(shè)計(jì)是在輸出級(jí)串聯(lián)一個(gè)肖特基二極管實(shí)現(xiàn)驅(qū)動(dòng)器和數(shù)據(jù)總線的隔離，使得驅(qū)動(dòng)器能夠和其他驅(qū)動(dòng)器能夠共享同一條數(shù)據(jù)總線，不產(chǎn)生數(shù)據(jù)的交叉干擾。以及在通信節(jié)點(diǎn)地電位差異大導(dǎo)致輸出電位超出接受器的電源電壓范圍而導(dǎo)致數(shù)據(jù)總線的閉鎖。但是肖特基二極管的正向管壓降使得電路輸出級(jí)的信號(hào)電壓擺幅降低了兩個(gè)二極管的正向管壓降。在低電壓的長(zhǎng)線驅(qū)動(dòng)器設(shè)計(jì)中無(wú)法采用這樣的方法。
發(fā)明內(nèi)容本發(fā)明提出了一種新的電路，采用背向連接的NMOS管和PMOS管，實(shí)現(xiàn)了類(lèi)似的總線隔離功能，實(shí)現(xiàn)了電路的過(guò)電壓和反向電壓保護(hù)功能，并有效地增加了輸出的信號(hào)擺幅。改善了通信的質(zhì)量。采用本輸出級(jí)的長(zhǎng)線驅(qū)動(dòng)器電路可以與不同電源電壓器件相連，接收發(fā)送數(shù)據(jù)，本電路通過(guò)傳輸門(mén)作為延遲單元，通過(guò)控制輸出管的導(dǎo)通數(shù)量及程度進(jìn)行斜率控制，利用浮阱技術(shù)實(shí)現(xiàn)與總線上數(shù)據(jù)的有效隔離。圖1為本發(fā)明的電路全圖。如圖1所示，MOS管M16M25、M26M35構(gòu)成逐級(jí)延遲電路，分別控制輸出MOS管M7M9、M1QM12在推挽狀態(tài)依次導(dǎo)通，控制輸出信號(hào)斜率。其中MOS管M2tl和M23、M21和M24、M26和M29、M27和M28分別構(gòu)成四個(gè)傳輸門(mén)(可改變MOS管尺寸調(diào)整延時(shí)長(zhǎng)短)，MOS管M7M9、MltlM12為并聯(lián)輸出管。如圖1所示，輸出PMOS管M7M9構(gòu)成的并聯(lián)管與輸出PMOS管M4串連，控制PMOS管M5漏極與其連接點(diǎn)相連，控制PMOS管M5源極與輸出PMOS管M4柵極相連，且輸出PMOS管M7M9、輸出PMOS管M4和控制PMOS管M5共N型浮阱。同樣輸出匪OS管MltlM12構(gòu)成的并聯(lián)管與輸出NMOS管M14串連，控制NMOS管M13源極與其連接點(diǎn)相連，控制NMOS管M13源極輸出匪OS管M14柵極相連，且輸出匪OS管MltlM12、輸出匪OS管M14和控制匪OS管M13共P型浮阱，生產(chǎn)時(shí)該P(yáng)阱作在深度擴(kuò)散形成的N阱里，與P型襯底上的其它器件隔離，以減小漏電流。具體實(shí)施例方式該發(fā)明電路的工作方式如下表<table>tableseeoriginaldocumentpage4</column></row><table>注不上電情況未列出，其余狀態(tài)為無(wú)效狀態(tài)，禁止出現(xiàn)第一種狀態(tài)為加電且不發(fā)送數(shù)據(jù)時(shí)狀態(tài)，此時(shí)PMOS管M15和NMOS管M6均截至。當(dāng)OUT上電壓高于電源VDD(至少高出一倍PMOS管開(kāi)啟電壓)時(shí)，輸出PMOS管M7M9導(dǎo)通，且由于輸出PMOS管M7M9寄生二極管地影響，共N浮阱電壓約為OUT電壓，故控制PMOS管M5導(dǎo)通，輸出PMOS管M4柵源電壓為零，處于截至狀態(tài)，同時(shí)共N浮阱中寄生二極管處于背對(duì)背狀態(tài)，因此不會(huì)向電源VDD灌電流；當(dāng)OUT上電壓低于電源GND(至少低出一倍NMOS管開(kāi)啟電壓)時(shí)，輸出NMOS管MltlM12導(dǎo)通，且由于輸出NMOS管MltlM12寄生二極管地影響，共P浮阱電壓約為OUT電壓，故控制NMOS管M13導(dǎo)通，輸出NMOS管M14柵源電壓為零，處于截止?fàn)顟B(tài)，同時(shí)共P浮阱中寄生二極管處于背對(duì)背狀態(tài)，因此不會(huì)從電源GND拉電流。其它情況下，顯然OUT為低電平時(shí)，輸出PMOS管M7M9截至；OUT為高電平時(shí)，輸出NMOSM10M12截至；當(dāng)OUT電壓處于電源VDD和GND之間時(shí)，輸出PMOS管M7M9和輸出匪OSM10M12均截至，故該狀態(tài)下有效實(shí)現(xiàn)了隔離。第二、三兩種狀態(tài)為加電且發(fā)送數(shù)據(jù)時(shí)的兩種狀態(tài)，P型MOS管M5和N型MOS管M13均截至。第二種狀態(tài)下，M4和M6M9導(dǎo)通，M14和M15導(dǎo)通，MltlM12截至，輸出為高電平。第三種，M4和M6導(dǎo)通，M7M9截至，M14和M15導(dǎo)通，M10M12導(dǎo)通，輸出為低電平。第四種狀態(tài)是在未加電源時(shí)，此時(shí)由于MtlM3寄生二極管的影響，其輸出維持在低電平。當(dāng)數(shù)據(jù)線上為高電平時(shí)，MOS管M7M9的寄生二極管將抬高N阱電壓，MOS管M5導(dǎo)通，M4截至，不會(huì)向VCC灌電流；由于MltlM12截至，也不會(huì)向GND灌電流。當(dāng)數(shù)據(jù)線上為低電平(低于GND)時(shí)，MOS管MltlM12的寄生二極管會(huì)拉低P阱電壓，MOS管M13導(dǎo)通，M14截至，不會(huì)從GND拉電流；由于M7M9截至，也不會(huì)從VCC拉電流。故該狀態(tài)下也實(shí)現(xiàn)了有效隔離。本發(fā)明解決了發(fā)送器接口與總線上數(shù)據(jù)完全獨(dú)立的難點(diǎn)及輸出斜率控制問(wèn)題，且結(jié)構(gòu)簡(jiǎn)單，其限制僅受工藝柵襯之間擊穿電壓影響。同時(shí)該電路僅需改變輸出管尺寸，即可調(diào)整其驅(qū)動(dòng)能力。權(quán)利要求具有斜率控制的寬擺幅輸出CMOS驅(qū)動(dòng)電路，其特征是利用傳輸門(mén)作為延遲電路，控制輸出管的導(dǎo)通數(shù)量及程度；利用浮阱技術(shù)來(lái)實(shí)現(xiàn)與總線上數(shù)據(jù)的有效隔離。2.根據(jù)權(quán)利要求1所述的具有斜率控制的寬擺幅輸出CMOS驅(qū)動(dòng)電路，其特征一是利用傳輸門(mén)逐級(jí)延時(shí)控制信號(hào)，分別控制并聯(lián)輸出管一的導(dǎo)通狀況。3.根據(jù)權(quán)利要求1所述的具有斜率控制的寬擺幅輸出接口CMOS電路，其特征二是輸出管一共源極共漏極但不完全共柵極。4.根據(jù)權(quán)利要求1所述的具有斜率控制的寬擺幅輸出CMOS驅(qū)動(dòng)電路，其特征三是并聯(lián)輸出管一與輸出管二串連，控制管三漏極與控制輸出管二柵極相連，三管源襯連在一起，且其共一浮動(dòng)N阱。5.根據(jù)權(quán)利要求1所述的具有斜率控制的寬擺幅輸出CMOS驅(qū)動(dòng)電路，其特征四是并聯(lián)輸出管一與輸出管二串連，控制管三源極與控制輸出管二柵極相連，三管源襯連在一起，且其共一浮動(dòng)P阱。6.根據(jù)權(quán)利要求1所述的具有斜率控制的寬擺幅輸出CMOS驅(qū)動(dòng)電路，其特征五是分別有一NMOS管和PMOS管控制浮動(dòng)P阱和N阱中控制管三的柵極。7.根據(jù)權(quán)利要求1所述的具有斜率控制的寬擺幅輸出CMOS驅(qū)動(dòng)電路，其特征六是浮動(dòng)P阱嵌套深擴(kuò)散形成的N阱中，浮動(dòng)P阱與P型襯底通過(guò)一對(duì)背對(duì)背的PN結(jié)隔離，以減小漏電流。全文摘要具有過(guò)電壓和反向電壓保護(hù)功能的接口器件輸出級(jí)電路及其實(shí)現(xiàn)方式，采用背對(duì)背聯(lián)接的P型MOSFET和N型MOSFET構(gòu)成輸出級(jí)電路，P型MOSFET和N型MOSFET的襯底連接采用浮動(dòng)阱隔離。使得輸出級(jí)電路能夠承受高于電源電壓的過(guò)電壓輸入和低于地電位的反向電壓，而不會(huì)損傷電路本身。解決了發(fā)送器接口與總線上數(shù)據(jù)完全獨(dú)立的難點(diǎn)及輸出斜率控制問(wèn)題，且結(jié)構(gòu)簡(jiǎn)單，其限制僅受柵襯之間擊穿電壓影響。同時(shí)該電路僅需改變輸出管尺寸，即可調(diào)整其驅(qū)動(dòng)能力。文檔編號(hào)H03K19/007GK101826865SQ20091005392公開(kāi)日2010年9月8日申請(qǐng)日期2009年6月26日優(yōu)先權(quán)日2009年6月26日發(fā)明者楊永華,葛利明申請(qǐng)人:上海英聯(lián)電子科技有限公司