專利名稱：可變?cè)鲆娣糯笃鞯娜跣盘?hào)讀出電路設(shè)計(jì)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子、電路設(shè)計(jì)技術(shù)領(lǐng)域，尤其是一種可變?cè)鲆娣糯笃鞯娜跣?號(hào)讀出電路設(shè)計(jì)方法。
背景技術(shù)：
混合信號(hào)已成為VLSI電路設(shè)計(jì)的熱點(diǎn)，其中可變?cè)鲆娣糯笃?VGA)被廣 泛應(yīng)用于醫(yī)療設(shè)備，助聽器，磁盤驅(qū)動(dòng)和無(wú)線通訊等之中。在磁盤驅(qū)動(dòng)和CCD 影像設(shè)備中，VGA可以在不同輸入情況下能穩(wěn)定輸出信號(hào)，提供給讀出部分穩(wěn) 定的探測(cè)信號(hào)，其中要求VGA的增益可調(diào)范圍大于30dB。在通訊系統(tǒng)中，VGA 作為反饋環(huán)路應(yīng)用于自動(dòng)增益控制(AGC)放大器中。AGC放大器通過(guò)環(huán)路反饋 探測(cè)輸出信號(hào)，根據(jù)輸入信號(hào)自動(dòng)調(diào)整增益得到穩(wěn)定的輸出信號(hào)，但是由于 CMOS晶體管在強(qiáng)反型區(qū)呈平方律關(guān)系，因此該電路在CMOS工藝下不易實(shí)現(xiàn)。
可變?cè)鲆娣糯笃鞯膶?shí)現(xiàn)一般有兩種， 一種是數(shù)字式可變?cè)鲆娣糯笃鳎渫?過(guò)一系列的開關(guān)實(shí)現(xiàn)增益的可調(diào)，但是增益變化狀態(tài)不是連續(xù)的，在很多系統(tǒng) 中都會(huì)產(chǎn)生問(wèn)題。另外一種是采用模擬的方式控制可變?cè)鲆娣糯笃鳎渫ㄟ^(guò)控 制電壓改變跨導(dǎo)或負(fù)載阻抗實(shí)現(xiàn)對(duì)增益的調(diào)控。相比數(shù)字的方式，模擬的調(diào)控 是更好的選擇，因?yàn)橥ㄟ^(guò)模擬電壓控制增益可以實(shí)現(xiàn)連續(xù)的線性變化，并且控 制電壓的變化很小。但是由于CMOS晶體管在強(qiáng)反型區(qū)呈平方律關(guān)系，采用CMOS 工藝實(shí)現(xiàn)寬增益范圍和控制電壓成dB線性關(guān)系是目前面臨的一個(gè)問(wèn)題。
可變?cè)鲆娣糯笃?VGA)的主要特點(diǎn)是指數(shù)函數(shù)發(fā)生電路。當(dāng)今基于CMOS 工藝的模擬VGA設(shè)計(jì)，采用偽指數(shù)發(fā)生電路，或者是泰勒級(jí)數(shù)近似電路的方法 實(shí)現(xiàn)增益dB線性變化。但是采用上述方法主要缺點(diǎn)是得到的dB線性輸出范圍太小， 一般不超過(guò)20dB。由于現(xiàn)有的VGA設(shè)計(jì)可調(diào)增益范圍小，為達(dá)到一定可 調(diào)范圍采用4個(gè)或5個(gè)VGA級(jí)聯(lián)，這樣就會(huì)導(dǎo)致更高的功耗，更大的芯片面積 和更高的成本。

發(fā)明內(nèi)容
本發(fā)明的目的是針對(duì)現(xiàn)有技術(shù)的不足而提供的 一種可變?cè)鲆娣糯笃鞯娜?信號(hào)讀出電路設(shè)計(jì)方法，它以可變?cè)鲆娣糯笃鱃ilbert單元為基礎(chǔ)，采用可變 增益放大器讀出拓補(bǔ)結(jié)構(gòu)，補(bǔ)償密勒效應(yīng)，改善頻率響應(yīng)，通過(guò)偽指數(shù)電壓函 數(shù)發(fā)生電路輸出高dB線性度的指數(shù)型電壓，使增益和控制電壓成dB線性變化, 并通過(guò)共模反饋電路，穩(wěn)定輸出共模電壓。
本發(fā)明的目的是這樣實(shí)現(xiàn)的 一種可變?cè)鲆娣糯笃鞯娜跣盘?hào)讀出電路設(shè)計(jì) 方法，特點(diǎn)是該方法將傳感器讀出電路的弱信號(hào)經(jīng)控制電路、三級(jí)可變?cè)鲆骐?路、共模反饋電路的放大后輸出可變?cè)鲆娣糯蟮牟罘中盘?hào)，電路設(shè)計(jì)包括以下 步驟
a、建立控制電路(Control)
根據(jù)傳感器的讀出電路，運(yùn)用偽指數(shù)電壓函數(shù)建立控制電路，該電路由6 個(gè)CM0S晶體管M (Mi Me)、 2個(gè)電流源/。 (im 、 /。2)組成，其中Mt、 M 為電 流控制管，M3、 M4為電流鏡管，M5、 M6為負(fù)載管；管Mi、管M3、管M,的源極、 電流源im的正極接信號(hào)端VDD;管M,的漏極、電流源^的負(fù)極并接后與管M5 的柵極和漏極并接；管M2的漏極、電流源/。2的正極、管M:,的柵極和漏極并接 后與管M4的柵極連接；管M4的漏極與管Ms的漏極和柵極并接；管M2、 M5、 M6 的源極、電流源Z)2的負(fù)極接信號(hào)端Vss;控制電壓Kc加載到管M，和管M2的柵
極，產(chǎn)生電流7d、 iD2，電流im和/M相加得到/"，電流/。2和/。2相加后通過(guò)電流鏡管M3、 M4得到/c2，電流^和/。通過(guò)負(fù)載管M6、 Ms產(chǎn)生兩個(gè)電壓d和C2。
b、建立可變?cè)鲆娣糯笃麟娐?VGA)
可變?cè)鲆娣糯笃麟娐?VGA)包括可變?cè)鲆骐娐?A)、共模反饋電路(B)， 可變?cè)鲆骐娐?A)由10個(gè)CMOS晶體管M (M7 Mlft)組成，其中Mie、 M,2為差 分信號(hào)輸入管；M9、 Mu為共源共柵管，M13、 M"為負(fù)載管，M7、 M8 、 M15、 M^為電 流源管；由控制電路(Control)產(chǎn)生的電壓d和G分別作用在管NU、 M,s的柵 極，其源極接信號(hào)端Vss;管M,。、 Mu的源極并接后與管Mw的漏極連接；管Mu、 MH的源極并接后與管Mw的漏極連接；管Mu的柵極、漏極并接后與管M9的漏極 連接；管M"的柵極、漏極并接后與管M8、 Mh的漏扱連接；管M7、 M9的漏極并
接后作為信號(hào)端V(,ut+輸出；管Ma、 MH的漏極并接后作為信號(hào)端V—輸出；管M7、
Ms的源極并接后與信號(hào)端V。D連接，管M7、 Ms的柵極并接；管M9的源極接管Mt。 的漏極；管M,。的源極、M,5的漏極并接后與管M,2的源極連接；管Mn的源極接管 Mu的漏極;管Mn 、 M,2的柵極分別為信號(hào)端VBIAS、 Vi『輸入;管M9 、 M，。的柵極
分別為信號(hào)端V,、 Vin+輸入。
共模反饋電路(B)由6個(gè)CM0S晶體管M (Ml7 M22)、 2個(gè)電流源/。 (/。3 、 /04)、電容Cp組成，其中M17、 Mw為電流源管，M19、 M2。 、 M21、 M"為差分輸入 對(duì)管；管Mw、 M2。的源極并接后與電流源To3的正極連接；管Ma、管Ma的源極 并接后與電流源/。4的正極連接；管M2。、 M21、 Mn的漏極、接地電容Cp并接后與 可變?cè)鲆骐娐?A)中的管M7、 M8的柵極連接；管Mn、 M,8的柵極并接后與管Mw、 M19、 M22漏極連接；電流源/。3 、 io4的負(fù)極接信號(hào)端Vss;管Mn、 M,s的源極接信 號(hào)端V加;管Mw、 M22的柵極分別與可變?cè)鲆骐娐?A)中的V。"+和V,連接；管 M2。、 M2,的柵極并接后與參考電壓Vw連接。C、建立可變?cè)鲆娣糯笃鞯奈⑷跣盘?hào)讀出電路
可變?cè)鲆娣糯笃鞯淖x出電路由上述建立的控制電路(Control)和可變?cè)?益放大器電路(VGA)組成，控制電路(Control)的兩輸出電流/C1、 /C2分別接 入依次串接的三級(jí)可變?cè)鲆娣糯笃麟娐?VGA,、 VGA2、 VGA3);控制電壓Vc加載 到控制電路(Control)的輸入端，經(jīng)控制電路(Control)的處理輸出電流IC1、 IC2，電流L、 Ia分別加載到三個(gè)可變?cè)鲆娣糯笃麟娐?VGA)的輸入端，差分信 號(hào)由第一級(jí)可變?cè)鲆娣糯笃麟娐?VGA》的輸入端Vi。+和Vin-接入，經(jīng)三級(jí)可變?cè)?益放大器電路(VGA^VGA2、VGA3)的處理后，由第三級(jí)可變?cè)鲆娣糯笃麟娐?VGA3)
的輸出端V。ut+、 V。w-將增益放大的差分信號(hào)輸出。
本發(fā)明電路簡(jiǎn)單、易于實(shí)現(xiàn)，與現(xiàn)有技術(shù)相比具有工作頻率高，增益可控 范圍大，噪聲低，偏置電壓的偏移量小，適合針對(duì)弱信號(hào)探測(cè)器的信號(hào)讀出， 確保電路具有穩(wěn)定的工作性能。


圖1為本發(fā)明結(jié)構(gòu)示意圖
圖2為本發(fā)明中控制電路圖
圖3為本發(fā)明中可變?cè)鲆娣糯笃麟娐穲D
圖4為控制電流L/Ic2和控制電壓的關(guān)系圖
圖5為增益Vs和控制電壓Vc的關(guān)系圖
具體實(shí)施例方式
參閱附圖1，本發(fā)明由控制電路(Contro:i)和三個(gè)可變?cè)鲆娣糯箅娐稸GA,、 VGA2、 VG&組成，它將傳感器讀出電路的弱信號(hào)經(jīng)三級(jí)可變?cè)鲆骐娐稸GA,、 VGM、 VGA3的放大后輸出可變?cè)鲆娣糯蟮牟罘中盘?hào)，電路設(shè)計(jì)包括以下步驟a、 建立控制電路(Control)參閱附圖2，根據(jù)傳感器的讀出電路，運(yùn)用偽指數(shù)電壓函數(shù)建立控制電路 (Control),該電路由6個(gè)CM0S晶體管M (M, M丄2個(gè)電流源/。(/。， 、 /02) 組成，其中M,、 M2為電流控制管，M3、 M^為電流鏡管，M5、 Me為負(fù)載管；管M,、 管M3、管M4的源極、電流源id的正極接信號(hào)端Vro;管M,的漏極、電流源/01 的負(fù)極并接后與管M5的柵極和漏極并接；管M2的漏極、電流源7o2的正極、管M3的柵極和漏極并接后與管M4的柵極連接;管M4的漏極與管M6的漏極和柵極并 接；管M2、管Ms、管Me的源極、電流源/。2的負(fù)極接信號(hào)端Vss?？刂齐妷篎c加載到管M,和管M2的柵極，產(chǎn)生電流im、 /D2，電流厶和/。,相加得到7a，電流in2和io2相加后通過(guò)電流鏡管M:,、 M.,得到/t2，電流/a和/Cl通過(guò)負(fù)載管M(i、 Ms產(chǎn)生兩個(gè)電壓C,和C2，根據(jù)控制電路(Control)的工作原 理ia和7c2的變化趨勢(shì)是相反的，產(chǎn)生的電壓C,和G的變化趨勢(shì)也是相反的。b、 建立可變?cè)鲆娣糯笃麟娐?VGA)參閱附圖3，可變?cè)鲆娣糯笃麟娐稸GA包括可變?cè)鲆骐娐稟、共模反饋電 路B，可變?cè)鲆骐娐稟由10個(gè)CM0S晶體管M (M7 M16)組成，其中M,。、 M"為 差分信號(hào)輸入管；M9、 Mu為共源共柵管，M13、 M"為負(fù)載管，M7、 M8 、 M15、 M1B 為電流源管。由控制電路(Control)產(chǎn)生的電壓C,和C2分別作用在管M,6、管 M,s的柵極，管M'"管M,5的源極接信號(hào)端Vss;管M,()、管M,2的源極并接后與管 M,5的漏極連接；管Mu、管M"的源極并接后與管Mw的漏極連接；管Mu的柵極、 漏極并接后與管Ms的漏極連接；管M"的柵極、漏極并接后與管Mu、管M8的漏 極連接；管M7、管M9的漏極并接后作為信號(hào)端V^輸出；管Ms、管Mn的漏極并 接后作為信號(hào)端V。"—輸出；管M,、管M8的源極并接后與信號(hào)端V。D連接，管M7、管Ms的柵極并接；管M9的源極接管Mi。的漏極；管M,。的源極、M,5的漏極并接后 與管M。的源極連接；管Mu的源極接管Mi2的漏極；管Mn 、管M,2的柵極分別為信號(hào)端V隨、Vin-輸入;管M9、管M^的柵極分別為信號(hào)端V隨、Vin+輸入。V隨為控制管M9和管Mu跨導(dǎo)的偏置電壓，Vout+和Vout-為兩個(gè)差分輸出端 口。當(dāng)控制電壓C2較高時(shí)，流過(guò)管Mt5的電流較高，管M,。和管M,2管工作在飽和區(qū)， 跨導(dǎo)較大，由于控制電壓C2和C,的變化趨勢(shì)的相反的，所以與此同時(shí)控制電壓d 就較低，流過(guò)管Mw的電流較小，因此二極管連接的管Mn和管MM工作在線性區(qū)，跨 導(dǎo)較小。采用cascade輸入級(jí)目的是為了優(yōu)化帶寬，當(dāng)管M,。和管M9的尺寸相等時(shí)， 管M^從柵極到漏極的增益為g^。/g『M9二l，此時(shí)的密勒乘積項(xiàng)最小，輸入電容達(dá) 到最小值，結(jié)果使輸入極點(diǎn)向更高頻率處移動(dòng)，起到擴(kuò)展帶寬的作用。這一方 法實(shí)現(xiàn)簡(jiǎn)單,可以獲得大帶寬和低噪聲;缺點(diǎn)是難以準(zhǔn)確控制增益，輸出信號(hào)動(dòng) 態(tài)范圍同樣受限。共模反饋電路B由6個(gè)CMOS晶體管M(M17 M22)、 2個(gè)電流源/"io:,、厶)、 電容Cp組成，其中Mn、 Mw為電流源管，M,9、 M2 、 Mm M,2為差分輸入對(duì)管。 管Mw、管M2。的源極并接后與電流源/。3的正極連接；管M^、管M22的源極并接 后與電流源io4的正極連接；管M2。、管\121、管Mn的漏極、接地電容Cp并接后 與可變?cè)鲆骐娐稟中的管M7、管M8的柵極連接；管M,7、管M,s的柵極并接后與管Mw、管M,9、管M22漏極連接；電流源/。3 、 /cH的負(fù)極接信號(hào)端Vss;管Mn、管Mw的源極接信號(hào)端V。D;管M^、管M22的柵極分別與可變?cè)鲆骐娐稟中的V。ut+和 V。t連接，管M2fl、 M2,的柵極并接后與參考電壓Vw連接。共模反饋電路采用DDA (differential difference amplifier)形式，該 結(jié)構(gòu)很適用于小信號(hào)放大電路的共模反饋中，共模反饋電路中每個(gè)MOS晶體管都要保證工作在飽和區(qū)中，避免進(jìn)入線性區(qū)，以使可變?cè)鲆娣糯笃鬏敵鲆粋€(gè)穩(wěn)定的直流偏置電壓提供給下一級(jí)電路。該電路中Vout+和Vout-分別與可變?cè)?益電路的兩個(gè)差分輸出端口連接。Vref為共模反饋電路的參考電壓，共模反饋 電路中管MI9 M21的尺寸相同，通過(guò)減小管M19 M2I的尺寸或者增大偏置電流Ibias 的大小，可以優(yōu)化輸入范圍和線性度。但是采用小的W/L (或者采用長(zhǎng)溝道晶 體管)會(huì)減小DDA共模反饋電路的增益，增加共模失調(diào)電壓。共模反饋跨導(dǎo)增 益越大，共模失調(diào)電壓越小，響應(yīng)速度越快，Cp為反饋環(huán)路上的頻率補(bǔ)償電容， 通過(guò)優(yōu)化Cp可以消除該電路在高增益條件下的自激振蕩。因此，共模反饋電 路的設(shè)計(jì)要折衷線性度、失調(diào)電壓和響應(yīng)速度之間的關(guān)系，以滿足電路設(shè)計(jì)要 求。c、建立可變?cè)鲆娣糯笃鞯奈⑷跣盘?hào)讀出電路參閱附圖l，可變?cè)鲆娣糯笃鞯淖x出電路由上述建立的控制電路(Control) 和可變?cè)鲆娣糯笃麟娐稸GA組成，控制電路(Control)的兩輸出電流/u、 /C2 分別接入依次串接的三個(gè)可變?cè)鲆娣糯笃麟娐稸GA,、 VGA2、 VGA"控制電壓Vc 加載到控制電路(Control)的輸入端，經(jīng)控制電路(Control)的處理輸出電 流Iu、 Ie2，電流Iu、 Ie2分別加載到三個(gè)可變?cè)鲆娣糯笃麟娐稸GA的輸入端， 差分信號(hào)由第一級(jí)可變?cè)鲆娣糯笃麟娐稸GA,的輸入端V^和Vin—接入，經(jīng)三級(jí)可 變?cè)鲆娣糯笃麟娐稸GA,、 VGA2、 VGA:,的處理后，由第三級(jí)可變?cè)鲆娣糯笃麟娐?VGA3的輸出端V。ut+、 Vout-將增益放大的差分信號(hào)輸出。由控制電壓Vc控制Control產(chǎn)生Ia和Ic2， 1。和^分別通過(guò)鏡像電路復(fù) 制到各個(gè)VGA電路中產(chǎn)生控制電壓d和G。差分信號(hào)由Vin+和Vin-輸入到VGA 中，第一級(jí)VGA電路的差分輸出信號(hào)Vout+和Vout-分別與第二級(jí)VGA的Vin+和Vin-連接。同理第三級(jí)VGA也采用這種形式的連接，同時(shí)產(chǎn)生兩個(gè)差分輸出 信號(hào)Vout+和Vout-。由于每個(gè)VGA電路中都采用共模反饋電路，使得前一級(jí) 的輸入共模電壓和后一級(jí)的共模輸入電壓相同，不會(huì)影響各級(jí)VGA電路的工作， 因此三級(jí)VGA電路可以采用完全相同的電路結(jié)構(gòu)和CMOS晶體管參數(shù)設(shè)置，同 時(shí)三級(jí)VGA電路由同一個(gè)控制電路(Control)控制，因此該三級(jí)VGA電路具 有相同的增益。d、仿真結(jié)果與問(wèn)題分析采用0.6umCM0S工藝，±3.3V電源供電，核心電路功耗16mW，帶寬為100 398MHz，對(duì)本發(fā)明中的控制電路(Control)進(jìn)行可調(diào)增益dB線性度的仿真測(cè)試， 參閱附圖4中的dB線性度仿真曲線，可以看出其可調(diào)增益范圍為40dB，增益誤差 小于士ldB，控制電壓可調(diào)范圍為一1.5V 1.5V。參閱附圖5可以看出，通過(guò)三級(jí)VGA級(jí)放大后實(shí)現(xiàn)增益可調(diào)范圍達(dá)到66dB。 但是由于放大器拓補(bǔ)結(jié)構(gòu)的缺陷，當(dāng)I。和L變得太大或太小時(shí)，差分輸入對(duì)管 進(jìn)入亞閾區(qū)或線性區(qū)，在控制電壓1.0V 1.5V可調(diào)范圍內(nèi)輸出可變?cè)鲆娴膁B線 性度下降，與理論曲線相比，其增益誤差較大。如附圖5所示在一1.5V 1.0V 的可調(diào)電壓范圍內(nèi)的放大器的dB線性增益范圍約為48dB，增益誤差小于士ldB。 由于VGA拓補(bǔ)結(jié)構(gòu)的缺陷，使該可變?cè)鲆娣糯笃鱠B線性增益范圍與理想值相比減 小了約20dB， 一3dB帶寬達(dá)到25MHz 92MHz，適合中頻弱信號(hào)傳感器探測(cè)讀出電 路。以上實(shí)施例只是對(duì)本發(fā)明做進(jìn)一步說(shuō)明，并非用以限制本發(fā)明專利，凡為 本發(fā)明等效實(shí)施，均應(yīng)包含于本發(fā)明專利的權(quán)利要求范圍之內(nèi)。
權(quán)利要求
1、一種可變?cè)鲆娣糯笃鞯娜跣盘?hào)讀出電路設(shè)計(jì)方法，其特征在于該方法將傳感器讀出電路的弱信號(hào)經(jīng)控制電路、三級(jí)可變?cè)鲆骐娐?、共模反饋電路的放大后輸出可變?cè)鲆娣糯蟮牟罘中盘?hào)，電路設(shè)計(jì)包括以下步驟(一)、建立控制電路(Control)根據(jù)傳感器的讀出電路，運(yùn)用偽指數(shù)電壓函數(shù)建立控制電路，該電路由6個(gè)CMOS晶體管M(M1～M6)、2個(gè)電流源I0(I01、I02)組成，其中M1、M2為電流控制管，M3、M4為電流鏡管，M5、M6為負(fù)載管；管M1、M3、M4的源極、電流源I01的正極接信號(hào)端VDD；管M1的漏極、電流源I01的負(fù)極并接后與管M5的柵極和漏極并接；管M2的漏極、電流源I02的正極、管M3的柵極和漏極并接后與管M4的柵極連接；管M4的漏極與管M6的漏極和柵極并接；管M2、M5、M6的源極、電流源I02的負(fù)極接信號(hào)端Vss；控制電壓Vc加載到管M1和管M2的柵極，產(chǎn)生電流ID1、ID2，電流ID1和I01相加得到IC1，電流ID2和I02相加后通過(guò)電流鏡管M3、M4得到IC2，電流IC2和IC1通過(guò)負(fù)載管M6、M5產(chǎn)生兩個(gè)電壓C1和C2；(二)、建立可變?cè)鲆娣糯笃麟娐?VGA)可變?cè)鲆娣糯笃麟娐?VGA)包括可變?cè)鲆骐娐?A)、共模反饋電路(B)，可變?cè)鲆骐娐?A)由10個(gè)CMOS晶體管M(M7～M16)組成，其中M10、M12為差分信號(hào)輸入管；M9、M11為共源共柵管，M13、M14為負(fù)載管，M7、M8、M15、M16為電流源管；由控制電路(Control)產(chǎn)生的電壓C1和C2分別作用在管M16、M15的柵極，其源極接信號(hào)端VSS；管M10、M12的源極并接后與管M15的漏極連接；管M13、M14的源極并接后與管M16的漏極連接；管M13的柵極、漏極并接后與管M9的漏極連接；管M14的柵極、漏極并接后與管M8、M11的漏極連接；管M7、M9的漏極并接后作為信號(hào)端Vout+輸出；管M8、M11的漏極并接后作為信號(hào)端Vout-輸出；管M7、M8的源極并接后與信號(hào)端VDD連接，管M7、M8的柵極并接；管M9的源極接管M10的漏極；管M10的源極、M15的漏極并接后與管M12的源極連接；管M11的源極接管M12的漏極；管M11、M12的柵極分別為信號(hào)端VBIAS、Vin-輸入；管M9、M10的柵極分別為信號(hào)端VBIAS、Vin+輸入；共模反饋電路(B)由6個(gè)CMOS晶體管M(M17～M22)、2個(gè)電流源I0(I03、I04)、電容Cp組成，其中M17、M18為電流源管，M19、M20、M21、M22為差分輸入對(duì)管；管M19、M20的源極并接后與電流源I03的正極連接；管M21、管M22的源極并接后與電流源I04的正極連接；管M20、M21、M17的漏極、接地電容Cp并接后與可變?cè)鲆骐娐?A)中的管M7、M8的柵極連接；管M17、M18的柵極并接后與管M18、M19、M22漏極連接；電流源I03、I04的負(fù)極接信號(hào)端Vss管M17、M18的源極接信號(hào)端VDD管M19、M22的柵極分別與可變?cè)鲆骐娐?A)中的Vout+和Vout-連接；管M20、M21的柵極并接后與參考電壓Vref連接；(三)、建立可變?cè)鲆娣糯笃鞯奈⑷跣盘?hào)讀出電路可變?cè)鲆娣糯笃鞯淖x出電路由上述建立的控制電路(Control)和可變?cè)鲆娣糯笃麟娐?VGA)組成，控制電路(Control)的兩輸出電流IC1、IC2分別接入依次串接的三級(jí)可變?cè)鲆娣糯笃麟娐?VGA1、VGA2、VGA3)；控制電壓Vc加載到控制電路(Control)的輸入端，經(jīng)控制電路(Control)的處理輸出電流IC1、IC2，電流IC1、IC2分別加載到三個(gè)可變?cè)鲆娣糯笃麟娐?VGA)的輸入端，差分信號(hào)由第一級(jí)可變?cè)鲆娣糯笃麟娐?VGA1)的輸入端Vin+和Vin-接入，經(jīng)三級(jí)可變?cè)鲆娣糯笃麟娐?VGA1、VGA2、VGA3)的處理后，由第三級(jí)可變?cè)鲆娣糯笃麟娐?VGA3)的輸出端Vout+、Vout-將增益放大的差分信號(hào)輸出。
全文摘要
本發(fā)明公開了一種可變?cè)鲆娣糯笃鞯娜跣盘?hào)讀出電路設(shè)計(jì)方法，特點(diǎn)是該方法將傳感器讀出電路的弱信號(hào)經(jīng)控制電路、三級(jí)可變?cè)鲆骐娐?、共模反饋電路的放大后輸出可變?cè)鲆娣糯蟮牟罘中盘?hào)，電路設(shè)計(jì)包括依據(jù)傳感器的讀出電路建立控制電路；建立可變?cè)鲆娣糯笃麟娐?；建立可變?cè)鲆娣糯笃鞯奈⑷跣盘?hào)讀出電路。本發(fā)明電路簡(jiǎn)單、易于實(shí)現(xiàn)，與現(xiàn)有技術(shù)相比具有工作頻率高，增益可控范圍大，噪聲低，偏置電壓的偏移量小，適合針對(duì)弱信號(hào)探測(cè)器的信號(hào)讀出，確保電路具有穩(wěn)定的工作性能。
文檔編號(hào)H03G3/00GK101594119SQ20091005385
公開日2009年12月2日 申請(qǐng)日期2009年6月26日 優(yōu)先權(quán)日2009年6月26日
發(fā)明者斌 徐, 朱自強(qiáng), 褚君浩, 郭方敏 申請(qǐng)人:華東師范大學(xué)